[go: up one dir, main page]

KR20060012761A - Thin film transistor array panel and liquid crystal display including the same - Google Patents

Thin film transistor array panel and liquid crystal display including the same Download PDF

Info

Publication number
KR20060012761A
KR20060012761A KR1020040061397A KR20040061397A KR20060012761A KR 20060012761 A KR20060012761 A KR 20060012761A KR 1020040061397 A KR1020040061397 A KR 1020040061397A KR 20040061397 A KR20040061397 A KR 20040061397A KR 20060012761 A KR20060012761 A KR 20060012761A
Authority
KR
South Korea
Prior art keywords
pixel electrode
green
pixel
red
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020040061397A
Other languages
Korean (ko)
Inventor
손정호
정동훈
이준우
신용환
유재진
창학선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040061397A priority Critical patent/KR20060012761A/en
Priority to TW094125813A priority patent/TW200620675A/en
Priority to AT05107132T priority patent/ATE395629T1/en
Priority to EP05107132A priority patent/EP1624332B1/en
Priority to DE602005006677T priority patent/DE602005006677D1/en
Priority to EP07114779A priority patent/EP1860489A1/en
Priority to US11/195,779 priority patent/US7499129B2/en
Priority to JP2005226423A priority patent/JP2006048055A/en
Priority to CNA2005100889929A priority patent/CN1734331A/en
Publication of KR20060012761A publication Critical patent/KR20060012761A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133742Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

절연 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하고 있는 데이터선, 게이트선과 데이터선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 제1 화소 전극, 게이트선, 데이터선 및 제1 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터, 화소 영역마다 형성되어 있으며 제1 화소 전극에 용량성으로 결합되어 있는 제2 화소 전극을 포함하는 액정 표시 장치를 마련한다. 이 때, 화소는 적색, 녹색 및 청색 화소를 포함하고, 정면 감마 곡선에서 적색, 녹색, 청색의 계조에 대한 휘도의 비율과 측면 감마 곡선의 적색, 녹색, 청색의 계조에 대한 휘도의 비율이 동일하도록 제1 화소 전극과 제2 화소 전극은 적색, 청색 및 녹색 화소에서 서로 다른 면적비 또는 전압비를 가진다. 이렇게 하면, 측면 시인성이 향상되고, 투과율을 극대화할 있는 액정 표시 장치를 얻을 수 있다.A gate line formed on an insulating substrate, a data line insulated from and intersecting the gate line, a first pixel electrode, a gate line, a data line, and a first pixel electrode formed in each pixel region defined by the intersection of the gate line and the data line A liquid crystal display device including a thin film transistor having three terminals connected to each other and a second pixel electrode formed in each pixel area and capacitively coupled to the first pixel electrode is provided. In this case, the pixel includes red, green, and blue pixels, and the ratio of the luminance to the red, green, and blue gray scales in the front gamma curve and the ratio of the luminance to the red, green, and blue gray scales of the side gamma curves are the same. The first pixel electrode and the second pixel electrode have different area ratios or voltage ratios in the red, blue, and green pixels. In this way, the side visibility can be improved and the liquid crystal display device which can maximize transmittance | permeability can be obtained.

액정표시장치, 수직배향, 결합전극, 결합용량, 전압비, 면적비LCD, vertical alignment, coupling electrode, coupling capacitance, voltage ratio, area ratio

Description

박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치{THIN FILM TRANSISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY}Thin film transistor array panel and liquid crystal display including the same {THIN FILM TRANSISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 대향 표시판의 배치도이고, 2 is a layout view of an opposing display panel for a liquid crystal display according to an exemplary embodiment of the present invention;

도 3은 도 1 및 도 2의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치 중 녹색(G) 화소의 배치도이고, 3 is a layout view of a green (G) pixel of a liquid crystal display according to an exemplary embodiment of the present invention including the two display panels of FIGS. 1 and 2.

도 4는 도 3의 IV-IV'선에 대한 단면도이고,4 is a cross-sectional view taken along line IV-IV ′ of FIG. 3,

도 5는 본 발명의 실시예에 따른 액정 표시 장치에서 하나의 화소를 회로도이고, 5 is a circuit diagram of one pixel in a liquid crystal display according to an exemplary embodiment of the present invention.

도 6은 화소에 인가된 계조 전압에 따른 투과율을 나타내는 감마 곡선(gamma graph)이고,FIG. 6 is a gamma curve representing a transmittance according to a gray voltage applied to a pixel.

도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 7 is a layout view of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment of the present invention.

도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII'선을 따라 절단한 단면도이고, FIG. 8 is a cross-sectional view of the thin film transistor array panel of FIG. 7 taken along the line VIII-VIII ′,                 

도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 구조를 도한 배치도이고. 9 is a layout view illustrating a structure of a thin film transistor array panel according to another exemplary embodiment of the present invention.

도 10은 도 9의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 9의 X-X' 선을 따라 잘라 도시한 단면도이고,FIG. 10 is a cross-sectional view of the liquid crystal display including the thin film transistor array panel of FIG. 9 taken along the line X-X 'of FIG. 9;

도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 11 is a layout view of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment of the present invention.

도 12는 도 11에서 XII-XII' 선을 따라 절단한 단면도이다.FIG. 12 is a cross-sectional view taken along the line XII-XII ′ in FIG. 11.

121 게이트선, 124 게이트 전극,121 gate lines, 124 gate electrodes,

133a, 133b, 133c 유지 전극, 176 결합 전극,133a, 133b, 133c sustain electrode, 176 bond electrode,

171 데이터선, 173 소스 전극,171 data lines, 173 source electrodes,

175 드레인 전극, 190 화소 전극,175 drain electrodes, 190 pixel electrodes,

191, 192, 193 절개부, 151, 154 비정질 규소층,191, 192, 193 incisions, 151, 154 amorphous silicon layer,

270 기준 전극, 271, 272, 273 절개부270 reference electrode, 271, 272, 273 incision

본 발명은 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 표시판에 관한 것이다.The present invention relates to a liquid crystal display device and a thin film transistor array panel used therein.

액정 표시 장치는 일반적으로 공통 전극과 색필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전압을 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper display panel on which a common electrode and a color filter are formed, and a lower display panel on which a thin film transistor and a pixel electrode are formed. By applying a different voltage to form an electric field to change the arrangement of the liquid crystal molecules, and through this to adjust the transmittance of light to represent the image.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 표시판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다. However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower display panels, and a method of forming a constant incision pattern or forming protrusions on the pixel electrode and the common electrode that is opposite thereto. This is becoming potent.

절개 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 절개 패턴을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다. As a method of forming an incision pattern, an incision pattern is formed on each of the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the incision patterns. .

돌기를 형성하는 방법은 상하 표시판에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.The protrusions are formed by forming protrusions on the pixel electrode and the common electrode formed on the upper and lower display panels, respectively, to adjust the lying direction of the liquid crystal molecules using an electric field distorted by the protrusions.

또 다른 방법으로는, 하부 표시판 위에 형성되어 있는 화소 전극에는 절개 패턴을 형성하고 상부 표시판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 절개 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.In another method, an incision pattern is formed on the pixel electrode formed on the lower panel, and protrusions are formed on the common electrode formed on the upper panel, so that the liquid crystal lies down using a fringe field formed by the incision pattern and the protrusion. There is a way to form a domain by controlling.

이러한 다중 도메인 액정 표시 장치는 1:10의 대비비를 기준으로 하는 대비비 기준 시야각이나 계조간의 휘도 반전의 한계 각도로 정의되는 계조 반전 기준 시야각은 전 방향 80°이상으로 매우 우수하다. 그러나 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 측면 감마 곡선 왜곡 현상이 발생하여 좌우측면에서 열등한 시인성을 나타낸다. 예를 들어, 도메인 분할 수단으로 절개부를 형성하는 PVA(patterned vertically aligned) 모드의 경우에는 측면으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 간격 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. 그런데 최근 액정 표시 장치가 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 시인성이 점점 더 중요시되고 있다.In such a multi-domain liquid crystal display, the gray scale inversion reference viewing angle defined as a contrast ratio reference viewing angle based on a contrast ratio of 1:10 or a limit angle of luminance inversion between gray scales is excellent, more than 80 ° in all directions. However, the gamma curve of the front side and the gamma curve of the side do not coincide with each other, resulting in inferior visibility in the left and right sides. For example, in the patterned vertically aligned (PVA) mode, which makes an incision by domain dividing means, the screen looks brighter and the color tends to shift toward white as the side faces. Occasionally, the picture appears clumped and disappears. However, as liquid crystal display devices are used for multimedia in recent years, visibility has become increasingly important as pictures and moving pictures are viewed.

본 발명이 이루고자 하는 기술적 과제는 시인성이 우수한 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치를 구현하는 것이다.The technical problem to be achieved by the present invention is to implement a thin film transistor array panel having excellent visibility and a liquid crystal display device including the same.

이러한 과제를 해결하기 위하여 본 발명에서는 화소 전극을 둘로 나누고 두 서브 화소 전극에 서로 다른 전위가 인가되도록 하며, 적색, 녹색, 청색 화소에서 두 서브 화소 사이의 전압비 또는 면적비가 다르게 되도록 한다.In order to solve this problem, the present invention divides the pixel electrode into two, and different potentials are applied to the two sub pixel electrodes, and the voltage ratio or the area ratio between the two sub pixels is different in the red, green, and blue pixels.

더욱 상세하게, 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에는 절연 기판 위에 다수의 제1 신호선 및 제1 신호선과 절연되어 교차하고 있는 다수의 제2 신호선이 형성되어 있고, 제1 신호선과 제2 신호선이 교차하여 정의하는 다수의 화소에는 제1 화소 전극, 제1 신호선 및 제2 신호선에 3단자가 각각 연결되어 있는 박막 트랜지스터 및 제1 화소 전극에 용량성으로 결합되어 있는 제2 화소 전극이 형성되어 있다. 이때, 화소는 적색, 녹색 및 청색 화소를 포함하고, 정면 감마 곡선에서 적색, 녹색, 청색의 계조에 대한 휘도의 비율과 측면 감마 곡선의 적색, 녹색, 청색의 계조에 대한 휘도의 비율이 동일하도록 제1 화소 전극과 제2 화소 전극은 적색, 청색 및 녹색 화소에서 서로 다른 면적비를 가진다.In more detail, in the thin film transistor array panel and the liquid crystal display including the same, a plurality of first signal lines and a plurality of second signal lines that are insulated from and cross the first signal lines are formed on the insulating substrate, and the first signal line and the second signal line are formed. The plurality of pixels defined by the crossing are formed with a thin film transistor having three terminals connected to the first pixel electrode, the first signal line, and the second signal line, respectively, and a second pixel electrode capacitively coupled to the first pixel electrode. have. In this case, the pixel includes red, green, and blue pixels, and the ratio of the luminance to the gray, red, green, and blue of the side gamma curve and the ratio of the luminance of the red, green, and blue of the side gamma curve are the same. The first pixel electrode and the second pixel electrode have different area ratios in the red, blue, and green pixels.

제1 화소 전극에 대한 제2 화소 전극의 면적비는 적어도 녹색 화소에서 적색 및 청색 화소보다 작은 것이 바람직하고, 청색, 적색, 녹색 화소 순서대로 감소하는 것이 바람직하다.The area ratio of the second pixel electrode to the first pixel electrode is preferably at least smaller than the red and blue pixels in the green pixel, and preferably decreases in the order of the blue, red, and green pixels.

결합 용량은 적색, 녹색 및 청색 화소에서 서로 다른 것이 바람직하며, 제1 화소 전극과 연결되어 있고, 제2 화소 전극과 절연 상태로 중첩하고 있는 결합 전극을 더 포함할 수 있다.The coupling capacitance may be different from each other in the red, green, and blue pixels, and may further include a coupling electrode connected to the first pixel electrode and overlapping the second pixel electrode in an insulated state.

제1 화소 전극과 제2 화소 전극 중의 적어도 하나는 도메인 분할 수단을 가지는 것이 바람직하며, 제2 화소 전극과 중합하는 결합 전극의 면적은 녹색, 적색, 청색 화소의 순서로 감소하는 것이 바람직하다.At least one of the first pixel electrode and the second pixel electrode preferably has domain dividing means, and the area of the coupling electrode polymerized with the second pixel electrode is preferably reduced in the order of green, red, and blue pixels.

이때, 정면 감마 곡선에서 적색, 녹색, 청색의 계조에 대한 휘도의 비율과 측면 감마 곡선의 적색, 녹색, 청색의 계조에 대한 휘도의 비율이 동일하도록 제1 화소 전극과 제2 화소 전극은 적색, 청색 및 녹색 화소에서 서로 다른 전압비를 가질 수 있다.In this case, the first pixel electrode and the second pixel electrode are red, green, and blue in the front gamma curve so that the ratio of the luminance to the red, green, and blue gray levels of the side gamma curve is the same. The blue and green pixels may have different voltage ratios.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명 하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 색필터 기판의 배치도이고, 도 3은 도 1 및 도 2의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치 중 녹색(G) 화소의 배치도이고, 도 4는 도 3의 IV-IV'선에 대한 단면도이다.1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an embodiment of the present invention, FIG. 2 is a layout view of a color filter substrate for a liquid crystal display according to an embodiment of the present invention, and FIG. FIG. 4 is a layout view of a green (G) pixel in a liquid crystal display according to an exemplary embodiment including the two display panels of FIG. 2, and FIG. 4 is a cross-sectional view taken along line IV-IV ′ of FIG. 3.

액정 표시 장치는 도 4에서 보는 바와 같이 하부 표시판(100)과 이와 마주보고 있는 상부 표시판(200) 및 하부 표시판(100)과 상부 표시판(200) 사이에 주입되어 표시판(100, 200)에 수직으로 배향되어 있는 액정 분자(310)를 포함하는 액정층(3)으로 이루어진다.As shown in FIG. 4, the liquid crystal display is injected between the lower panel 100, the upper panel 200 facing the lower panel, and the lower panel 100 and the upper panel 200 to be perpendicular to the display panels 100 and 200. It consists of a liquid crystal layer 3 comprising liquid crystal molecules 310 which are oriented.

하부 표시판(100)에는 유리등의 투명한 절연 물질로 이루어진 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물 질로 이루어져 있는 제1 및 제2 화소 전극(190a, 190b)이 형성되어 있다. 이중 제1 화소 전극(190a)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받고, 제2 화소 전극(190b)은 제1 화소 전극(190a)과 연결되어 있는 결합 전극(176)과 중첩함으로써 제1 화소 전극(190a)과 전자기적으로 결합(용량성 결합)되어 있다. The lower panel 100 includes first and second pixel electrodes 190a formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) on an insulating substrate 110 made of a transparent insulating material such as glass. , 190b) is formed. The first pixel electrode 190a is connected to the thin film transistor to receive an image signal voltage, and the second pixel electrode 190b overlaps the coupling electrode 176 connected to the first pixel electrode 190a to form a first pixel. It is electromagnetically coupled (capacitively coupled) with the pixel electrode 190a.

이 때, 제2 화소 전극(190b)이 결합 전극(176)과 중첩하는 면적은 적색, 녹색 및 청색 화소 별로 서로 다르다. In this case, an area in which the second pixel electrode 190b overlaps the coupling electrode 176 is different for each of the red, green, and blue pixels.

또, 절연 기판(110)의 아래 면에는 하부 편광판(12)이 부착되어 있다. 여기서, 제1 및 제2 화소 전극(190a, 190b)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.In addition, the lower polarizing plate 12 is attached to the lower surface of the insulating substrate 110. Here, the first and second pixel electrodes 190a and 190b may not be made of a transparent material in the case of a reflective liquid crystal display device, and in this case, the lower polarizer 12 is also unnecessary.

다음, 상부 표시판의 구성은 다음과 같다.Next, the configuration of the upper panel is as follows.

역시 유리등의 투명한 절연 물질로 이루어진 절연 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 여기서, 공통 전극(270)에는 절개부(271, 272, 273)가 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271, 272, 273)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273)로 인해 발생하는 빛샘을 방지하기 위함이다.It is also made of a black matrix 220 to prevent light leakage on the lower surface of the insulating substrate 210 made of a transparent insulating material such as glass, a color filter 230 of red, green, and blue and a transparent conductive material such as ITO or IZO. The common electrode 270 is formed. Here, the cutouts 271, 272, and 273 are formed in the common electrode 270. The black matrix 220 may be formed not only in the peripheral portion of the pixel region but also in the portion overlapping the cutouts 271, 272, and 273 of the common electrode 270. This is to prevent light leakage caused by the cutouts 271, 272, and 273.

각각의 표시판(100, 200) 안쪽에는 액정 분자(310)를 배향하기 위한 배향막(11, 21)이 각각 형성되어 있으며, 배향막(11, 21)은 수직 배향 모드일 수 있으나, 그렇지 않을 수도 있다.Alignment layers 11 and 21 are formed in the display panels 100 and 200 to align the liquid crystal molecules 310, and the alignment layers 11 and 21 may be in a vertical alignment mode, but may not be.

더욱 상세하게, 하부 표시판(100)인 박막 트랜지스터 표시판은 다음과 같은 구성을 가진다.More specifically, the thin film transistor array panel 100 as the lower panel 100 has the following configuration.

하부의 절연 기판(110) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(121)과 유지 전극선(131)이 형성되어 있다. A plurality of gate lines 121 and storage electrode lines 131 extending mainly in the horizontal direction are formed on the lower insulating substrate 110.

게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 게이트선(121)에는 게이트 전극(124)은 돌기의 형태로 형성되어 있고, 본 실시예와 같이 게이트선(121)은 외부로부터의 게이트 신호를 게이트선(121)으로 전달하기 위한 접촉부를 가질 수 있으며, 이때 게이트선(121)의 끝 부분(129)은 다른 부분보다 넓은 폭은 가지며, 게이트 구동 회로는 연성 인쇄 회로 기판에 실장되거나 기판(10)의 상부에 직접 형성될 수 있으며, 게이트선(121)의 끝 부분은 게이트 구동 회로의 출력단에 연결된다. The gate line 121 mainly extends in the horizontal direction, and a part of each gate line 121 forms a plurality of gate electrodes 124. The gate electrode 124 is formed in the form of a protrusion in the gate line 121, and as shown in the present embodiment, the gate line 121 may have a contact portion for transmitting a gate signal from the outside to the gate line 121. In this case, the end portion 129 of the gate line 121 has a wider width than the other portion, the gate driving circuit may be mounted on the flexible printed circuit board or formed directly on the substrate 10, the gate line ( The end portion of 121 is connected to the output terminal of the gate driving circuit.

각 유지 전극선(131)은 게이트선(121)과 함께 가로 방향으로 뻗어 있으며, 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode)(133a, 133b, 133c)을 포함한다. 한 벌의 유지 전극(133a, 133b, 133c) 중 두 개의 유지 전극(133a, 133b)은 세로 방향으로 뻗어나오며 가로 방향으로 뻗은 다른 하나의 유지 전극(133c)에 의하여 서로 연결되어 있다. 이 때, 각 유지 전극선(131)은 2개 이상의 가로선으로 이루어질 수도 있다.Each storage electrode line 131 extends in the horizontal direction together with the gate line 121, and includes a plurality of storage electrodes 133a, 133b, and 133c extending therefrom. Two storage electrodes 133a and 133b of the pair of storage electrodes 133a, 133b, and 133c extend in the vertical direction and are connected to each other by another storage electrode 133c extending in the horizontal direction. In this case, each of the storage electrode lines 131 may be formed of two or more horizontal lines.

게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, 구리 또는 구리 합금, Cr, Ti, Ta, Mo 또는 몰리브덴 합금 등의 금속 따위로 만들어진다. 도 4에 나타난 바와 같이, 본 실시예의 게이트선(121) 및 유지 전극선(131)은 단일층으로 이루어지지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열 또는 구리(Cu)의 금속층을 포함하는 이중층으로 이루어질 수도 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.The gate line 121 and the storage electrode line 131 are made of metal such as Al, Al alloy, Ag, Ag alloy, copper or copper alloy, Cr, Ti, Ta, Mo, or molybdenum alloy. As shown in FIG. 4, the gate line 121 and the storage electrode line 131 of the present embodiment are formed of a single layer, but have a high physical and chemical properties such as Cr, Mo, Ti, Ta, and the like and an Al series having a small specific resistance or It may be made of a double layer including a metal layer of Ag-based or copper (Cu). In addition, the gate line 121 and the storage electrode line 131 may be made of various metals or conductors.

게이트선(121)과 유지 전극선(131)의 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined, and the inclination angle with respect to the horizontal plane is 30-80 °.

게이트선(121)과 유지 전극선(131)의 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다. A gate insulating layer 140 made of silicon nitride (SiNx) or the like is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 드레인 전극(drain electrode, 175)이 형성되어 있다. 각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175)을 향하여 복수의 분지를 내어 데이터선(171)으로부터 확장된 소스 전극(source electrode)(173)을 가진다. 데이터선(171)의 한쪽 끝 부분에 위치한 접촉부(179)는 외부로부터의 화상 신호를 데이터선(171)에 전달한다. A plurality of drain electrodes 175, including a plurality of data lines 171, are formed on the gate insulating layer 140. Each data line 171 extends mainly in a vertical direction and has a source electrode 173 extending from the data line 171 by extending a plurality of branches toward each drain electrode 175. The contact unit 179 located at one end of the data line 171 transfers an image signal from the outside to the data line 171.

데이터선(171)과 동일한 층에는 드레인 전극(175)과 연결되어 있는 복수의 결합 전극(176) 및 게이트선(121) 위에 위치하는 복수의 다리부 금속편(under-bridge metal piece)(172)이 형성되어 있다. On the same layer as the data line 171, a plurality of coupling electrodes 176 connected to the drain electrode 175 and a plurality of under-bridge metal pieces 172 positioned on the gate line 121 are provided. Formed.

결합 전극(176)은 V자 모양으로 굴절되어 있는데, 적색(R), 녹색(G) 및 청색 (B) 화소 별로 그 길이가 서로 다르게 형성되어 있다. 여기서, 녹색(G) 화소의 결합 전극(176)이 가장 길고, 적색(R) 화소의 결합 전극(176)이 그 다음이며, 청색(B) 화소의 결합 전극(176)이 가장 짧은데, 이는 이후에 형성되는 부 화소 전극(190b)의 결합 용량을 적색(R), 녹색(G) 및 청색(B) 화소 별로 다르게 조절하기 위함이며, 각각의 화소에 따라 결합 전극(176)의 길이는 본 실시예와 달리 다르게 변형할 수 있다.The coupling electrode 176 is refracted in a V shape and has different lengths for each of the red (R), green (G), and blue (B) pixels. Here, the coupling electrode 176 of the green (G) pixel is the longest, the coupling electrode 176 of the red (R) pixel is next, and the coupling electrode 176 of the blue (B) pixel is the shortest. This is to adjust the coupling capacitance of the sub-pixel electrode 190b formed in the red (R), green (G), and blue (B) pixels differently, and the length of the coupling electrode 176 according to each pixel is the present embodiment. Unlike the example, it can be modified differently.

데이터선(171), 드레인 전극(175), 결합 전극(176) 및 다리부 금속편(172)도 게이트선(121)과 마찬가지로 Al, Al 합금, Ag, Ag 합금, 구리 또는 구리 합금, Cr, Ti, Ta, Mo 또는 몰리브덴 합금 등의 금속 따위로 만들어지며, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열 또는 구리(Cu)의 금속층을 포함하는 이중층으로 이루어질 수도 있다. Similar to the gate line 121, the data line 171, the drain electrode 175, the coupling electrode 176, and the leg metal piece 172 are Al, Al alloy, Ag, Ag alloy, copper or copper alloy, Cr, Ti, and the like. , Made of metals such as Ta, Mo, or molybdenum alloys, and a double layer including a metal layer of Cr, Mo, Ti, Ta, etc. having excellent physicochemical properties, and a metal layer of Al-based or Ag-based or copper (Cu) having a low specific resistance. It may be made of.

데이터선(171) 및 드레인 전극(175)의 아래에는 데이터선(171)을 따라 주로 세로로 길게 뻗은 복수의 선형 반도체(151)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 선형 반도체(151)는 각 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)을 향하여 가지를 내어 박막 트랜지스터의 채널(154)을 이룬다.Under the data line 171 and the drain electrode 175, a plurality of linear semiconductors 151 extending mainly vertically along the data line 171 are formed. Each linear semiconductor 151 made of amorphous silicon branches to the gate electrode 124, the source electrode 173, and the drain electrode 175 to form a channel 154 of the thin film transistor.

반도체(151)와 데이터선(171) 및 드레인 전극(175) 사이에는 둘 사이의 접촉 저항을 각각 감소시키기 위한 복수의 선형 저항성 접촉 부재(ohmic contact)(161)와 섬형의 저항성 접촉 부재(165)가 형성되어 있다. 저항성 접촉 부재(161)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어지며, 분지로 뻗은 저항성 접촉 부재(163)를 가지며, 섬형의 저항성 접촉 부재(165)는 게이트 전 극(124)을 중심으로 저항성 접촉 부재(163)와 마주한다. Between the semiconductor 151, the data line 171, and the drain electrode 175, a plurality of linear ohmic contacts 161 and island-like ohmic contacts 165 for reducing contact resistance therebetween, respectively. Is formed. The ohmic contact 161 is made of amorphous silicon doped with a high concentration of silicide or n-type impurities, has a branched ohmic contact 163, and the island-type ohmic contact 165 has a gate electrode 124. Face the resistive contact member 163.

데이터선(171), 드레인 전극(175) 및 다리부 금속편(172) 위에는 데이터선(171) 및 드레인 전극(175) 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 또는 질화 규소 따위로 이루어진 보호막(180)이 형성되어 있다. On the data line 171, the drain electrode 175, and the leg metal piece 172, an organic material having excellent planarization characteristics and a photosensitive property on the data line 171 and the drain electrode 175, and plasma enhanced chemical vapor deposition. A protective film 180 made of a low dielectric constant insulating material such as a-Si: C: O, a-Si: O: F, or silicon nitride formed by vapor deposition (PECVD) is formed.

보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉 구멍(185, 182)이 구비되어 있으며, 게이트선(121)의 끝 부분(129)과 유지 전극선(131)의 일부를 각각 드러내는 복수의 접촉 구멍(181, 184, 183)이 게이트 절연막(140)과 보호막(180)을 관통하고 있다. The passivation layer 180 includes a plurality of contact holes 185 and 182 exposing at least a portion of the drain electrode 175 and an end portion 179 of the data line 171, respectively, and the end of the gate line 121. A plurality of contact holes 181, 184, and 183 exposing portions of the portion 129 and the storage electrode line 131 penetrate the gate insulating layer 140 and the passivation layer 180, respectively.

보호막(180) 위에는 복수의 화소 전극(190a, 190b)을 비롯하여 복수의 접촉 보조 부재(contact assistant)(81, 82) 및 복수의 유지 전극선 연결 다리(storage bridge)(84)가 형성되어 있다. 화소 전극(190a, 190b), 접촉 보조 부재(81, 82) 및 연결 다리(84)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체 따위로 만들어진다. A plurality of contact assistants 81 and 82 and a plurality of storage bridges 84 are formed on the passivation layer 180, as well as a plurality of pixel electrodes 190a and 190b. The pixel electrodes 190a and 190b, the contact assistants 81 and 82, and the connection legs 84 may be formed of a transparent conductor such as indium tin oxide (ITO) or indium zinc oxide (IZO), or a light reflection characteristic such as aluminum (Al). This excellent opaque conductor is made.

화소 전극(190a, 190b)은 제1 화소 전극(190a)과 제2 화소 전극(190b)으로 분류되며, 제1 화소 전극(190a)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있고, 제2 화소 전극(190b)은 결합 전극(176)과 중첩하고 있다. 따라서, 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되 어 있다. 이 때, 제1 화소 전극(190a)과 제2 화소 전극(190b)의 결합 용량은 녹색(G), 적색(R), 청색(B) 화소의 순으로 점점 작아지는데, 이는 결합 전극(176)의 길이를 각 화소 별로 달리한 것에 기인한다. 제1 화소 전극(190a)과 제2 화소 전극(190b)의 결합 용량을 녹색(G), 적색(R), 청색(B) 화소에서 서로 다르게 하는 방법으로는 결합 전극(176)의 길이를 달리하는 방법 외에 결합 전극의 폭을 달리하거나 배치를 달리하는 등의 다양한 방법이 있다. 이때, 적색(R) 화소에서 제1 화소 전극(190a)에 대한 제2 화소 전극(190b)의 면적비를 1이라고 했을 때, 녹색(G) 화소에서는 1보다 작고, 청색(B) 화소에서는 1보다 큰 것이 바람직하다. The pixel electrodes 190a and 190b are classified into the first pixel electrode 190a and the second pixel electrode 190b, and the first pixel electrode 190a is connected to the drain electrode 175 through the contact hole 185. The second pixel electrode 190b overlaps the coupling electrode 176. Therefore, the second pixel electrode 190b is electromagnetically coupled (capacitively coupled) to the first pixel electrode 190a. At this time, the coupling capacitance of the first pixel electrode 190a and the second pixel electrode 190b becomes smaller in the order of the green (G), red (R), and blue (B) pixels, which is the coupling electrode 176. This is due to the difference in the length of each pixel. By varying the lengths of the coupling electrodes 176, the coupling capacitances of the first pixel electrode 190a and the second pixel electrode 190b are different in the green (G), red (R), and blue (B) pixels. In addition to the method, there are various methods such as varying the width of the coupling electrode or different arrangements. In this case, when the area ratio of the second pixel electrode 190b to the first pixel electrode 190a is 1 in the red (R) pixel, it is smaller than 1 in the green (G) pixel and less than 1 in the blue (B) pixel. It is desirable to be large.

제1 화소 전극(190a)과 제2 화소 전극(190b)을 나누는 경계는 게이트선(121)에 대하여 45°를 이루는 부분(191, 193)과 수직을 이루는 부분으로 구분되고, 이중 45°를 이루는 두 부분(191, 193)이 수직을 이루는 부분에 비하여 길이가 길다. 또, 45°를 이루는 두 부분(191, 193)은 서로 수직을 이루고 있다. The boundary dividing the first pixel electrode 190a and the second pixel electrode 190b is divided into portions perpendicular to the portions 191 and 193 forming 45 ° with respect to the gate line 121, and forming a 45 ° portion. The length of the two parts 191 and 193 is longer than that of the vertical part. In addition, the two portions 191 and 193 constituting 45 ° are perpendicular to each other.

제2 화소 전극(190b)은 절개부(192)를 가지며, 절개부(192)는 제2 화소 전극(190b)의 오른쪽 변에서 왼쪽 변을 향하여 파고 들어간 형태이고, 입구는 넓게 확장되어 있다.The second pixel electrode 190b has a cutout 192, and the cutout 192 penetrates from the right side of the second pixel electrode 190b toward the left side, and the inlet is widened.

제1 화소 전극(190a)과 제2 화소 전극(190b)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.Each of the first pixel electrode 190a and the second pixel electrode 190b is substantially a line (parallel with the gate line) that bisects the pixel region defined by the intersection of the gate line 121 and the data line 171. Mirror image symmetry.

또, 보호막(180)의 위에는 게이트선(121)을 건너 그 양쪽에 위치하는 두 유지 전극선(131)을 연결하는 유지 배선 연결 다리(84)가 형성되어 있다. 유지 배선 연결 다리(84)는 보호막(180)과 게이트 절연막(140)을 관통하는 접촉구(183, 184)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(84)는 다리부 금속편(172)과 중첩하고 있다. 유지 배선 연결 다리(84)는 하부 기판(110) 위의 유지 전극선(131) 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 전극선(131)은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있고, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(84)의 전기적 연결을 보조하기 위하여 형성한다.Further, on the passivation layer 180, a storage wiring connecting leg 84 is formed to connect the two storage electrode lines 131 that are positioned on both sides of the gate line 121. The storage wiring connection bridge 84 is in contact with the storage electrode 133a and the storage electrode line 131 through the contact holes 183 and 184 penetrating through the passivation layer 180 and the gate insulating layer 140. The sustain wiring connection leg 84 overlaps the leg metal piece 172. The storage wiring connection bridge 84 serves to electrically connect the entire storage electrode line 131 on the lower substrate 110. The storage electrode line 131 may be used to repair a defect of the gate line 121 or the data line 171, if necessary, and the metal part 172 of the bridge 121 may emit the gate line 121 when irradiating a laser for such repair. And to maintain the electrical connection of the retaining wire connecting bridge (84).

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선의 끝 부분(129)과 데이터선의 끝 부분(179)에 연결되어 있다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line and the end portion 179 of the data line through the contact holes 181 and 182, respectively.

다음은 대향 표시판(200)에 대하여 구체적으로 설명하기로 한다.Next, the opposing display panel 200 will be described in detail.

상부의 절연 기판(210)에는 화소에 개구부를 가지며 서로 이웃하는 화소 사이에서 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 각각의 화소에는 적, 녹, 청색 색필터(230)가 순차적으로 형성되어 있으며, 가장자리 부분의 블랙 매트릭스(220)와 중첩되어 있다. 색필터(230)의 위에는 복수 벌의 절개부(271, 272, 273)를 가지는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.A black matrix 220 is formed on the insulating substrate 210 to prevent light leakage between pixels adjacent to each other with an opening in the pixel. Red, green, and blue color filters 230 are sequentially formed in each pixel, and overlap the black matrix 220 at the edge portion. The common electrode 270 having a plurality of cutouts 271, 272, and 273 is formed on the color filter 230. The common electrode 270 is formed of a transparent conductor such as ITO or indium zinc oxide (IZO).

공통 전극(270)의 한 벌의 절개부(271, 272, 273)는 두 화소 전극(190a, 190b)의 경계 중 게이트선(121)에 대하여 45°를 이루는 부분(191, 193)을 가운데에 끼고 있으며 이와 나란한 사선부와 화소 전극(190)의 변과 중첩되어 있는 단부 를 포함하고 있다. 이 때, 단부는 세로 방향 단부와 가로 방향 단부로 분류된다. A pair of cutouts 271, 272, and 273 of the common electrode 270 has a portion 191, 193 formed at 45 ° with respect to the gate line 121 among the boundary of the two pixel electrodes 190a and 190b. It includes an oblique portion parallel to the side and an end portion overlapping the sides of the pixel electrode 190. At this time, the end is classified into a longitudinal end part and a horizontal end part.

이상과 같은 구조의 박막 트랜지스터 표시판과 색필터 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 한 실시예에 따른 액정 표시 장치의 기본 구조가 마련된다. When the thin film transistor array panel and the color filter display panel having the above structure are aligned and combined, and a liquid crystal material is injected and vertically aligned therebetween, the basic structure of the liquid crystal display according to the exemplary embodiment of the present invention is provided.

박막 트랜지스터 표시판과 색필터 표시판을 정렬했을 때 공통 전극(270)의 한 벌의 절개부(271, 272, 273)는 두 화소 전극(190a, 190b)을 각각 복수의 부영역(subarea)으로 구분하는데, 본 실시예에서는 도 3에 도시한 바와 같이 두 화소 전극(190a, 190b)을 각각 4개의 부영역으로 나눈다. 도 3에서 알 수 있는 바와 같이, 각 부영역은 길쭉하게 형성되어 있어서 폭 방향과 길이 방향이 구별된다.When the thin film transistor array panel and the color filter panel are aligned, the cutouts 271, 272, and 273 of the common electrode 270 divide the two pixel electrodes 190a and 190b into a plurality of sub-areas, respectively. In the present embodiment, as illustrated in FIG. 3, the two pixel electrodes 190a and 190b are respectively divided into four sub-regions. As can be seen in FIG. 3, each subregion is elongated to distinguish the width direction from the length direction.

화소 전극(190a, 190b)의 각 부영역과 이에 대응하는 기준 전극(270)의 각 부영역 사이에 있는 액정층(3) 부분을 앞으로는 소영역(subregion)이라고 하며, 이들 소영역은 전계 인가시 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류되며 앞으로는 이를 도메인(domain)이라고 한다. The portion of the liquid crystal layer 3 between each subregion of the pixel electrodes 190a and 190b and the corresponding subregion of the reference electrode 270 is referred to as a subregion in the future, and these small regions are applied when an electric field is applied. It is classified into four types according to the average major axis direction of the liquid crystal molecules located therein, which is called domain in the future.

이러한 구조의 액정 표시 장치에서 제1 화소 전극(190a)은 박막 트랜지스터를 통하여 화상 신호 전압을 인가 받음에 반하여 제2 화소 전극(190b)은 결합 전극(176)과의 용량성 결합에 의하여 전압이 변동하게 되므로 제2 화소 전극(190b)의 전압은 제1 화소 전극(190b)의 전압에 비하여 절대값이 항상 낮게 된다. 이와 같이, 하나의 화소 영역 내에서 전압이 다른 두 서브 화소 전극을 배치하면 두 서브 화소 전극이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다.In the liquid crystal display having the structure, the first pixel electrode 190a receives an image signal voltage through the thin film transistor, whereas the voltage of the second pixel electrode 190b changes due to capacitive coupling with the coupling electrode 176. Therefore, the absolute value of the voltage of the second pixel electrode 190b is always lower than that of the first pixel electrode 190b. As such, when two sub pixel electrodes having different voltages are disposed in one pixel area, the two sub pixel electrodes compensate for each other to reduce distortion of the gamma curve.

그러면, 제1 화소 전극(190a)의 전압이 제2 화소 전극(190b)의 전압보다 낮 게 유지되는 이유를 도 5를 참고로 하여 설명한다.Next, the reason why the voltage of the first pixel electrode 190a is lower than the voltage of the second pixel electrode 190b will be described with reference to FIG. 5.

도 5는 본 발명의 실시예에 따른 액정 표시 장치의 한 화소를 회로도로써 표현한 것이다.5 is a circuit diagram illustrating one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 5에서 Clca는 제1 화소 전극(190a)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Cst는 제1 화소 전극(190a)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 화소 전극(190b)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Ccp는 제1 화소 전극(190a)과 제2 화소 전극(190b) 사이에서 형성되는 결합 용량을 나타낸다.In FIG. 5, Clca represents a liquid crystal capacitor formed between the first pixel electrode 190a and the common electrode 270, and Cst represents a storage capacitor formed between the first pixel electrode 190a and the storage electrode line 131. . Clcb represents a liquid crystal capacitor formed between the second pixel electrode 190b and the common electrode 270, and Ccp represents a coupling capacitor formed between the first pixel electrode 190a and the second pixel electrode 190b.

공통 전극(270) 전압에 대한 제1 화소 전극(190a)의 전압을 Va라 하고, 제2 화소 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,When the voltage of the first pixel electrode 190a with respect to the voltage of the common electrode 270 is called Va, and the voltage of the second pixel electrode 190b is called Vb, according to the voltage division law,

Va=Vb×[Ccp/(Ccp+Clcb)]Va = Vb × [Ccp / (Ccp + Clcb)]

이고, Ccp/(Ccp+Clcb)는 항상 1보다 작으므로 Vb는 Va에 비하여 항상 작다. Since Ccp / (Ccp + Clcb) is always less than 1, Vb is always smaller than Va.

한편, Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 결합 전극(176)과 제2 화소 전극(190b)의 중첩 면적과 거리를 조정함으로써 가능하다. 중첩 면적은 결합 전극(176)의 폭을 변화시킴으로써 용이하게 조정할 수 있고, 거리는 결합 전극(176)의 형성 위치를 변화시킴으로써 조정할 수 있다. 즉, 본 발명의 실시예에서는 결합 전극(176)을 데이터선(171)과 같은 층에 형성하였으나, 게이트선(121)과 같은 층에 형성함으로써 결합 전극(176)과 제2 화소 전극(190b) 사이의 거리를 증가시킬 수 있다. On the other hand, by adjusting Ccp, the ratio of Vb to Va can be adjusted. The adjustment of Ccp is possible by adjusting the overlapping area and distance of the coupling electrode 176 and the second pixel electrode 190b. The overlapping area can be easily adjusted by changing the width of the coupling electrode 176, and the distance can be adjusted by changing the formation position of the coupling electrode 176. That is, in the exemplary embodiment of the present invention, the coupling electrode 176 is formed on the same layer as the data line 171, but the coupling electrode 176 and the second pixel electrode 190b are formed on the same layer as the gate line 121. You can increase the distance between them.

이러한 본 발명의 실시예에 따른 액정 표시 장치에서는 적색, 녹색, 청색 화 소 별로 두 서브 화소 전극의 결합 용량 또는 두 서브 화소 전극의 면적비를 달리하면 두 서브 화소 전극 사이의 전압차 또는 서브 화소 전극의 투과율 등이 적색, 녹색, 청색 화소 별로 달라지게 되는데, 이를 통하여 임의의 시야각에서도 메모리 컬러(memory color)의 색 재현성을 극대화하고 화소의 투과율을 극대화하여 측면에서의 시인성뿐 아니라 특정한 색에 대하여 측면 시인성을 향상시켜, 표시 특성을 향상시킬 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다. 여기서, 메모리 컬러란 사람의 머릿속에 인식되어 있는 색을 의미하며, 이러한 색에 대하여 시인성이 나빠지게 되면 시인성은 더욱 안 좋게 느끼게 된다. In the liquid crystal display according to the exemplary embodiment of the present invention, when the coupling capacitance of the two sub pixel electrodes or the area ratio of the two sub pixel electrodes is changed for each of red, green, and blue pixels, the voltage difference between the sub pixel electrodes or the sub pixel electrode is different. Transmittance, etc. will be different for each red, green, and blue pixel, which maximizes the color reproducibility of the memory color at any viewing angle, and maximizes the transmittance of the pixel, so that not only the side visibility but also the side visibility for a specific color. In this case, display characteristics may be improved, which will be described in detail with reference to the accompanying drawings. Here, the memory color means a color recognized in a human head, and when visibility is deteriorated with respect to such a color, visibility may be worse.

그러면 도면을 참조하여 특정한 색에 해하여 측면 시인성을 극대화할 수 있는 방법에 대하여 구체적으로 설명하기로 한다.Next, a method of maximizing side visibility with respect to a specific color will be described in detail with reference to the accompanying drawings.

도 6은 화소에 인가된 계조 전압에 따른 투과율을 나타내는 감마 곡선(gamma graph)이다. 이때, 실선(―)은 시야각인 0°인 정면에서의 정면 감마 곡선이고, 점선(…)은 화소를 분할하지 않은 상태에서 측면에서의 감마 곡선이고, 굵은 실선(━)은 분할된 두 서브 화소 전극을 가지는 화소의 측면 감마 곡선이고, 굵은 점선(…)은 분할된 두 서브 화소 전극의 전압비 또는 면적비의 변화에 따른 측면 감마 곡선의 변화를 나타낸 것이다.FIG. 6 is a gamma curve illustrating transmittance according to a gray voltage applied to a pixel. In this case, the solid line (-) is the front gamma curve at the front of the viewing angle of 0 °, the dotted line (…) is the gamma curve at the side without dividing the pixels, and the thick solid line (━) is the divided two sub-pixels. A side gamma curve of a pixel having an electrode, and a thick dotted line (…) represents a change in side gamma curve according to a change in voltage ratio or area ratio of two divided sub pixel electrodes.

도 6에서보는 바와 같이, 시야각이 0°인 정면에서의 정면 감마 곡선(-)과 비교하여 임의의 시야각을 가지는 측면에서의 측면 감마 곡선(…)은 심하게 왜곡되어 나타난다. 이러한 문제점을 해결하기 위하여 화소 전극을 두 서브 화소 전극으로 분할하여 서로 다른 화소 전압을 인가되도록 하여 임의의 시야각에서의 측면 감 마 곡선(??, …)을 정면 감마 곡선(―)에 근접하게 유도할 수 있으며, 이를 통하여 시인성을 개선할 수 있다. 이때, A 영역은 낮은 계조 전압 영역인데, A 영역의 측면 감마 곡선은 결합 용량으로 연결된 서브 화소 전극에 인가된 화소 전압에 의하여 주로 결정되며, B 영역은 높은 계조 전압 영역인데, B 영역의 측면 감마 곡선은 박막 트랜지스터에 직접 연결된 서브 화소 전극에 인가된 화소 전압에 의해 주로 결정된다. 이때, 서브 화소 전극들에 의한 화소의 측면 감마 곡선의 기울기(사선 방향의 화살표)는 두 서브 화소 전극에 인가된 전압비에 의해 결정되며, A 영역과 B 영역의 경계(수평 방향의 화살표, ↔)는 두 서브 화소 전극의 면적비에 의해 결정된다. 따라서, 적색, 녹색, 청색의 화소에서 서브 화소 전극의 면적비 또는 전압비를 달리하면서 측면 감마 곡선의 모양을 변화시키면서 정면 감마 곡선과 유사한 모양을 변화시킬 수 있으며, 이를 통하여 특정한 색에 대하여 측면 시인성을 극대화하여 색 재현성을 안정적으로 확보할 수 있다. 즉, 메모리 컬러에 대하여 정면 감마 곡선에서 적색, 녹색, 청색의 계조에 대한 휘도의 비율과 측면 감마 곡선의 적색, 녹색, 청색의 계조에 대한 휘도의 비율이 동일하도록 서브 화소 전극들의 면적비 또는 전압비를 다르게 하여 측면 시인성을 극대화할 수 있다. 메모리 컬러 중에 연주황색(살색, skin color)에 대하여 정면 감마 곡선에서 적색, 녹색, 청색의 계조에 대한 휘도의 비율과 측면 감마 곡선의 적색, 녹색, 청색의 계조에 대한 휘도의 비율이 동일하도록 두 서브 화소 전극(190a, 190b)의 면적비를 다르게 변화시켰다. 그 결과, 녹색 화소에서 제1 화소 전극(190a)에 대한 제2 화소 전극(190b)의 면적비는 적어도 적색 및 청색 화소보다 작은 것이 바람직하며, 더욱 바 람직하게는 제1 화소 전극(190a)에 대한 제2 화소 전극(190b)의 면적비는 청색, 적색, 녹색 화소 순서대로 감소하는 것이 바람직하다.As shown in FIG. 6, the side gamma curve (…) at the side having an arbitrary viewing angle is severely distorted compared to the front gamma curve (−) at the front having a viewing angle of 0 °. In order to solve this problem, the pixel electrode is divided into two sub-pixel electrodes so that different pixel voltages are applied, thereby inducing side gamma curves (??,…) closer to the front gamma curve (-) at an arbitrary viewing angle. This can improve visibility. In this case, the region A is a low gray voltage region, and the side gamma curve of the region A is mainly determined by the pixel voltage applied to the sub pixel electrode connected by the coupling capacitance, and the region B is the high gray voltage region, and the side gamma of the region B is The curve is mainly determined by the pixel voltage applied to the sub pixel electrode directly connected to the thin film transistor. In this case, the slope of the side gamma curve of the pixel by the sub pixel electrodes (the arrow in the diagonal direction) is determined by the voltage ratio applied to the two sub pixel electrodes, and the boundary between the region A and the region B (arrow in the horizontal direction, ↔) Is determined by the area ratio of the two sub pixel electrodes. Accordingly, the shape of the side gamma curve can be changed while changing the area ratio or voltage ratio of the sub pixel electrode in the red, green, and blue pixels, thereby maximizing side visibility for a specific color. This ensures stable color reproducibility. In other words, the area ratio or voltage ratio of the sub-pixel electrodes is adjusted so that the ratio of the luminance to the red, green, and blue gradations in the front gamma curve and the ratio of the luminance to the red, green, and blue gradations in the side gamma curve with respect to the memory color are the same. In other cases, side visibility can be maximized. The ratio of luminance to red, green and blue in the front gamma curve and the luminance to red, green and blue in the side gamma curve are the same for the performance yellow (skin color) in the memory color. The area ratios of the sub pixel electrodes 190a and 190b were changed differently. As a result, it is preferable that the area ratio of the second pixel electrode 190b to the first pixel electrode 190a in the green pixel is at least smaller than the red and blue pixels, and more preferably, to the first pixel electrode 190a. Preferably, the area ratio of the second pixel electrode 190b decreases in the order of blue, red, and green pixels.

또한, 적, 녹, 청의 화소 중에서 휘도에 크게 기여하는 색의 화소에서는 결합 용량으로 연결되어 상대적으로 작은 휘도를 가지는 서브 화소 전극의 면적비를 작게 하고, 휘도에 크게 기여하는 색의 화소에서는 박막 트랜지스터에 직접 연결되어 상대적으로 큰 휘도를 가지는 서브 화소 전극의 면적비를 크게 설계하여 화소의 휘도를 극대화할 수 있다.In addition, in the pixel of the color of red, green, and blue which contributes greatly to the luminance, the area ratio of the sub pixel electrode which is connected with the coupling capacitance and has a relatively small luminance is reduced, and in the pixel of the color which contributes to the luminance, the thin film transistor It is possible to maximize the luminance of the pixel by designing a large area ratio of the sub pixel electrode which is directly connected and has a relatively large luminance.

본 발명은 TN(twisted nematic) 모드에 대하여도 적용할 수 있다. 이를 다른 실시예로써 도면을 참조하여 구체적으로 설명한다. The present invention can also be applied to a twisted nematic (TN) mode. This will be described in detail with reference to the drawings as another embodiment.

도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII'선을 따라 절단한 단면도이다.FIG. 7 is a layout view of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment. FIG. 8 is a cross-sectional view of the thin film transistor array panel of FIG. 7 taken along the line VIII-VIII ′.

하부의 절연 기판(110) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(121)과 유지 전극선(131)이 형성되어 있다. A plurality of gate lines 121 and storage electrode lines 131 extending mainly in the horizontal direction are formed on the lower insulating substrate 110.

게이트선(121)은 복수의 부분이 아래위로 확장되어 게이트 전극(124)을 이루고, 한쪽 끝 부분(129)은 외부 회로와의 연결을 위하여 넓게 확장되어 있다. The gate line 121 has a plurality of portions extending up and down to form the gate electrode 124, and one end portion 129 is widely extended for connection with an external circuit.

각 유지 전극선(131)은 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode)(133a, 133b, 133c)을 포함한다. 한 벌의 유지 전극(133a, 133b, 133c) 중 두 개의 유지 전극(133a, 133b)은 세로 방향으로 뻗어나오며 가로 방향으로 뻗은 다른 하나의 유지 전극(133c)에 의하여 서로 연결되어 있다. 이 때, 각 유지 전극선(131)은 2개 이상의 가로선으로 이루어질 수도 있다.Each storage electrode line 131 includes a plurality of storage electrodes 133a, 133b, and 133c extending therefrom. Two storage electrodes 133a and 133b of the pair of storage electrodes 133a, 133b, and 133c extend in the vertical direction and are connected to each other by another storage electrode 133c extending in the horizontal direction. In this case, each of the storage electrode lines 131 may be formed of two or more horizontal lines.

게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.The gate line 121 and the storage electrode line 131 are made of metal such as Al, Al alloy, Ag, Ag alloy, Cr, Ti, Ta, Mo, or the like. In addition, the gate line 121 and the storage electrode line 131 may be made of various metals or conductors.

게이트선(121)과 유지 전극선(131)의 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined, and the inclination angle with respect to the horizontal plane is 30-80 °.

게이트선(121)과 유지 전극선(131)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다. A gate insulating layer 140 made of silicon nitride (SiNx) or the like is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 박막 트랜지스터 드레인 전극(drain electrode)(175), 복수의 결합 전극(176) 및 복수의 다리부 금속편(under-bridge metal piece)(172)이 형성되어 있다. On the gate insulating layer 140, a plurality of data lines 171, a plurality of thin film transistor drain electrodes 175, a plurality of coupling electrodes 176, and a plurality of under-bridge metal pieces ( 172 is formed.

각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175)을 향하여 복수의 분지를 내어 박막 트랜지스터의 소스 전극(source electrode)(173)을 이룬다. Each data line 171 extends mainly in a vertical direction, and forms a plurality of branches toward each drain electrode 175 to form a source electrode 173 of the thin film transistor.

다리부 금속편(172)은 게이트선(121) 위에 위치한다. The leg metal piece 172 is positioned on the gate line 121.

결합 전극(176)은 드레인 전극(175)과 연결되어 있고, 적색(R), 녹색(G) 및 청색(B) 화소 별로 그 폭(WR, WG, WB)이 다르게 형성되어 있다. 여기서, 녹색(G) 화소의 결합 전극(176)의 폭이 가장 넓고, 적색(R) 화소의 결합 전극(176)이 그 다음이며, 청색(B) 화소의 결합 전극(176)이 가장 좁다. 이때, 결합 전극은 유지 전 극(133a, 133c)과 각각 중첩하는 가로부(177)와 세로부(178)를 가진다.The coupling electrode 176 is connected to the drain electrode 175 and has different widths W R , W G , and W B for each of the red (R), green (G), and blue (B) pixels. Here, the width of the coupling electrode 176 of the green (G) pixel is the widest, the coupling electrode 176 of the red (R) pixel is next, and the coupling electrode 176 of the blue (B) pixel is the narrowest. In this case, the coupling electrode has a horizontal portion 177 and a vertical portion 178 overlapping with the storage electrodes 133a and 133c, respectively.

데이터선(171), 드레인 전극(175), 결합 전극(176) 및 다리부 금속편(172)도 게이트선(121)과 마찬가지로 크롬과 알루미늄 등의 물질로 만들어지며, 단일층 또는 다중층으로 이루어질 수 있다.Like the gate line 121, the data line 171, the drain electrode 175, the coupling electrode 176, and the leg metal piece 172 may be made of a material such as chromium and aluminum, and may be formed of a single layer or multiple layers. have.

데이터선(171) 및 드레인 전극(175)의 아래에는 데이터선(171)을 따라 주로 세로로 길게 뻗은 복수의 선형 반도체(151)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 선형 반도체(151)는 각 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)을 향하여 가지를 내어 박막 트랜지스터의 채널(154)을 이룬다.Under the data line 171 and the drain electrode 175, a plurality of linear semiconductors 151 extending mainly vertically along the data line 171 are formed. Each linear semiconductor 151 made of amorphous silicon branches to the gate electrode 124, the source electrode 173, and the drain electrode 175 to form a channel 154 of the thin film transistor.

반도체(151)와 데이터선(171) 및 드레인 전극(175) 사이에는 둘 사이의 접촉 저항을 감소시키기 위한 복수의 저항성 접촉 부재(ohmic contact)(161)가 형성되어 있다. 저항성 접촉 부재(161)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어진다. A plurality of ohmic contacts 161 are formed between the semiconductor 151 and the data line 171 and the drain electrode 175 to reduce the contact resistance between the two. The ohmic contact 161 is made of amorphous silicon doped with silicide or n-type impurities at a high concentration.

데이터선(171), 드레인 전극(175) 및 다리부 금속편(172) 위에는 질화규소 등의 무기 절연물이나 수지 등의 유기 절연물로 이루어진 보호막(180)이 형성되어 있다.On the data line 171, the drain electrode 175, and the leg metal piece 172, a protective film 180 made of an inorganic insulator such as silicon nitride or an organic insulator such as resin is formed.

보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉 구멍(181, 182)이 구비되어 있으며, 게이트선(121)의 끝 부분(129)과 유지 전극선(131)의 일부를 각각 드러내는 복수의 접촉 구멍(181, 184, 185)이 게이트 절연막(140)과 보호막(180)을 관통하고 있다. The passivation layer 180 includes a plurality of contact holes 181 and 182 exposing at least a portion of the drain electrode 175 and an end portion 179 of the data line 171, respectively, and the end of the gate line 121. A plurality of contact holes 181, 184, and 185 exposing portions of the portion 129 and the storage electrode line 131 penetrate the gate insulating layer 140 and the passivation layer 180, respectively.

보호막(180) 위에는 복수의 화소 전극(190a, 190b)을 비롯하여 복수의 접촉 보조 부재(contact assistant)(81, 82) 및 복수의 유지 전극선 연결 다리(storage bridge)(84)가 형성되어 있다. 화소 전극(190a, 190b), 접촉 보조 부재(81, 82) 및 연결 다리(84)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체 따위로 만들어진다. A plurality of contact assistants 81 and 82 and a plurality of storage bridges 84 are formed on the passivation layer 180, as well as a plurality of pixel electrodes 190a and 190b. The pixel electrodes 190a and 190b, the contact assistants 81 and 82, and the connection legs 84 may be formed of a transparent conductor such as indium tin oxide (ITO) or indium zinc oxide (IZO), or a light reflection characteristic such as aluminum (Al). This excellent opaque conductor is made.

화소 전극(190a, 190b)은 제1 화소 전극(190a)과 제2 화소 전극(190b)으로 분류되며, 제1 화소 전극(190a)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있고, 제2 화소 전극(190b)은 결합 전극(176)과 중첩하고 있다. 따라서, 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되어 있다. 이 때, 제1 화소 전극(190a)과 제2 화소 전극(190b)의 결합 용량은 녹색(G), 적색(R), 청색(B) 화소의 순으로 점점 작아지는 것이 바람직하며, 이때, 특정한 색에 대한 시인성 및 투과율을 극대화하기 위해서는 제1 화소 전극(190)에 대한 제2 화소 전극(190b)의 면적비는 녹색 화소에서 가장 작은 것이 바람직하다.The pixel electrodes 190a and 190b are classified into the first pixel electrode 190a and the second pixel electrode 190b, and the first pixel electrode 190a is connected to the drain electrode 175 through the contact hole 185. The second pixel electrode 190b overlaps the coupling electrode 176. Therefore, the second pixel electrode 190b is electromagnetically coupled (capacitively coupled) to the first pixel electrode 190a. In this case, it is preferable that the coupling capacitance of the first pixel electrode 190a and the second pixel electrode 190b gradually decreases in the order of the green (G), red (R), and blue (B) pixels. In order to maximize visibility and transmittance with respect to color, the area ratio of the second pixel electrode 190b to the first pixel electrode 190 is preferably the smallest in the green pixel.

제1 화소 전극(190a)과 제2 화소 전극(190b)은 가로 방향으로 뻗어 있는 유지 전극(133c)을 중심으로 하여 상하로 나뉘어져 있다.The first pixel electrode 190a and the second pixel electrode 190b are vertically divided based on the storage electrode 133c extending in the horizontal direction.

또, 보호막(180)의 위에는 게이트선(121)을 건너 그 양쪽에 위치하는 두 유지 전극선(131)을 연결하는 유지 배선 연결 다리(84)가 형성되어 있다. 유지 배선 연결 다리(84)는 보호막(180)과 게이트 절연막(140)을 관통하는 접촉구(183, 184)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(84)는 다리부 금속편(172)과 중첩하고 있다. 유지 배선 연결 다리(84)는 하부 기판(110) 위의 유지 전극선(131) 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 전극선(131)은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있고, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(84)의 전기적 연결을 보조하기 위하여 형성한다.Further, on the passivation layer 180, a storage wiring connecting leg 84 is formed to connect the two storage electrode lines 131 that are positioned on both sides of the gate line 121. The storage wiring connection bridge 84 is in contact with the storage electrode 133a and the storage electrode line 131 through the contact holes 183 and 184 penetrating through the passivation layer 180 and the gate insulating layer 140. The sustain wiring connection leg 84 overlaps the leg metal piece 172. The storage wiring connection bridge 84 serves to electrically connect the entire storage electrode line 131 on the lower substrate 110. The storage electrode line 131 may be used to repair a defect of the gate line 121 or the data line 171, if necessary, and the metal part 172 of the bridge 121 may emit the gate line 121 when irradiating a laser for such repair. And to maintain the electrical connection of the retaining wire connecting bridge (84).

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선의 끝 부분(129)과 데이터선의 끝 부분(179)에 연결되어 있다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line and the end portion 179 of the data line through the contact holes 181 and 182, respectively.

이와 같이, 하나의 화소 영역 내에서 전압이 다른 두 서브 화소 전극을 배치하면 두 서브 화소 전극이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다.As such, when two sub pixel electrodes having different voltages are disposed in one pixel area, the two sub pixel electrodes compensate for each other to reduce distortion of the gamma curve.

또한, 적, 녹, 청 화소 별로 두 서브 화소 전극의 결합 용량 또는 면적비를 달리하면 두 서브 화소 전극 사이의 전압차가 적, 녹, 청 화소 별로 달라지게 되는데, 이를 통하여 색 재연성을 극대화하여 시인성을 향상시킬 수 있으며, 화소의 투과율을 극대화할 수 있다.In addition, if the coupling capacitance or area ratio of the two sub pixel electrodes is different for each of the red, green, and blue pixels, the voltage difference between the two sub pixel electrodes is changed for each of the red, green, and blue pixels, thereby improving visibility by maximizing color reproducibility. It is possible to maximize the transmittance of the pixel.

이때, 박막 트랜지스터 표시판은 앞의 실시예와 다른 구조를 가질 수 있으며, 도면을 참조하여 구체적으로 설명하기로 한다.In this case, the thin film transistor array panel may have a structure different from the above embodiment, and will be described in detail with reference to the accompanying drawings.

도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 구조를 도한 배치도이고. 도 10은 도 9의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 9의 X-X' 선을 따라 잘라 도시한 단면도이다. 9 is a layout view illustrating a structure of a thin film transistor array panel according to another exemplary embodiment of the present invention. FIG. 10 is a cross-sectional view of the liquid crystal display including the thin film transistor array panel of FIG. 9 taken along the line X-X ′ of FIG. 9.

도 9 및 도 10에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1, 도 3 및 도 4에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 복수의 결합 전극(176)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 185, 181, 183, 184)이 형성되어 있으며, 보호막(180) 위에는 복수의 제1 및 제2 화소 전극(190a, 190b)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.As shown in FIGS. 9 and 10, the layer structure of the thin film transistor array panel for the liquid crystal display device according to the present embodiment is generally the same as the layer structure of the thin film transistor array panel for liquid crystal display devices shown in FIGS. 1, 3, and 4. Do. That is, a plurality of gate lines 121 and storage electrode lines 131 including a plurality of gate electrodes 124 are formed on the substrate 110, and the gate insulating layer 140 and the plurality of protrusions 154 are formed thereon. A plurality of linear semiconductors 151, a plurality of linear ohmic contacts 161 each including a plurality of protrusions 163, and a plurality of island-type ohmic contacts 165 are formed. A plurality of data lines 171 including a plurality of source electrodes 173, a plurality of drain electrodes 175, and a plurality of coupling electrodes 176 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140. The protective film 180 is formed thereon. A plurality of contact holes 182, 185, 181, 183, and 184 are formed in the passivation layer 180 and / or the gate insulating layer 140, and the plurality of first and second pixel electrodes 190a, 190b) and a plurality of contact assisting members 81 and 82 are formed.

그러나 도 1, 도 3 및 도 4에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판에서, 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.However, unlike the thin film transistor array panel illustrated in FIGS. 1, 3, and 4, in the thin film transistor array panel according to the present exemplary embodiment, the semiconductor 151 may include the data line 171 except for the protrusion 154 in which the thin film transistor is located. The planar shape is substantially the same as the drain electrode 175 and the ohmic contacts 161 and 165 below. In detail, the linear semiconductor 151 may include the source electrode 173 and the drain electrode 175 in addition to the data line 171, the drain electrode 175, and the portions below the ohmic contacts 161 and 165. ) Has an exposed portion between them.

물론, 이러한 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 결합 전극(176)을 포함하고 있으며, 결합 전극(176)의 하부에는 비정질 규소층 (154, 165)이 동일한 모양으로 형성되어 있다. Of course, the thin film transistor array panel for the liquid crystal display according to the present exemplary embodiment includes the coupling electrode 176, and the amorphous silicon layers 154 and 165 are formed under the coupling electrode 176 in the same shape.

이러한 박막 트랜지스터 표시판의 제조 방법에서는 보호막(190)을 패터닝할 때와 마찬가지로 부분적으로 두께가 다른 감광막 패턴을 형성한다. In the method of manufacturing the thin film transistor array panel, similarly to the case of patterning the passivation layer 190, a photoresist pattern having a different thickness is formed.

도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 12는 도 11에서 XII-XII' 선을 따라 절단한 단면도이다.FIG. 11 is a layout view of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment. FIG. 12 is a cross-sectional view taken along the line XII-XII ′ of FIG. 11.

도 11 및 도 12에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 7 및 도 8에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. As shown in Figs. 11 and 12, the layer structure of the thin film transistor array panel for liquid crystal display according to the present embodiment is generally the same as the layer structure of the thin film transistor array panel for liquid crystal display shown in Figs.

그러나 도 9 및 도 10에 도시한 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시판에서, 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.However, as shown in FIGS. 9 and 10, in the thin film transistor array panel according to the present exemplary embodiment, the semiconductor 151 may include the data line 171 and the drain electrode 175 except for the protrusion 154 where the thin film transistor is located. And substantially the same planar shape as the resistive contact members 161 and 165 thereunder. In detail, the linear semiconductor 151 may include the source electrode 173 and the drain electrode 175 in addition to the data line 171, the drain electrode 175, and the portions below the ohmic contacts 161 and 165. ) Has an exposed portion between them.

이상과 같은 구성을 통하여 액정 표시 장치에서는 측면 시인성을 향상시킬 수 있으며, 특히 특정한 색에 대하여 시인성을 향상시키고 화소의 투과율을 극대화할 수 있다. Through the above configuration, the side visibility may be improved in the liquid crystal display, and in particular, the visibility may be improved for a specific color and the transmittance of the pixel may be maximized.                     

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights. In particular, the arrangement of the cutouts formed in the pixel electrode and the common electrode may be variously modified.

Claims (14)

절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 다수의 제1 신호선,A plurality of first signal lines formed on the insulating substrate, 상기 제1 신호선과 절연되어 교차하고 있는 다수의 제2 신호선,A plurality of second signal lines insulated from and intersecting the first signal lines; 상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 다수의 화소마다 형성되어 있는 제1 화소 전극,A first pixel electrode formed for each of a plurality of pixels defined by the crossing of the first signal line and the second signal line; 각각의 상기 화소에 배치되어 있으며, 상기 제1 신호선, 상기 제2 신호선 및 제1 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터,A thin film transistor disposed in each of the pixels and having three terminals connected to the first signal line, the second signal line, and the first pixel electrode, respectively; 각각의 상기 화소마다 형성되어 있으며 상기 제1 화소 전극에 용량성으로 결합되어 있는 제2 화소 전극A second pixel electrode formed in each of the pixels and capacitively coupled to the first pixel electrode 을 포함하고, 상기 화소는 적색, 녹색 및 청색 화소를 포함하고, 정면 감마 곡선에서 적색, 녹색, 청색의 계조에 대한 휘도의 비율과 측면 감마 곡선의 적색, 녹색, 청색의 계조에 대한 휘도의 비율이 동일하도록 상기 제1 화소 전극과 상기 제2 화소 전극은 적색, 청색 및 녹색 화소에서 서로 다른 면적비를 가지는 박막 트랜지스터 표시판.Wherein the pixel comprises red, green, and blue pixels, wherein the ratio of luminance to red, green, and blue gradations in the front gamma curve and the ratio of luminance to red, green, and blue gradations of the lateral gamma curve The thin film transistor array panel of claim 1, wherein the first pixel electrode and the second pixel electrode have different area ratios in red, blue, and green pixels. 제1항에서,In claim 1, 상기 제1 화소 전극에 대한 상기 제2 화소 전극의 면적비는 적어도 상기 녹색 화소에서 상기 적색 및 청색 화소보다 작은 박막 트랜지스터 표시판.The area ratio of the second pixel electrode to the first pixel electrode is smaller than the red and blue pixels at least in the green pixel. 제1항에서,In claim 1, 상기 제1 화소 전극에 대한 상기 제2 화소 전극의 면적비는 상기 청색, 적색, 녹색 화소 순서대로 감소하는 박막 트랜지스터 표시판.The area ratio of the second pixel electrode to the first pixel electrode decreases in order of the blue, red, and green pixels. 제1항에서,In claim 1, 상기 결합 용량은 상기 적색, 녹색 및 청색 화소에서 서로 다른 박막 트랜지스터 표시판.The coupling capacitor is different from each other in the red, green, and blue pixels. 제1항에서,In claim 1, 상기 제1 화소 전극과 연결되어 있고, 상기 제2 화소 전극과 절연 상태로 중첩하고 있는 결합 전극을 더 포함하는 박막 트랜지스터 표시판.And a coupling electrode connected to the first pixel electrode and overlapping the second pixel electrode in an insulated state. 제5항에서,In claim 5, 상기 제2 화소 전극과 중합하는 상기 결합 전극의 면적은 녹색, 적색, 청색 화소의 순서로 감소하는 박막 트랜지스터 표시판.The area of the coupling electrode polymerized with the second pixel electrode decreases in the order of green, red, and blue pixels. 제1항에서,In claim 1, 상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나는 도메인 분할 수단을 가지는 박막 트랜지스터 표시판.And at least one of the first pixel electrode and the second pixel electrode has domain dividing means. 다수의 제1 신호선, 제1 신호선과 절연되어 교차하고 있는 다수의 제2 신호선, 상제1 신호선과 상기 제2 신호선이 교차하여 정의하는 다수의 화소마다 형성되어 있는 제1 화소 전극, 각각의 상기 화소에 배치되어 있으며, 상기 제1 신호선, 상기 제2 신호선 및 상기 제1 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터, 각각의 상기 화소마다 형성되어 있으며 상기 제1 화소 전극에 용량성으로 결합되어 있는 제2 화소 전극을 포함하는 박막 트랜지스터 표시판, 및A plurality of first signal lines, a plurality of second signal lines insulated from and intersecting the first signal lines, a first pixel electrode formed for each of a plurality of pixels defined by crossing the first signal line and the second signal line, each of the pixels A thin film transistor having three terminals connected to the first signal line, the second signal line, and the first pixel electrode, respectively, formed in each of the pixels and capacitively coupled to the first pixel electrode; A thin film transistor array panel comprising a second pixel electrode, and 상기 제1 및 제2 화소 전극과 마주하여 전계를 형성하는 대향 전극이 형성되어 있는 대향 표시판An opposing display panel on which opposing electrodes are formed to face the first and second pixel electrodes to form an electric field; 을 포함하고, 상기 화소는 적색, 녹색 및 청색 화소를 포함하고, 정면 감마 곡선에서 적색, 녹색, 청색의 계조에 대한 휘도의 비율과 측면 감마 곡선의 적색, 녹색, 청색의 계조에 대한 휘도의 비율이 동일하도록 상기 제1 화소 전극과 상기 제2 화소 전극은 적색, 청색 및 녹색 화소에서 서로 다른 면적비 또는 상기 대향 전극에 대한 전압비를 가지는 액정 표시 장치.Wherein the pixel comprises red, green, and blue pixels, wherein the ratio of luminance to red, green, and blue gradations in the front gamma curve and the ratio of luminance to red, green, and blue gradations of the lateral gamma curve And the first pixel electrode and the second pixel electrode have different area ratios or voltage ratios to the opposite electrodes in the red, blue, and green pixels. 제8항에서,In claim 8, 상기 제1 화소 전극에 대한 상기 제2 화소 전극의 면적비는 적어도 상기 녹색 화소에서 상기 적색 및 청색 화소보다 작은 액정 표시 장치.The area ratio of the second pixel electrode to the first pixel electrode is smaller than the red and blue pixels at least in the green pixel. 제8항에서,In claim 8, 상기 제1 화소 전극에 대한 상기 제2 화소 전극의 면적비는 상기 청색, 적색, 녹색 화소 순서대로 감소하는 액정 표시 장치.The area ratio of the second pixel electrode to the first pixel electrode decreases in order of the blue, red, and green pixels. 제1항에서,In claim 1, 상기 결합 용량은 상기 적색, 녹색 및 청색 화소에서 서로 다른 액정 표시 장치.The coupling capacitance is different in the red, green, and blue pixels. 제8항에서,In claim 8, 상기 제1 화소 전극과 연결되어 있고, 상기 제2 화소 전극과 절연 상태로 중첩하고 있는 결합 전극을 더 포함하는 액정 표시 장치.And a coupling electrode connected to the first pixel electrode and overlapping the second pixel electrode in an insulated state. 제12항에서,In claim 12, 상기 제2 화소 전극과 중합하는 상기 결합 전극의 면적은 녹색, 적색, 청색 화소의 순서로 감소하는 액정 표시 장치.The area of the coupling electrode polymerized with the second pixel electrode decreases in the order of green, red, and blue pixels. 제8항에서,In claim 8, 상기 제1 및 제2 화소 전극과 상기 대향 전극 중의 적어도 하나는 도메인 분할 수단을 가지는 액정 표시 장치.And at least one of the first and second pixel electrodes and the counter electrode has domain dividing means.
KR1020040061397A 2004-08-04 2004-08-04 Thin film transistor array panel and liquid crystal display including the same Withdrawn KR20060012761A (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020040061397A KR20060012761A (en) 2004-08-04 2004-08-04 Thin film transistor array panel and liquid crystal display including the same
TW094125813A TW200620675A (en) 2004-08-04 2005-07-29 Thin film transistor array panel and liquid crystal display
AT05107132T ATE395629T1 (en) 2004-08-04 2005-08-02 THIN FILM TRANSISTOR PANEL AND A LIQUID CRYSTAL DISPLAY
EP05107132A EP1624332B1 (en) 2004-08-04 2005-08-02 Thin film transistor array panel and liquid crystal display
DE602005006677T DE602005006677D1 (en) 2004-08-04 2005-08-02 Thin film transistor panel and a liquid crystal display
EP07114779A EP1860489A1 (en) 2004-08-04 2005-08-02 Thin film transistor array panel and liquid crystal display
US11/195,779 US7499129B2 (en) 2004-08-04 2005-08-03 Thin film transistor array panel and LCD having plural red, green and blue pixels in which each color pixel includes first and second subpixel electrodes having different voltage/area ratios with respect to each other and for each color pixel
JP2005226423A JP2006048055A (en) 2004-08-04 2005-08-04 Thin film transistor display panel and liquid crystal display device including the display panel
CNA2005100889929A CN1734331A (en) 2004-08-04 2005-08-04 Thin-film transistor display panel and LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061397A KR20060012761A (en) 2004-08-04 2004-08-04 Thin film transistor array panel and liquid crystal display including the same

Publications (1)

Publication Number Publication Date
KR20060012761A true KR20060012761A (en) 2006-02-09

Family

ID=36076816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061397A Withdrawn KR20060012761A (en) 2004-08-04 2004-08-04 Thin film transistor array panel and liquid crystal display including the same

Country Status (2)

Country Link
KR (1) KR20060012761A (en)
CN (1) CN1734331A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7864149B2 (en) 2006-08-29 2011-01-04 Samsung Electronics Co., Ltd. Display panel

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501561B (en) * 2006-08-10 2011-04-06 夏普株式会社 Liquid crystal display
KR101084240B1 (en) * 2009-12-21 2011-11-16 삼성모바일디스플레이주식회사 Organic light emitting diode display
TWI514058B (en) * 2011-11-11 2015-12-21 Au Optronics Corp Pixel array
CN103364998B (en) * 2012-03-28 2016-06-22 群康科技(深圳)有限公司 Liquid crystal indicator
CN104536225B (en) * 2014-12-31 2018-09-18 深圳市华星光电技术有限公司 Liquid crystal display panel and liquid crystal display device
KR102397400B1 (en) * 2015-04-28 2022-05-13 엘지디스플레이 주식회사 Transparent display device and transparent display panel
KR102587647B1 (en) * 2016-05-04 2023-10-11 삼성디스플레이 주식회사 Liquid crystal display device and manufacturing method thereof
KR102483751B1 (en) * 2016-05-18 2023-01-02 삼성디스플레이 주식회사 Liquid crystal display device
CN105895042B (en) * 2016-06-07 2018-11-23 深圳市华星光电技术有限公司 The method of the colour cast of liquid crystal display and improvement liquid crystal display
US10969585B2 (en) * 2017-04-06 2021-04-06 Microsoft Technology Licensing, Llc Waveguide display with increased uniformity and reduced cross-coupling between colors
KR102317070B1 (en) * 2017-08-02 2021-10-25 삼성디스플레이 주식회사 Liquid crystal display device
TWI738441B (en) * 2020-07-29 2021-09-01 友達光電股份有限公司 Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7864149B2 (en) 2006-08-29 2011-01-04 Samsung Electronics Co., Ltd. Display panel

Also Published As

Publication number Publication date
CN1734331A (en) 2006-02-15

Similar Documents

Publication Publication Date Title
KR100980016B1 (en) Thin film transistor array panel
KR101189266B1 (en) Liquid crystal display
KR101337260B1 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
KR101112537B1 (en) Liquid crystal display having multi domain and panel for the same
KR20040105934A (en) Liquid crystal display having multi domain and panel for the same
KR20040084019A (en) Liquid crystal display and panel for the same
JP2006048055A (en) Thin film transistor display panel and liquid crystal display device including the display panel
KR101122226B1 (en) Liquid crystal display having multi domain and panel for the same
KR20050098631A (en) Liquid crystal display and panel for the same
KR20060012761A (en) Thin film transistor array panel and liquid crystal display including the same
KR100925459B1 (en) Multi-domain liquid crystal display and display panel used therefor
KR101133757B1 (en) Liquid crystal display
KR101189280B1 (en) Display device
KR101188600B1 (en) Thin film transistor array panel and liquid crystal display
KR100984346B1 (en) Multi-domain liquid crystal display and display panel used therefor
KR101230317B1 (en) Liquid crystal display
KR20050078761A (en) Liquid crystal display and panel for the same
KR100925475B1 (en) Thin Film Transistor Display Panel and Liquid Crystal Display
KR101337254B1 (en) Display device
KR20060016503A (en) Thin film transistor array panel
KR20050061137A (en) Liquid crystal display and panel for the same
KR20050121881A (en) Liquid crystal display and panel for the same
KR20060020893A (en) Multi Domain Thin Film Transistor Display Panel
KR20050076402A (en) Liquid crystal display and thin film transistor array panel therefor
KR20060038078A (en) Thin film transistor array panel and multi-domain liquid crystal display including the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040804

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid