[go: up one dir, main page]

KR20060000232A - LCD and its driving method - Google Patents

LCD and its driving method Download PDF

Info

Publication number
KR20060000232A
KR20060000232A KR1020040048789A KR20040048789A KR20060000232A KR 20060000232 A KR20060000232 A KR 20060000232A KR 1020040048789 A KR1020040048789 A KR 1020040048789A KR 20040048789 A KR20040048789 A KR 20040048789A KR 20060000232 A KR20060000232 A KR 20060000232A
Authority
KR
South Korea
Prior art keywords
ripple
signal
liquid crystal
detection pattern
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020040048789A
Other languages
Korean (ko)
Other versions
KR101017214B1 (en
Inventor
박철우
박순영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040048789A priority Critical patent/KR101017214B1/en
Publication of KR20060000232A publication Critical patent/KR20060000232A/en
Application granted granted Critical
Publication of KR101017214B1 publication Critical patent/KR101017214B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 액정표시장치는, 다수의 게이트라인들, 상기 게이트라인들에 수직인 다수의 데이터라인들 및 상기 게이트라인들에 평행인 다수의 공통전극 라인들을 구비하고, 인버젼 방식의 구동에 의해 상기 공통전극 라인들에 공통전압의 리플 현상이 발생될 때, 상기 리플 현상으로부터 리플 신호를 검출하기 위한 리플 검출패턴이 형성된 액정패널; 상기 리플 검출패턴으로부터 검출된 리플 신호를 반전시켜 리플 보상 신호를 생성하는 리플 보상부; 및 상기 리플 보상부에서 생성된 리플 보상 신호를 반영한 공통전압을 상기 공통전극 라인들에 공급하는 공통전압 공급부를 포함한다.The liquid crystal display of the present invention includes a plurality of gate lines, a plurality of data lines perpendicular to the gate lines, and a plurality of common electrode lines parallel to the gate lines, and driven by inversion driving. A liquid crystal panel in which a ripple detection pattern for detecting a ripple signal from the ripple phenomenon is formed when a common voltage ripple occurs in the common electrode lines; A ripple compensator configured to generate a ripple compensation signal by inverting the ripple signal detected from the ripple detection pattern; And a common voltage supply unit supplying a common voltage reflecting the ripple compensation signal generated by the ripple compensation unit to the common electrode lines.

따라서, 본 발명은 리플 현상을 검출하여 그에 상응되도록 공통전압을 보상함으로써, 리플 현상을 완전히 제거하여 화질을 향상시킬 수 있다.
Accordingly, the present invention can improve the image quality by completely eliminating the ripple phenomenon by detecting the ripple phenomenon and compensating the common voltage correspondingly.

액정표시장치, 리플, 인버젼, IPS, 리플 검출패턴LCD, Ripple, Inversion, IPS, Ripple Detection Pattern

Description

액정표시장치 및 그 구동방법{Liquid crystal display device and method for driving the same} Liquid crystal display device and method for driving the same             

도 1은 일반적인 IPS 모드의 액정표시장치의 전체적인 구조를 개략적으로 도시한 도면.1 is a view schematically showing the overall structure of a liquid crystal display device in a general IPS mode.

도 2는 도1에 도시된 액정표시장치의 일부 영역(A)에 대한 어레이기판을 개략적으로 도시한 평면도.FIG. 2 is a plan view schematically showing an array substrate for a partial area A of the liquid crystal display shown in FIG.

도 3은 도 1에 도시된 IPS 모드의 액정표시장치에 도 트 인버젼 방시으로 표시된 특정패턴을 도시한 도면.FIG. 3 is a view showing a specific pattern displayed as dot inversion directions in the liquid crystal display of the IPS mode shown in FIG. 1; FIG.

도 4는 도 3에 도시된 특정패턴 표시를 위한 구동 파형도를 도시한 도면.FIG. 4 is a view showing a driving waveform diagram for displaying a specific pattern shown in FIG.

도 5는 도 4에 도시된 특정패턴에 의한 공통전압의 리플 현상을 도시한 도면.FIG. 5 is a diagram illustrating a ripple phenomenon of a common voltage due to the specific pattern shown in FIG. 4.

도 6은 본 발명의 바람직한 일 실시예에 따른 IPS 모드의 액정표시장치의 전체적인 구조를 개략적으로 도시한 도면.FIG. 6 schematically illustrates the overall structure of a liquid crystal display device in IPS mode according to an embodiment of the present invention. FIG.

도 7은 도6에 도시된 액정표시장치의 일부 영역(B)에 대한 어레이기판을 개략적으로 도시한 평면도.FIG. 7 is a plan view schematically showing an array substrate for a partial region B of the liquid crystal display shown in FIG.

도 8은 도 7의 어레이기판에서 I-I'라인을 따라 절단한 단면도. 8 is a cross-sectional view taken along the line II ′ of the array substrate of FIG. 7;                 

도 9a 내지 도 9c는 도 6의 액정표시장치에서 공통전압의 리플을 보상하는 과정을 설명하는 도면.9A to 9C illustrate a process of compensating for ripple of a common voltage in the liquid crystal display of FIG. 6.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

21 : 리플 검출 패턴 25 : 리플 보상부21: ripple detection pattern 25: ripple compensation unit

26 : 공통전압 공급부
26: common voltage supply unit

본 발명은 액정표시장치에 관한 것으로, 특히 공통전압의 리플(ripple)을 보상할 수 있는 액정표시장치 및 그 구동방법에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof capable of compensating for ripple of a common voltage.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 상기 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직방향 전계가 인가되는 TN(Twisted Nematic) 모드와 수평전계가 인가되는 IPS(In Plane Switching) 모드로 대별된다.Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. The liquid crystal display is roughly classified into a twisted nematic (TN) mode in which a vertical electric field is applied and an in plane switching (IPS) mode in which a horizontal electric field is applied according to the direction of the electric field driving the liquid crystal.

TN 모드는 하부기판에 형성된 화소전극과 상부기판에 형성된 공통전극 라인 간의 수직 전계에 의해 액정을 구동하는 모드로서 개구율이 큰 장점을 가지는 반면 시야각이 좁은 단점을 가진다.The TN mode is a mode in which a liquid crystal is driven by a vertical electric field between a pixel electrode formed on a lower substrate and a common electrode line formed on an upper substrate. The TN mode has a large aperture ratio and a narrow viewing angle.

이에 반해, IPS 모드는 하부기판에 나란하게 배치된 화소전극과 공통전극 라인 간의 수평전계 (또는 횡전계)에 의해 액정을 구동하는 모드로 시야각이 큰 장점 을 가지는 반면 개구율이 작은 단점을 가진다.In contrast, the IPS mode is a mode in which a liquid crystal is driven by a horizontal electric field (or a transverse electric field) between a pixel electrode and a common electrode line disposed side by side on a lower substrate, and has a large viewing angle and a small aperture ratio.

도 1은 일반적인 IPS 모드의 액정표시장치의 전체적인 구조를 개략적으로 도시한 도면이고, 도 2는 도1에 도시된 액정표시장치의 일부 영역(A)에 대한 어레이기판을 개략적으로 도시한 평면도이다.FIG. 1 is a view schematically showing the overall structure of a liquid crystal display device in a general IPS mode, and FIG. 2 is a plan view schematically showing an array substrate for a portion A of the liquid crystal display device shown in FIG.

도 1 및 도 2를 참조하면, 일반적인 IPS 모드의 액정표시장치는 외부의 제1 제어신호(통상 타이밍 콘트롤러에 의해 발생됨)에 따라 소정의 게이트 신호를 생성하는 게이트 드라이버 IC(1)가 실장된 게이트 TCP(Tape Carrier Package)(2)와, 제2 제어신호에 따라 소정의 데이터 신호를 공급하는 데이터 드라이버 IC(3)가 실장된 데이터 TCP(4)와, 상기 게이트 신호 및 상기 데이터 신호에 의해 소정의 화상을 표시하는 액정패널(5)을 구비한다.1 and 2, a liquid crystal display of a general IPS mode includes a gate in which a gate driver IC 1 is mounted to generate a predetermined gate signal according to an external first control signal (generally generated by a timing controller). Tape TCP (Tape Carrier Package) 2, data TCP 4 mounted with a data driver IC 3 for supplying a predetermined data signal in accordance with the second control signal, and predetermined by the gate signal and the data signal. The liquid crystal panel 5 which displays the image of is provided.

통상적으로, 상기 타이밍 콘트롤러는 인쇄회로기판(PCB: Printed Circuit Board)(미도시)에 실장된다. 상기 인쇄회로기판 상에 실장된 타이밍 콘트롤러는 상기 게이트 드라이버 IC(1) 및 데이터 드라이버 IC(3)를 구동하기 위한 제1 및 제2 제어신호를 생성한다. 이와 같이 생성된 제1 및 제2 제어신호는 상기 게이트 TCP(2)에 실장된 게이트 드라이버 IC(1) 및 데이터 TCP(4)에 실장된 데이터 드라이버 IC(3)에 입력된다. 이를 위해 상기 게이트 TCP(2) 및 상기 데이터 TCP(4) 상에는 각 신호를 전송하기 위한 게이트 신호라인들 및 데이터 신호라인들(미도시)이 패턴되어 있다. 이때, 상기 게이트 TCP 및 데이터 TCP 상에는 여분의 더미 신호라인들이 추가적으로 패턴될 수도 있다. Typically, the timing controller is mounted on a printed circuit board (PCB) (not shown). The timing controller mounted on the printed circuit board generates first and second control signals for driving the gate driver IC 1 and the data driver IC 3. The first and second control signals generated in this manner are input to the gate driver IC 1 mounted on the gate TCP 2 and the data driver IC 3 mounted on the data TCP 4. To this end, gate signal lines and data signal lines (not shown) for transmitting respective signals are patterned on the gate TCP 2 and the data TCP 4. In this case, extra dummy signal lines may be additionally patterned on the gate TCP and the data TCP.

따라서, 상기 타이밍 콘트롤러에서 생성된 제1 제어신호는 상기 데이터 TCP(4) 상의 해당 데이터 신호라인, 상기 액정패널(5) 상에 형성된 패널 신호라인(미도시) 그리고 상기 게이트 TCP(2) 상의 해당 게이트 신호라인을 통해 게이트 드라이버 IC(1)로 제공된다. 이때, 상기 게이트 드라이버 IC(1)는 상기 제1 제어신호에 따라 소정 게이트 신호를 생성하여 상기 액정패널(5)로 제공한다. 또한, 상기 타이밍 콘트롤러에서 생성된 제2 제어신호는 상기 데이터 TCP(4) 상의 해당 데이터 신호라인을 통해 데이터 드라이버 IC(3)로 제공된다. 이때, 상기 게이트 드라이버 IC(3)는 상기 제2 제어신호에 따라 소정의 데이터 신호를 상기 액정패널(5)로 제공한다.Accordingly, the first control signal generated by the timing controller is a corresponding data signal line on the data TCP 4, a panel signal line (not shown) formed on the liquid crystal panel 5, and a corresponding signal on the gate TCP 2. It is provided to the gate driver IC 1 through the gate signal line. In this case, the gate driver IC 1 generates a predetermined gate signal according to the first control signal and provides the gate signal to the liquid crystal panel 5. Further, the second control signal generated by the timing controller is provided to the data driver IC 3 via the corresponding data signal line on the data TCP 4. In this case, the gate driver IC 3 provides a predetermined data signal to the liquid crystal panel 5 according to the second control signal.

상기 액정패널(5)은 박막 트랜지스터들이 매트릭스 형태로 배열된 어레이 기판과, 컬러필터들이 배열된 컬러필터 기판과, 상기 어레이 기판 및 상기 컬러필터 기판 사이에 액정들이 충진된 액정층을 구비한다. 도 2에서는 이 중에서 어레이 기판을 도시한 도면이다. The liquid crystal panel 5 includes an array substrate in which thin film transistors are arranged in a matrix, a color filter substrate in which color filters are arranged, and a liquid crystal layer in which liquid crystals are filled between the array substrate and the color filter substrate. 2 shows an array substrate among them.

상기 어레이 기판에는 가로 방향으로 다수의 게이트라인들(6)이 배열되고, 세로 방향으로 다수의 데이터라인들(7)이 배열된다. 이때, 상기 게이트라인(6) 및 상기 데이터라인(7)에 의해 하나의 픽셀을 나타내는 화소 영역이 정의된다. A plurality of gate lines 6 are arranged in the horizontal direction in the array substrate, and a plurality of data lines 7 are arranged in the vertical direction. In this case, a pixel area representing one pixel is defined by the gate line 6 and the data line 7.

상기 게이트라인(6)과 상기 데이터라인(7)에는 스위치 기능을 갖는 박막트랜지스터(9)가 형성되고, 상기 박막트랜지스터(9)에 화소전극(14)이 연결된다. 이때, 상기 화소전극(14)에는 세로 방향으로 다수의 화소전극 바들(14a)이 배열된다. 이때, 상기 박막트랜지스터(9)의 게이트전극(10)에는 상기 게이트라인(6)이 연결되고, 소오스전극(11)에는 상기 데이터라인(7)이 연결되며, 상기 드레인전극(12)에는 상기 화소전극(14)이 연결된다.A thin film transistor 9 having a switch function is formed on the gate line 6 and the data line 7, and a pixel electrode 14 is connected to the thin film transistor 9. In this case, the pixel electrodes 14 are arranged with a plurality of pixel electrode bars 14a in the vertical direction. In this case, the gate line 6 is connected to the gate electrode 10 of the thin film transistor 9, the data line 7 is connected to the source electrode 11, and the pixel is connected to the drain electrode 12. The electrode 14 is connected.

한편, IPS 모드의 액정표시장치에서는 화소전극(14)이 형성된 어레이 기판에 공통전압이 인가되는 공통전극 라인(8)이 함께 형성된다. 즉, 상기 다수의 게이트라인들(6)과 평행하게 다수의 공통전극 라인들(8)이 배열된다. 도 2에서는 상기 공통전극 라인(8)이 화소 영역의 중심선을 따라 배열되지만, 이러한 배열은 다양하게 변형이 가능할 것이다.In the liquid crystal display of the IPS mode, the common electrode line 8 to which the common voltage is applied is formed together on the array substrate on which the pixel electrode 14 is formed. That is, a plurality of common electrode lines 8 are arranged in parallel with the plurality of gate lines 6. In FIG. 2, the common electrode line 8 is arranged along the center line of the pixel area, but the arrangement may be variously modified.

상기 공통전극 라인(8)에는 화소 영역 상에서 상기 화소전극 바들(14a)과 교대로 엇갈리게 배열된 공통전극 바들(8a)이 연결된다. The common electrode lines 8 are connected to the common electrode bars 8a arranged alternately with the pixel electrode bars 14a on the pixel area.

따라서, 소정의 전압(즉, 데이터 신호와 공통전압)이 인가되면, 이와 같이 엇갈리게 배열된 화소전극 바들(14a)과 공통전극 바들(8a)에 의해 수평전계가 발생되게 된다. 그리고, 상기 수평전계에 의해 액정이 구동됨으로써, 좋은 시야각을 갖는 화상이 표시되게 된다.Therefore, when a predetermined voltage (that is, the data signal and the common voltage) is applied, a horizontal electric field is generated by the pixel electrode bars 14a and the common electrode bars 8a which are alternately arranged. As the liquid crystal is driven by the horizontal electric field, an image having a good viewing angle is displayed.

이와 같은 IPS 모드 액정표시장치를 구동하기 위해서는 다양한 인버젼 방식이 이용되게 된다. 즉, 프레임 인버젼 방식(Frame Inversion System), 컬럼 인버젼 방식(Column Inversion System) 및 도트 인버젼 방식(Dot Inversion System)이 그것이다.Various inversion schemes are used to drive the IPS mode liquid crystal display. That is, the frame inversion system, the column inversion system, and the dot inversion system are the same.

도 3은 도 1에 도시된 IPS 모드의 액정표시장치에 도 트 인버젼 방시으로 표시된 특정패턴을 도시한 도면이고, 도 4는 도 3에 도시된 특정패턴 표시를 위한 구동 파형도를 도시한 도면이며, 도 5는 도 4에 도시된 특정패턴에 의한 공통전압의 리플 현상을 도시한 도면이다. FIG. 3 is a view showing a specific pattern displayed as dot inversion directions on the liquid crystal display of the IPS mode shown in FIG. 1, and FIG. 4 is a view showing a driving waveform diagram for displaying the specific pattern shown in FIG. FIG. 5 is a diagram illustrating a ripple phenomenon of the common voltage due to the specific pattern shown in FIG. 4.                         

도 3에 도시된 된 화소들 각각은 적(R), 녹(G) 및 청(B) 화소 각각을 나타낸다. 이러한 각 화소들(R, G, B)은 도트 인버젼 방식으로 구동됨에 따라 수형방향으로 진행할수록 데이터 신호의 극성이 반전됨과 아울러 수직방향으로 진행할수록 데이터 신호의 극성이 반전된다.Each of the pixels illustrated in FIG. 3 represents red (R), green (G), and blue (B) pixels, respectively. As each of the pixels R, G, and B is driven in a dot inversion method, the polarity of the data signal is inverted as it proceeds in the vertical direction, and the polarity of the data signal is inverted as it proceeds in the vertical direction.

특히, 각 화소들은 노멀 블랙 모드(normal black mode)인 경우 컬럼라인 단위로 중간 그레이(예를 들면, 127 그레이)와 블랙 그레이가 교번하는 특정패턴, 즉 세로 줄무늬 패턴을 표시하게 된다.In particular, in the normal black mode, each pixel displays a specific pattern, ie, a vertical stripe pattern, in which the middle gray (for example, 127 gray) and the black gray alternate in a column line unit.

도 4에 도시된 바와 같이, i번째 수평라인(Hi)에 공급된 데이터 신호(Vd)는 공통전압(Vcom)을 기준으로 127 그레이에 해당하는 데이터 신호(Vd_127)와 블랙 그레이에 해당하는 데이터 신호(Vd_0)가 극성을 달리하면서 교번하여 공급된다. 또한, i+1번째 수평라인(Hi+1)에 공급된 데이터 신호(Vd) 역시 도 4에 도시된 바와 같이, 공통전압(Vcom)을 기준으로 127 그레이에 해당하는 데이터 신호(Vd_127)와 블랙 그레이에 해당하는 데이터 신호(Vd_0)가 극성을 달리하면서 교번하여 공급된다. 여기서, i+1번째 수평라인(Hi+1)에 공급되는 데이터 신호(Vd)는 i번째 수평라인(Hi)에 공급되는 데이터 신호(Vd)와 상반된 극성을 가지게 된다.As shown in FIG. 4, the data signal Vd supplied to the i-th horizontal line Hi is a data signal Vd_127 corresponding to 127 gray and a data signal corresponding to black gray based on the common voltage Vcom. (Vd_0) is supplied alternately with different polarities. In addition, as illustrated in FIG. 4, the data signal Vd supplied to the i + 1 th horizontal line Hi + 1 is black with the data signal Vd_127 corresponding to 127 gray based on the common voltage Vcom. The data signals Vd_0 corresponding to gray are alternately supplied with different polarities. Here, the data signal Vd supplied to the i + 1 th horizontal line Hi + 1 has a polarity opposite to that of the data signal Vd supplied to the i th horizontal line Hi.

이러한 경우, i번째 수평라인(Hi)에 공급된 데이터 신호의 평균레벨이 공통전압(Vcom)을 기준으로 부극성 레벨보다 정극성 레벨이 크므로, 도 5에 도시된 바와 같이 공통전압(Vcom)은 정극성 방향으로 비교적 큰 피크치를 가지고 올라가게 된다. 이어서, i+1번째 수평라인(Hi+1)에 공급된 데이터 신호의 평균레벨은 공통전압(Vcom)을 기준으로 정극성 레벨보다 부극성 레벨이 크므로, 도 5에 도시된 바와 같이 공통전압(Vcom)은 부극성 방향으로 비교적 큰 피크치를 가지고 내려가게 된다. 이렇게 특정패턴 표시를 위한 데이터 신호를 수평단위로 공급하는 경우, 데이터 신호의 평균 레벨에 따라 도 5에 도시된 바와 같이 수평기간(H) 단위로 공통전압(Vcom)이 정극성 방향과 부극성 방향으로 흘들리는 리플(ripple) 현상이 발생하게 된다. 이러한 공통전압의 리플 현상은 수평 방향의 수평 크로스토크(crosstalk)을 발생시키게 되고, 결국 화질을 저하시키게 된다. 또한, 이러한 리플 현상은 수직으로 교차되는 데이터라인과 공통전극 라인 사이에서 주로 발생되는 것으로 알려져 있다. In this case, since the average level of the data signal supplied to the i-th horizontal line Hi is greater than the negative level relative to the common voltage Vcom, the common voltage Vcom is shown in FIG. 5. Will rise with a relatively large peak in the positive direction. Subsequently, since the average level of the data signal supplied to the i + 1th horizontal line Hi + 1 is greater than the negative level relative to the common voltage Vcom, the common voltage is shown in FIG. 5. (Vcom) goes down with a relatively large peak in the negative direction. When the data signal for displaying a specific pattern is supplied in a horizontal unit as described above, the common voltage Vcom is in the positive and negative directions in the horizontal period H as shown in FIG. 5 according to the average level of the data signal. Ripple phenomenon will occur. Such a ripple phenomenon of the common voltage causes horizontal crosstalk in the horizontal direction, resulting in deterioration of image quality. In addition, such a ripple phenomenon is known to occur mainly between the data lines and the common electrode lines that cross vertically.

하지만, 현재까지 이와 같이 발생된 공통전압의 리플 정도를 파악하여 그에 대한 보상을 하는 어떠한 방법도 제시되지 않고 있다.
However, until now, no method for compensating for the ripple of the common voltage generated in this way has been proposed.

본 발명은 공통전압의 리플 정도를 파악하여 이를 보상하여 화질을 향상시킬 수 있는 액정표시장치 및 그 구동방법을 제공함에 그 목적이 있다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display and a driving method thereof capable of improving the image quality by detecting and compensating for the ripple of the common voltage.

상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 액정표시장치는, 다수의 게이트라인들, 상기 게이트라인들에 수직인 다수의 데이터라인들 및 상기 게이트라인들에 평행인 다수의 공통전극 라인들을 구비하고, 인버젼 방식의 구동에 의해 상기 공통전극 라인들에 공통전압의 리플 현상이 발생될 때, 상기 리플 현상으로부터 리플 신호를 검출하기 위한 리플 검출패턴이 형성된 액정패널; 상기 리플 검출패턴으로부터 검출된 리플 신호를 반전시켜 리플 보상 신호를 생성하는 리플 보상부; 및 상기 리플 보상부에서 생성된 리플 보상 신호를 반영한 공통전압을 상기 공통전극 라인들에 공급하는 공통전압 공급부를 포함한다.According to a preferred embodiment of the present invention for achieving the above object, a liquid crystal display device, a plurality of gate lines, a plurality of data lines perpendicular to the gate lines and a plurality of common in parallel to the gate lines A liquid crystal panel having electrode lines and having a ripple detection pattern for detecting a ripple signal from the ripple phenomenon when a common voltage ripple occurs in the common electrode lines by inversion driving; A ripple compensator configured to generate a ripple compensation signal by inverting the ripple signal detected from the ripple detection pattern; And a common voltage supply unit supplying a common voltage reflecting the ripple compensation signal generated by the ripple compensation unit to the common electrode lines.

상기 리플 검출패턴은 상기 다수의 공통전극 라인에 평행하게 형성되는 것이 바람직하다.The ripple detection pattern may be formed parallel to the plurality of common electrode lines.

또한, 상기 리플 검출패턴은 상기 데이터 TCP 상에 패턴된 여분의 신호라인들을 이용하여 상기 리플 보상부에 연결될 수 있다.In addition, the ripple detection pattern may be connected to the ripple compensator using redundant signal lines patterned on the data TCP.

또한, 상기 리플 검출패턴은 상기 게이트라인들과 동일한 물질로 동일 면상에 형성될 수 있다. In addition, the ripple detection pattern may be formed on the same surface of the same material as the gate lines.

본 발명의 바람직한 다른 실시예에 따르면, 액정표시장치의 구동방법은, 액정패널에 공통전극라인과 리플 검출 패턴이 형성될 때, 인버젼 방식의 구동시 상기 공통전극 라인에 발생된 리플 현상에 의한 리플 신호를 상기 리플 검출 패턴에서 검출하는 단계; 상기 검출된 리플 신호를 반전시켜 리플 보상 신호를 생성하는 단계; 및 상기 생성된 리플 보상 신호를 공통전압에 반영하여 상기 공통전극 라인에 공급하는 단계를 포함한다. According to another preferred embodiment of the present invention, the driving method of the liquid crystal display device, when the common electrode line and the ripple detection pattern is formed in the liquid crystal panel, due to the ripple phenomenon generated in the common electrode line during the inversion driving method Detecting a ripple signal in the ripple detection pattern; Inverting the detected ripple signal to generate a ripple compensation signal; And reflecting the generated ripple compensation signal to a common voltage and supplying the generated ripple compensation signal to the common electrode line.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 6은 본 발명의 바람직한 일 실시예에 따른 IPS 모드의 액정표시장치의 전체적인 구조를 개략적으로 도시한 도면이고, 도 7은 도6에 도시된 액정표시장치의 일부 영역(B)에 대한 어레이기판을 개략적으로 도시한 평면도이며, 도 8은 도 7의 어레이기판에서 I-I'라인을 따라 절단한 단면도이다. 본 발명의 도면에서 종래의 도면과 비교하여 동일한 기능을 갖는 요소들에 대해서는 동일한 도면번호를 부여한다.FIG. 6 is a view schematically showing the overall structure of an IPS mode liquid crystal display device according to an exemplary embodiment of the present invention, and FIG. 7 is an array substrate for a partial region B of the liquid crystal display device shown in FIG. 8 is a cross-sectional view taken along the line II ′ of the array substrate of FIG. 7. In the drawings of the present invention, the same reference numerals are assigned to elements having the same function as the conventional drawings.

도 6 내지 도 8을 참조하면, 본 발명의 IPS 모드의 액정표시장치는 게이트 TCP(2), 데이터 TCP(4), 액정패널(5), 리플 보상부(25) 및 공통전압 공급부(26)를 포함한다.6 to 8, the liquid crystal display of the IPS mode of the present invention includes a gate TCP (2), a data TCP (4), a liquid crystal panel (5), a ripple compensator (25) and a common voltage supply (26). It includes.

상기 게이트 TCP(2)에는 상기 액정패널(5)에 공급되는 게이트 신호를 생성하기 위한 게이트 드라이버 IC(1)가 실장된다. 상기 게이트 드라이버 IC(1)는 외부의 제1 제어신호(통상 타이밍 콘트롤러에 의해 발생됨)에 따라 게이트 신호를 생성하여 상기 액정패널(5)의 게이트라인(6)으로 공급한다. 상기 게이트 TCP(2)에는 상기 게이트 드라이버 IC(1)의 입출력 신호, 즉 제1 제어신호와 게이트 신호를 전송하기 위한 게이트 신호라인들(미도시)이 패턴되어 있다. 이때, 상기 게이트 TCP(2) 상에는 여분의 더미 신호라인들이 추가적으로 패턴될 수도 있다. A gate driver IC 1 for generating a gate signal supplied to the liquid crystal panel 5 is mounted on the gate TCP 2. The gate driver IC 1 generates a gate signal according to an external first control signal (generally generated by a timing controller) and supplies the gate signal to the gate line 6 of the liquid crystal panel 5. Gate signal lines (not shown) are formed on the gate TCP 2 to transmit an input / output signal of the gate driver IC 1, that is, a first control signal and a gate signal. In this case, extra dummy signal lines may be additionally patterned on the gate TCP 2.

상기 데이터 TCP(4)에는 상기 액정패널(5)에 데이터 신호를 공급하기 위한 데이터 드라이버 IC(3)가 실장된다. 상기 데이터 드라이버 IC(3)는 외부의 제2 제어신호에 따라 상기 데이터 신호를 상기 액정패널(5)의 데이터라인(7)으로 공급한다. 상기 데이터 TCP(4)에는 상기 데이터 드라이버 IC(3)의 입출력 신호, 즉 제2 제어신호와 데이터 신호를 전송하기 위한 데이터 신호라인들(미도시)이 패턴되어 있다. 이때, 상기 데이터 TCP(4) 상에는 여분의 더미 신호라인들이 추가적으로 패턴될 수도 있다. The data TCP 4 is provided with a data driver IC 3 for supplying a data signal to the liquid crystal panel 5. The data driver IC 3 supplies the data signal to the data line 7 of the liquid crystal panel 5 according to an external second control signal. The data TCP 4 is patterned with data signal lines (not shown) for transmitting an input / output signal of the data driver IC 3, that is, a second control signal and a data signal. At this time, extra dummy signal lines may be additionally patterned on the data TCP 4.                     

통상의 LOG(Line On Glass) 방식에서는 상기 제1 제어신호는 상기 데이터 TCP(4)에 패턴된 신호라인들(예컨대, 여분의 신호라인들), 상기 액정패널(5)에 형성된 신호라인들 그리고 상기 게이트 TCP(2)에 패턴된 신호라인들을 통해 상기 게이트 드라이버 IC(1)로 입력된다. 이를 위해 상기 데이터 TCP(4) 상에 패턴된 여분의 신호라인들과 액정패널(5)에 형성된 신호라인들이 상기 제1 제어신호를 전송하기 위해 사용될 수 있다.In a typical line on glass (LOG) method, the first control signal includes signal lines (eg, extra signal lines) patterned on the data TCP 4, signal lines formed on the liquid crystal panel 5, and It is input to the gate driver IC 1 through the signal lines patterned to the gate TCP 2. To this end, redundant signal lines patterned on the data TCP 4 and signal lines formed on the liquid crystal panel 5 may be used to transmit the first control signal.

통상적으로, 상기 타이밍 콘트롤러는 인쇄회로기판(PCB: Printed Circuit Board)(미도시)에 실장된다. 물론 상기 인쇄회로기판 상에는 상기 타이밍 콘트롤러 외에 상기 리플 보상부(25), 공통전압 공급부(26) 및 다른 구동회로들이 실장될 수 있다. 상기 인쇄회로기판 상에 실장된 타이밍 콘트롤러는 상기 게이트 드라이버 IC(1) 및 데이터 드라이버 IC(3)를 구동하기 위한 제1 및 제2 제어신호를 생성한다. 상기 제1 제어신호는 앞서 설명한 바와 같이 상기 데이터 TCP(4)의 신호라인들, 액정패널(5)의 신호라인들 그리고 게이트 TCP(2)의 신호라인들을 경유하여 상기 게이트 드라이버 IC(1)로 입력된다. 이에 따라, 상기 게이트 드라이버 IC(1)는 소정의 게이트 신호를 상기 액정패널(5)의 게이트라인(6)으로 공급한다. 또한, 상기 제2 제어신호는 상기 데이터 TCP(4)의 신호라인들을 통해 데이터 드라이버 IC(3)로 입력된다. 이에 따라, 상기 데이터 드라이버 IC(3)는 데이터 신호를 상기 액정패널(5)의 데이터라인(7)으로 공급한다.Typically, the timing controller is mounted on a printed circuit board (PCB) (not shown). Of course, the ripple compensation unit 25, the common voltage supply unit 26, and other driving circuits may be mounted on the printed circuit board in addition to the timing controller. The timing controller mounted on the printed circuit board generates first and second control signals for driving the gate driver IC 1 and the data driver IC 3. The first control signal is transmitted to the gate driver IC 1 via the signal lines of the data TCP 4, the signal lines of the liquid crystal panel 5, and the signal lines of the gate TCP 2, as described above. Is entered. Accordingly, the gate driver IC 1 supplies a predetermined gate signal to the gate line 6 of the liquid crystal panel 5. The second control signal is also input to the data driver IC 3 via the signal lines of the data TCP 4. Accordingly, the data driver IC 3 supplies a data signal to the data line 7 of the liquid crystal panel 5.

상기 액정패널(5)은 박막 트랜지스터들이 매트릭스 형태로 배열된 어레이 기판과, 컬러필터들이 배열된 컬러필터 기판과, 상기 어레이 기판 및 상기 컬러필터 기판 사이에 액정들이 충진된 액정층을 구비한다. The liquid crystal panel 5 includes an array substrate in which thin film transistors are arranged in a matrix, a color filter substrate in which color filters are arranged, and a liquid crystal layer in which liquid crystals are filled between the array substrate and the color filter substrate.

상기 어레이 기판에는 도 7에 도시된 바와 같이, 가로 방향으로 다수의 게이트라인들(6)이 배열되고, 세로 방향으로 다수의 데이터라인들(7)이 배열된다. 이때, 상기 게이트라인(6) 및 상기 데이터라인(7)에 의해 하나의 픽셀을 나타내는 화소영역이 정의된다. As illustrated in FIG. 7, a plurality of gate lines 6 are arranged in the horizontal direction and a plurality of data lines 7 are arranged in the vertical direction on the array substrate. In this case, the pixel area representing one pixel is defined by the gate line 6 and the data line 7.

상기 게이트라인(6)과 상기 데이터라인(7)에는 스위치 기능을 갖는 박막트랜지스터(9)가 형성되고, 상기 박막트랜지스터(9)에 화소전극(14)이 연결된다. 이때, 상기 화소전극(14)에는 세로 방향으로 다수의 화소전극 바들(14a)이 배열된다. 이때, 상기 박막트랜지스터(9)의 게이트전극(10)에는 상기 게이트라인(6)이 연결되고, 소오스전극(11)에는 상기 데이터라인(7)이 연결되며, 상기 드레인전극(12)에는 상기 화소전극(14)이 연결된다.A thin film transistor 9 having a switch function is formed on the gate line 6 and the data line 7, and a pixel electrode 14 is connected to the thin film transistor 9. In this case, the pixel electrodes 14 are arranged with a plurality of pixel electrode bars 14a in the vertical direction. In this case, the gate line 6 is connected to the gate electrode 10 of the thin film transistor 9, the data line 7 is connected to the source electrode 11, and the pixel is connected to the drain electrode 12. The electrode 14 is connected.

아울러, 공통전압이 인가되는 공통전극 라인(8)이 상기 다수의 게이트라인들(6)과 평행하게 배열된다. 도 7에서는 상기 공통전극 라인(8)이 화소 영역의 중심선을 따라 배열되지만, 이러한 배열은 다양하게 변형이 가능할 것이다. 여기서, 상기 공통전압은 상기 공통전압 공급부(26)에서 공급되게 된다. 이때, 상기 공통전압의 소정의 직류전압을 가질 수 있다. In addition, a common electrode line 8 to which a common voltage is applied is arranged in parallel with the plurality of gate lines 6. In FIG. 7, the common electrode line 8 is arranged along the center line of the pixel area, but the arrangement may be variously modified. Here, the common voltage is supplied from the common voltage supply unit 26. In this case, the common voltage may have a predetermined DC voltage.

상기 공통전극 라인(8)에는 화소영역 상에서 상기 화소전극 바들(14a)과 교대로 엇갈리게 배열된 공통전극 바들(8a)이 연결된다. The common electrode lines 8 are connected to the common electrode lines 8 alternately alternately arranged with the pixel electrode bars 14a on the pixel area.

이와 같이 구성된 어레이 기판을 갖는 액정표시장치에서 데이터 신호는 1수평라인(H) 단위로 상기 공통전압을 기준으로 정극성 레벨과 부극성 레벨이 교번적 으로 반전되어 상기 데이터라인(7)을 통해 해당 화소전극(14)으로 공급된다. 이때, 각 수평라인 단위에서 레벨 평균값이 공통전압 기준으로 한쪽 극성으로 치우치게 된다. 그리고, 이와 같이 치우친 극성의 영향을 받아 공통전압에 비교적 큰 피크치를 갖는 리플 현상이 발생하게 된다.In the liquid crystal display having the array substrate configured as described above, the data signal is alternately inverted from the positive level and the negative level based on the common voltage in units of one horizontal line (H) to correspond to the data signal through the data line 7. It is supplied to the pixel electrode 14. At this time, the level average value in each horizontal line unit is biased with one polarity based on the common voltage. In addition, under the influence of the biased polarity, a ripple phenomenon having a relatively large peak value occurs in the common voltage.

종래에는 이러한 리플 현상이 존재하는 것을 실험적으로 확인한 바 있지만, 이러한 리플의 피크치를 정확히 검출하여 그에 대응되도록 보상해주지 못하였다.In the past, it was confirmed experimentally that such a ripple phenomenon exists, but the peak value of the ripple could not be accurately detected and compensated accordingly.

본 발명에서는 공통전압에 발생된 리플의 피크치, 즉 리플 신호를 검출하기 위한 리플 검출 패턴(21)이 상기 액정패널(5)에 형성된다. 즉, 상기 리플 검출 패턴(21)은 상기 데이터라인(7)에 수직되고, 상기 게이트라인(6) 및 공통전극 라인(8)에 평행되도록 형성된다. 이때, 상기 리플 검출 패턴(21)은 상기 데이터 TCP(4)와 첫 번째 게이트라인(6a) 사이에 형성되는 것이 바람직하다. 물론, 상기 리플 검출 패턴(21)은 상기 액정패널(5)의 중심 부분에 형성되는 것이 좋지만, 현실적으로 상기 액정패널(5)의 중심 부분에 형성하는데에는 무리가 있다. 즉, 상기 액정패널(5)의 중심 부분에는 데이터라인(7), 게이터라인(6), 박막트랜지스터(9), 화소전극(14) 등이 구비됨으로써, 이러한 각 요소들에 영향을 주지 않도록 상기 리플 검출 패턴(21)을 형성하기가 힘들다. 하지만, 본 발명의 리플 검출 패턴(21)은 반드시 데이터 TCP(4)와 첫 번째 게이트라인(6a) 사이에 형성되도록 한정되지 않고, 제조 기술의 발전으로 액정패널(5)의 중심 부분에 형성하는 것이 가능하다면, 액정패널(5)의 중심 부분에 형성할 수도 있다. In the present invention, a ripple detection pattern 21 for detecting the peak value of the ripple generated in the common voltage, that is, the ripple signal is formed in the liquid crystal panel 5. That is, the ripple detection pattern 21 is formed to be perpendicular to the data line 7 and parallel to the gate line 6 and the common electrode line 8. At this time, the ripple detection pattern 21 is preferably formed between the data TCP (4) and the first gate line (6a). Of course, the ripple detection pattern 21 may be formed in the center portion of the liquid crystal panel 5, but in reality, it is difficult to form the center portion of the liquid crystal panel 5. That is, the data line 7, the gator line 6, the thin film transistor 9, the pixel electrode 14, and the like are provided at the center of the liquid crystal panel 5 so that the elements do not affect each of these elements. It is difficult to form the ripple detection pattern 21. However, the ripple detection pattern 21 of the present invention is not necessarily limited to be formed between the data TCP 4 and the first gate line 6a, and is formed in the center portion of the liquid crystal panel 5 by the development of manufacturing technology. If it is possible, it can also form in the center part of the liquid crystal panel 5.

또한, 본 발명의 IPS 액정표시장치는 상기 리플 검출 패턴(21)으로부터 검출 된 리플 신호를 반전시키는 리플 보상 신호를 생성하는 리플 보상부(25)를 더 구비한다. 예를 들어, 상기 리플 보상부(25)는 상기 리플 검출 패턴(21)으로부터 정극성의 피크치를 갖는 리플 신호가 검출되면, 이와 반대되고 동일한 크기를 갖는 부극성의 피크치를 갖는 리플 보상 신호를 생성할 수 있다. 마찬가지로, 상기 리플 보상부(25)는 상기 리플 검출 패턴(21)으로부터 부극성의 피크치를 갖는 리플 신호가 검출되면, 이와 반대되고 동일한 크기를 갖는 정극성의 피크치를 갖는 리플 보상 신호를 생성한다. 이때, 상기 리플 보상부(25)에서 생성된 리플 보상 신호는 상기 공통전압 공급부(26)로 제공된다. In addition, the IPS LCD of the present invention further includes a ripple compensator 25 for generating a ripple compensation signal inverting the ripple signal detected from the ripple detection pattern 21. For example, when the ripple signal having a positive peak value is detected from the ripple detection pattern 21, the ripple compensator 25 may generate a ripple compensation signal having a negative peak value having the same magnitude as the opposite one. Can be. Similarly, when the ripple signal having a negative peak value is detected from the ripple detection pattern 21, the ripple compensator 25 generates a ripple compensation signal having a positive peak value having the same magnitude as the opposite. In this case, the ripple compensation signal generated by the ripple compensation unit 25 is provided to the common voltage supply unit 26.

도 6에 도시된 바와 같이, 상기 리플검출 패턴(21)과 상기 리플 보상부(25)는 상기 데이터 TCP(4)의 여분의 신호라인들을 이용하여 연결된다. 즉, 상기 리플 검출 패턴(21)의 소정 부분으로부터 상기 액정패널(5)의 데이터 패드(23)까지는 상기 리플 검풀 패턴(21)과 동일한 보조 리플 검출 패턴(22)으로 연결된다. 이때, 상기 보조 리플 검출 패턴(22)과 상기 데이터 패드(23) 사이에는 콘택홀을 통해 연결되게 된다. 상기 데이터 패드(23)는 상기 데이터 TCP(4)의 여분의 신호라인들 중 하나의 여분의 신호라인(24)과 연결되고, 상기 여분의 신호라인(24)의 끝단은 상기 인쇄회로기판에 연결되며, 상기 인쇄회로기판 상에 구비된 도전라인을 통해 상기 리플 보상부(25)에 연결된다.As shown in FIG. 6, the ripple detection pattern 21 and the ripple compensator 25 are connected by using extra signal lines of the data TCP 4. That is, the predetermined ripple detection pattern 21 is connected to the data pad 23 of the liquid crystal panel 5 by the same auxiliary ripple detection pattern 22 as the ripple gumpuff pattern 21. In this case, the auxiliary ripple detection pattern 22 and the data pad 23 are connected through a contact hole. The data pad 23 is connected to an extra signal line 24 of one of the extra signal lines of the data TCP 4, and an end of the extra signal line 24 is connected to the printed circuit board. And is connected to the ripple compensator 25 through a conductive line provided on the printed circuit board.

상기 공통전압 공급부(26)는 상기 리플 보상 신호를 반영한 공통전압을 상기 액정패널(5)의 공통전극 라인(8)에 공급한다. 이에 따라, 상기 액정패널(5)에 정극성 레벨 및 부극성 레벨로 공급되는 데이터 신호에 의해 발생된 공통전압의 리플이 보상되게 된다. The common voltage supplier 26 supplies a common voltage reflecting the ripple compensation signal to the common electrode line 8 of the liquid crystal panel 5. Accordingly, the ripple of the common voltage generated by the data signal supplied to the liquid crystal panel 5 at the positive level and the negative level is compensated.

이와 같이 공통전압에 리플 현상이 발생되는 경우, 이러한 리플 현상으로부터 리플 신호를 검출하고, 검출된 리플 신호를 반전시키는 리플 보상 신호를 생성하고, 이러한 리플 보상 신호를 공통전압에 반영함으로써, 리플이 용이하게 제거됨으로써 수평 크로스토크 등에 의한 화질의 저하를 막을 수 있다.When the ripple phenomenon occurs in the common voltage as described above, the ripple is easily detected by detecting the ripple signal from the ripple phenomenon, generating a ripple compensation signal for inverting the detected ripple signal, and reflecting the ripple compensation signal in the common voltage. It is possible to prevent the deterioration of image quality due to horizontal crosstalk or the like by being removed.

한편, 상기 리플 검출 패턴(21)은 상기 게이트라인(6)과 동일 공정에 동일 물질로 형성될 수 있다. 즉, 도 8에 도시된 바와 같이, 기판(31) 상에 게이트라인(6)을 형성하게 되는데, 이때 상기 게이트라인(6)과 함께 리플 검출 패턴(21)을 형성한다. 상기 리플 검출패턴(21)과 상기 게이트라인(6)은 동일한 금속물질로 형성되는 것이 바람직하다. 이와 같이, 리플 검출패턴(21)을 상기 게이트라인(6)을 형성할 때 함께 형성하여 줌으로써, 별도의 추가적인 공정을 필요로 하지 않게 된다. 도 8에 도시되지 않았지만, 상기 게이트라인(6)을 형성할 때, 게이트전극, 게이트 패드 등이 더 형성되게 된다. The ripple detection pattern 21 may be formed of the same material in the same process as the gate line 6. That is, as shown in FIG. 8, the gate line 6 is formed on the substrate 31, and the ripple detection pattern 21 is formed together with the gate line 6. Preferably, the ripple detection pattern 21 and the gate line 6 are formed of the same metal material. As such, by forming the ripple detection pattern 21 together when the gate line 6 is formed, no additional process is required. Although not shown in FIG. 8, when the gate line 6 is formed, a gate electrode, a gate pad, and the like are further formed.

그리고, 상기 게이트라인(6) 및 리플 검출 패턴(21)이 형성된 기판(31) 상에 게이트절연막(gate insulating layer)(33)이 증착되고, 그 위에 데이터라인(7)이 형성된다. 또한, 상기 데이터라인(7)이 형성될 때, 소오스전극, 드레인전극, 데이터 패드 등이 더 형성되게 된다.A gate insulating layer 33 is deposited on the substrate 31 on which the gate line 6 and the ripple detection pattern 21 are formed, and a data line 7 is formed thereon. In addition, when the data line 7 is formed, a source electrode, a drain electrode, a data pad, and the like are further formed.

상기 데이터라인(7)이 형성된 기판(31) 상에 보호막(passivation layer)(35)이 형성되고, 그 위에 도 7에 도시된 상기 드레인전극(12)과 콘택홀을 통해 연결된 화소전극(14) 그리고 공통전압을 공급하기 위한 공통전극 라인(8)이 형성된다. A passivation layer 35 is formed on the substrate 31 on which the data line 7 is formed, and the pixel electrode 14 connected to the drain electrode 12 shown in FIG. 7 through a contact hole. A common electrode line 8 for supplying a common voltage is formed.                     

상기와 같이 구성된 본 발명의 IPS 모드의 액정표시장치의 동작을 설명한다.The operation of the liquid crystal display device of the IPS mode of the present invention configured as described above will be described.

먼저, 게이트 TCP(2) 상에 실장된 게이트 드라이버 IC(1)에서 생성된 게이트 신호가 상기 액정패널(5)의 각 게이트라인(6)으로 공급되어 박막트랜지스터(9)를 턴-온시킨다. 이와 같이 박막트랜지스터(9)가 턴-온됨과 동시에 데이터 TCP(4) 상에 실장된 데이터 드라이버 IC(3)에서 데이터 신호가 상기 액정패널(5)의 데이터라인들(7)을 경유하여 각 화소전극들(14)에 공급된다. 이때, 상기 데이터 신호는 1수평라인(H)단위로 정극성 레벨과 부극성 레벨이 반전되어 공급되게 된다. 이때, 상기 공통전압 공급부(26)는 소정의 공통전압을 상기 액정패널(5)의 공통전극 라인(8)에 공급한다. First, a gate signal generated by the gate driver IC 1 mounted on the gate TCP 2 is supplied to each gate line 6 of the liquid crystal panel 5 to turn on the thin film transistor 9. As described above, the thin film transistor 9 is turned on and at the same time, a data signal is transferred from the data driver IC 3 mounted on the data TCP 4 via the data lines 7 of the liquid crystal panel 5. Supplied to the electrodes 14. In this case, the data signal is supplied by inverting the positive level and the negative level in units of one horizontal line (H). In this case, the common voltage supply unit 26 supplies a predetermined common voltage to the common electrode line 8 of the liquid crystal panel 5.

따라서, 상기 화소전극(14)에 연결된 다수의 화소전극 바들(14a)과 이 화소전극 바들(14a)과 교대로 엇갈리게 배열된 공통전극 라인(8)에 연결된 공통전극 바들(8a) 사이에 수평 전계가 발생되고, 이러한 수평 전계에 의해 액정들이 구동되어 소정의 화상이 표시되게 된다.Accordingly, a horizontal electric field is formed between the plurality of pixel electrode bars 14a connected to the pixel electrode 14 and the common electrode bars 8a connected to the common electrode line 8 alternately alternately arranged with the pixel electrode bars 14a. Is generated, and the liquid crystals are driven by this horizontal electric field to display a predetermined image.

이때, 앞서 설명한 바와 같이, 1수평라인(H) 단위로 데이터 신호의 레벨 평균값이 한쪽으로 치우지게 된다. 이에 따라, 상기 공통전극 라인(8)으로 공급된 공통전압에 도 9a 도시된 바와 같이 리플 현상이 발생되게 된다.At this time, as described above, the level average value of the data signal is shifted to one side in units of one horizontal line (H). Accordingly, a ripple phenomenon occurs in the common voltage supplied to the common electrode line 8 as illustrated in FIG. 9A.

이러한 경우, 상기 액정패널(5)에 형성된 리플 검출 패턴(21)이 이러한 리플 현상으로부터 리플의 피크치를 갖는 리플 신호를 검출하여 상기 리플 보상부(25)로 제공한다.In this case, the ripple detection pattern 21 formed in the liquid crystal panel 5 detects the ripple signal having the peak value of the ripple from the ripple phenomenon and provides the ripple compensation unit 25 to the ripple compensator 25.

상기 리플 보상부(25)는 도 9b에 도시된 바와 같이 상기 리플 신호를 바탕으 로 이를 반전시켜 리플 보상 신호를 생성하여 상기 공통전압 공급부(26)로 제공한다. As illustrated in FIG. 9B, the ripple compensator 25 inverts the ripple signal based on the ripple signal to generate a ripple compensation signal and provide the ripple compensation signal to the common voltage supply unit 26.

상기 공통전압 공급부(26)는 리플 보상 신호가 반영된 공통전압을 상기 액정패널(5)의 공통전극 라인(8)으로 공급한다. 이때, 상기 리플 보상 신호가 반영된 공통전압은 직류전압이 아니고, 리플 신호의 피크치에 반대 방향의 피크치를 갖는 전압이 될 수 있다. 예를 들어, 상기 리플 신호의 피크치가 정극성 방향을 갖는다면, 상기 리플 보상 신호가 반영된 공통전압은 부극성 방향을 갖는 전압이 될 수 있다. 또한, 상기 리플 신호의 피크치가 부극성 방향을 갖는다면, 상기 리플 보상 신호가 반영된 공통전압은 정극성 방향을 갖는 전압이 될 수 있다.The common voltage supplier 26 supplies a common voltage in which the ripple compensation signal is reflected to the common electrode line 8 of the liquid crystal panel 5. In this case, the common voltage reflecting the ripple compensation signal may not be a DC voltage but a voltage having a peak value in a direction opposite to the peak value of the ripple signal. For example, if the peak value of the ripple signal has a positive direction, the common voltage reflected with the ripple compensation signal may be a voltage having a negative direction. In addition, if the peak value of the ripple signal has a negative direction, the common voltage reflected with the ripple compensation signal may be a voltage having a positive direction.

따라서, 상기 액정패널(5)의 공통전극 라인(8)으로 공급된 공통전압에 리플 현상이 발생하더라도, 이러한 리플 현상으로부터 리플 신호를 리플 검출 패턴(21)을 이용하여 검출하고, 검출된 리플 신호를 보상할 수 있는 리플 보상 신호를 생성하여 공통전압에 반영하여 리플 현상을 보상함으로써, 리플이 완전하게 제거될 수 있다. 그러므로, 리플이 제거되어 수평 크로스토크 등과 같은 불량을 해소하여 화질을 향상시킬 수 있다.
Therefore, even if a ripple phenomenon occurs in the common voltage supplied to the common electrode line 8 of the liquid crystal panel 5, the ripple signal is detected using the ripple detection pattern 21 from the ripple phenomenon, and the detected ripple signal is detected. The ripple may be completely removed by generating a ripple compensation signal capable of compensating for and reflecting the ripple phenomenon by reflecting the common voltage. Therefore, the ripple can be eliminated to solve the defects such as horizontal crosstalk and the like, thereby improving image quality.

이상에서 살펴본 바와 같이, 본 발명에 의하면, 액정패널 리플 검출 패턴을 이용하여 리플 현상을 검출하고, 검출된 결과를 바탕으로 리플 보상 신호를 생성하여 공통전압에 반영하여 공급하여 줌으로써, 리플 현상을 근본적으로 제거할 수 있 어 화질을 향상시킬 수 있다.As described above, according to the present invention, a ripple phenomenon is detected using a liquid crystal panel ripple detection pattern, and a ripple compensation signal is generated based on the detected result and reflected and supplied to a common voltage, thereby providing a fundamental ripple phenomenon. Can be removed to improve image quality.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (9)

다수의 게이트라인들, 상기 게이트라인들에 수직인 다수의 데이터라인들 및 상기 게이트라인들에 평행인 다수의 공통전극 라인들을 구비하고, 인버젼 방식의 구동에 의해 상기 공통전극 라인들에 공통전압의 리플 현상이 발생될 때, 상기 리플 현상으로부터 리플 신호를 검출하기 위한 리플 검출패턴이 형성된 액정패널;And a plurality of gate lines, a plurality of data lines perpendicular to the gate lines, and a plurality of common electrode lines parallel to the gate lines, and a common voltage to the common electrode lines by inversion driving. A liquid crystal panel in which a ripple detection pattern for detecting a ripple signal from the ripple phenomenon is formed when a ripple phenomenon occurs; 상기 리플 검출패턴으로부터 검출된 리플 신호를 반전시켜 리플 보상 신호를 생성하는 리플 보상부; 및A ripple compensator configured to generate a ripple compensation signal by inverting the ripple signal detected from the ripple detection pattern; And 상기 리플 보상부에서 생성된 리플 보상 신호를 반영한 공통전압을 상기 공통전극 라인들에 공급하는 공통전압 공급부를 포함하는 액정표시장치.And a common voltage supply unit supplying a common voltage reflecting the ripple compensation signal generated by the ripple compensation unit to the common electrode lines. 제1항에 있어서, 상기 리플 검출패턴은 상기 다수의 공통전극 라인에 평행하게 형성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the ripple detection pattern is formed in parallel to the plurality of common electrode lines. 제1항에 있어서, 상기 리플 검출패턴은 상기 액정패널에 연결된 데이터 TCP와 상기 다수의 게이트라인들 중 첫 번째 게이트라인 사이에 형성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the ripple detection pattern is formed between a data TCP connected to the liquid crystal panel and a first gate line of the plurality of gate lines. 제1항에 있어서, 상기 리플 검출패턴은 상기 데이터 TCP 상에 패턴된 여분의 신호라인들을 이용하여 상기 리플 보상부에 연결되는 것을 특징으로 하는 액정표시 장치.The liquid crystal display of claim 1, wherein the ripple detection pattern is connected to the ripple compensator by using extra signal lines patterned on the data TCP. 제1항에 있어서, 상기 리플 검출패턴은 상기 게이트라인들과 동일한 물질로 동일 면상에 형성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device of claim 1, wherein the ripple detection pattern is formed on the same surface as the gate lines. 제1항에 있어서, 상기 리플 보상 신호는 상기 리플 신호의 극성과 반대이고 동일한 크기를 갖는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the ripple compensation signal is opposite to a polarity of the ripple signal and has the same magnitude. 액정패널에 공통전극라인과 리플 검출 패턴이 형성될 때, 인버젼 방식의 구동시 상기 공통전극 라인에 발생된 리플 현상에 의한 리플 신호를 상기 리플 검출 패턴에서 검출하는 단계;When the common electrode line and the ripple detection pattern are formed in the liquid crystal panel, detecting a ripple signal due to the ripple phenomenon generated in the common electrode line during the inversion driving method in the ripple detection pattern; 상기 검출된 리플 신호를 반전시켜 리플 보상 신호를 생성하는 단계; 및Inverting the detected ripple signal to generate a ripple compensation signal; And 상기 생성된 리플 보상 신호를 공통전압에 반영하여 상기 공통전극 라인에 공급하는 단계Supplying the generated ripple compensation signal to the common electrode line by reflecting the common voltage; 를 포함하는 액정표시장치의 구동방법.Method of driving a liquid crystal display device comprising a. 제7항에 있어서, 상기 리플 신호는 정극성의 피크치 또는 부극성의 피크치 중 하나의 피크치로 검출되는 것을 특징으로 하는 액정표시장치의 구동방법.8. The method of claim 7, wherein the ripple signal is detected as one of a peak value of positive polarity or a peak value of negative polarity. 제7항에 있어서, 상기 리플 보상 신호는 상기 리플 신호의 극성과 반대이고 동일한 크기를 갖는 것을 특징으로 하는 액정표시장치의 구동방법.8. The method of claim 7, wherein the ripple compensation signal is opposite to the polarity of the ripple signal and has the same magnitude.
KR1020040048789A 2004-06-28 2004-06-28 LCD and its driving method Expired - Lifetime KR101017214B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040048789A KR101017214B1 (en) 2004-06-28 2004-06-28 LCD and its driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048789A KR101017214B1 (en) 2004-06-28 2004-06-28 LCD and its driving method

Publications (2)

Publication Number Publication Date
KR20060000232A true KR20060000232A (en) 2006-01-06
KR101017214B1 KR101017214B1 (en) 2011-02-25

Family

ID=37103560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048789A Expired - Lifetime KR101017214B1 (en) 2004-06-28 2004-06-28 LCD and its driving method

Country Status (1)

Country Link
KR (1) KR101017214B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514162B2 (en) 2008-10-30 2013-08-20 Samsung Display Co., Ltd. Display apparatus including voltage compensator to compensate common voltage
KR101373484B1 (en) * 2006-12-29 2014-03-25 엘지디스플레이 주식회사 Liquid crystal display device and method of driving the same
KR101490483B1 (en) * 2008-09-05 2015-02-05 삼성디스플레이 주식회사 Liquid Crystal Display
US10431171B2 (en) 2016-08-01 2019-10-01 Samsung Display Co., Ltd. Display device and method for driving the same
CN115798426A (en) * 2022-11-16 2023-03-14 Tcl华星光电技术有限公司 Display device and method for improving crosstalk of display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104827235A (en) * 2015-05-13 2015-08-12 国网山东荣成市供电公司 Hoisting and aligning device for welding cylindrical bar-shaped object

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531478B1 (en) * 2002-08-16 2005-11-28 엘지.필립스 엘시디 주식회사 Liquid crystal display panel and method of dirving the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373484B1 (en) * 2006-12-29 2014-03-25 엘지디스플레이 주식회사 Liquid crystal display device and method of driving the same
KR101490483B1 (en) * 2008-09-05 2015-02-05 삼성디스플레이 주식회사 Liquid Crystal Display
US8514162B2 (en) 2008-10-30 2013-08-20 Samsung Display Co., Ltd. Display apparatus including voltage compensator to compensate common voltage
US10431171B2 (en) 2016-08-01 2019-10-01 Samsung Display Co., Ltd. Display device and method for driving the same
CN115798426A (en) * 2022-11-16 2023-03-14 Tcl华星光电技术有限公司 Display device and method for improving crosstalk of display device
CN115798426B (en) * 2022-11-16 2024-05-24 Tcl华星光电技术有限公司 Display device and method for improving crosstalk of display device

Also Published As

Publication number Publication date
KR101017214B1 (en) 2011-02-25

Similar Documents

Publication Publication Date Title
JP3639830B2 (en) Liquid crystal display
KR101623593B1 (en) Liquid crystal display
US20110007257A1 (en) Liquid crystal display
US6654075B1 (en) Liquid crystal display device and method for fabricating the same
US7893900B2 (en) Liquid crystal display device and method of driving the same
US20070097052A1 (en) Liquid crystal display device
KR100438521B1 (en) Liquid Crystal Display With Light Shutter and Apparatus and Method of Driving The Same
KR102160122B1 (en) Liquid crystal display
KR100841631B1 (en) Liquid crystal display to remove residual charge
KR20060106168A (en) LCD Display
KR101016290B1 (en) Line on glass liquid crystal display and driving method
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US20080284708A1 (en) Liquid Crystal Display Device
US8421726B2 (en) Liquid crystal display device, active matrix substrate, and electronic device
KR20060078575A (en) LCD panel and driving method thereof
KR100640212B1 (en) Transverse electric field type liquid crystal display panel with enhanced connection of common electrode and manufacturing method thereof
KR101017214B1 (en) LCD and its driving method
KR100447231B1 (en) Liquid crystal display device
KR20090129251A (en) Liquid Crystal Display and Image Display Method
KR20100008691A (en) Liquid crystal display device
KR100687329B1 (en) LCD and its manufacturing method
KR20070002641A (en) Transverse Electric Field Liquid Crystal Display
KR100613768B1 (en) Liquid crystal display
KR100637062B1 (en) LCD and its driving method
JP5159687B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040628

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090603

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040628

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101028

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110216

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150127

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160128

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170116

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20220120

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20241228

Termination category: Expiration of duration