KR20050109347A

KR20050109347A - Input buffer compensating frequency characteristic

Info

Publication number: KR20050109347A
Application number: KR1020040034525A
Authority: KR
Inventors: 김정열; 신원화
Original assignee: 삼성전자주식회사
Priority date: 2004-05-15
Filing date: 2004-05-15
Publication date: 2005-11-21

Abstract

반도체 장치의 입력버퍼에 있어서 입력버퍼의 정상적인 동작을 보장하는 특정 주파수 영역이외의 주파수를 가지는 입력신호가 인가될 경우에 출력특성이 약화되는 것을 극복할 수 있는 반도체 장치의 입력버퍼가 개시된다. 일반적인 입력 버퍼는 입력 신호의 특정 동작 주파수 영역을 기반으로 하여 이 주파수 영역에 대한 출력특성을 고려하여 설계되지만 일정범위 이외의 주파수에 대해서도 의도한 성능이 보장되는 것이 바람직하다.Disclosed is an input buffer of a semiconductor device capable of overcoming the weakening of output characteristics when an input signal having a frequency other than a specific frequency range for guaranteeing the normal operation of the input buffer is applied to the input buffer of the semiconductor device. A general input buffer is designed based on a specific operating frequency range of an input signal in consideration of output characteristics for this frequency range, but it is desirable that the intended performance is guaranteed for frequencies outside of a certain range.

본 발명은 입력 신호의 주파수가 특정주파수 영역을 벗어나는 경우에 주파수 검출기를 이용하여 상응한 제어신호를 발생시키거나 별개의 제어신호를 인가하여 입력버퍼를 구성하는 입력 부와 전류 미러 부 중 어느 한쪽 또는 양쪽에서 제어신호에 따라 출력신호 발생 지점을 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VSS)과 연결시키는 별도의 경로 및 이들을 제어하는 회로를 추가하여 입력버퍼의 출력 신호를 보상해주는 보상회로를 구비한 반도체 장치의 입력버퍼를 소개한다. According to the present invention, when the frequency of the input signal is out of a specific frequency range, one of the input unit and the current mirror unit constituting the input buffer by generating a corresponding control signal using a frequency detector or applying a separate control signal or Compensation circuit for compensating the output signal of the input buffer by adding a separate path connecting the output signal generation point with the first power supply voltage (VDD) or the second power supply voltage (VSS) and a circuit for controlling them according to the control signal at both sides. An input buffer of a semiconductor device provided with is introduced.

Description

Input buffer of semiconductor device compensating output characteristics {INPUT BUFFER COMPENSATING FREQUENCY CHARACTERISTIC}

본 발명은 반도체 장치용 입력 버퍼의 기술에 관한 것으로, 입력 버퍼가 정상적으로 동작하도록 설계된 특정 주파수 영역이외의 주파수를 가지는 신호가 입력될 경우에 내부회로에 전달되는 출력 신호의 출력특성이 약화되는 것을 극복할 수 있는 반도체 장치의 입력버퍼가 소개된다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology of an input buffer for a semiconductor device, and overcomes the weakening of output characteristics of an output signal transmitted to an internal circuit when a signal having a frequency other than a specific frequency range designed to operate the input buffer is inputted. An input buffer of a semiconductor device can be introduced.

입력 버퍼는 외부 또는 내부에서 공급되는 기준 전위와 그 기준 전위에 소진폭 논리 신호가 중첩된 외부 입력 신호를 입력받아서 외부 기준 전위와 외부 입력 신호를 비교하여 그 결과에 따라서 내부 회로에 내부 신호를 전달하는 장치를 의미한다. 입력 버퍼에는 여러 가지 종류가 있는데 특히 동기식 반도체 메모리 장치에 사용되는 입력 버퍼는 전류 미러를 가진 차동 증폭기의 형태로 구성되며, 다시 입력 신호와 기준 신호가 인가되는 트랜지스터의 종류에 따라서 NMOS 타입과 PMOS 타입의 입력 버퍼로 분류되는 것이 일반적이다. 이상과 같은 NMOS타입과 PMOS타입의 입력 버퍼는 각각의 장단점이 존재하며 상황과 목적에 따라 선택적으로 사용될 수 있다. The input buffer receives a reference potential supplied from an external or internal source and an external input signal with a small amplitude logic signal superimposed on the reference potential, compares the external reference potential with the external input signal, and transfers the internal signal to the internal circuit according to the result. Means a device. There are several types of input buffers. In particular, input buffers used in synchronous semiconductor memory devices are configured in the form of differential amplifiers with current mirrors, and again NMOS type and PMOS type depending on the type of transistor to which the input signal and the reference signal are applied. It is usually classified as an input buffer. NMOS type and PMOS type input buffers have advantages and disadvantages, and can be selectively used depending on the situation and purpose.

도1은 종래 기술에 따라 일반적으로 사용되는 NMOS 타입의 반도체 메모리 장치 입력 버퍼를 보여준다. 입력버퍼의 활성화 여부를 결정하는 인에이블(enable) 신호(110)가 비활성화 상태인 '하이'레벨인 경우에는 PMOS 트랜지스터(120)는 턴오프(turn-off)되고, 따라서 입력(130)에 어떠한 전압이 인가되는가와 무관하게 출력신호(190)는 '로우'레벨이 된다. 입력버퍼를 활성화시키기 위해서 인에이블 신호(110)가 활성화상태인 '로우'레벨이 되면, PMOS 트랜지스터(120)는 턴온(turn-on)되면서 차동 증폭기의 두 개 경로(121,122)에 전류를 공급하면서 입력버퍼가 활성화된다. 이 상태에서 입력(130)의 전압이 기준전위(131)보다 높을 경우에는 NMOS 트랜지스터(140)의 저항치가 NMOS 트랜지스터(141)의 저항치보다 낮아져 출력신호(190)는 '로우'레벨이 된다. 반대로, 입력(130)의 전압이 기준전위(131)보다 낮아질 경우에는 NMOS 트랜지스터(140)의 저항치가 NMOS 트랜지스터(141)의 저항치보다 높아져 출력신호(190)는 '하이'레벨이 된다. 차동 증폭기의 출력신호(190)는 인버터(191)를 거쳐서 최종출력신호(192)가 되어 내부 회로로 전달된다. 따라서 입력(130)의 전위가 기준전위(131)보다 높을 경우에는 최종출력신호(192)는 '하이'레벨이 되고, 입력(130)의 전위가 기준전위(131)보다 낮을 경우에는 최종출력신호(192)는 '로우'레벨이 되는 것이다. Figure 1 shows an NMOS type semiconductor memory device input buffer commonly used in accordance with the prior art. The PMOS transistor 120 is turned off when the enable signal 110 that determines whether the input buffer is activated is at a 'high' level where the input buffer is inactive. Regardless of whether a voltage is applied, the output signal 190 is at a low level. When the enable signal 110 becomes the 'low' level to activate the input buffer, the PMOS transistor 120 is turned on while supplying current to the two paths 121 and 122 of the differential amplifier. The input buffer is activated. In this state, when the voltage of the input 130 is higher than the reference potential 131, the resistance value of the NMOS transistor 140 is lower than the resistance value of the NMOS transistor 141 so that the output signal 190 is at a 'low' level. On the contrary, when the voltage of the input 130 is lower than the reference potential 131, the resistance value of the NMOS transistor 140 is higher than the resistance value of the NMOS transistor 141 so that the output signal 190 is at a 'high' level. The output signal 190 of the differential amplifier becomes the final output signal 192 via the inverter 191 and is transmitted to the internal circuit. Therefore, when the potential of the input 130 is higher than the reference potential 131, the final output signal 192 becomes a 'high' level, and when the potential of the input 130 is lower than the reference potential 131, the final output signal. 192 is the 'low' level.

반도체 장치의 외부로부터의 입력신호는 정해진 동작 주파수의 범위내에서 동작되고 입력 버퍼의 설계 역시 이 동작 주파수의 범위내에서 입력 버퍼의 동작특성이 보장되도록 이루어져야 한다. 그러나 일반적인 경우 입력 버퍼의 동작특성은 입력 신호의 주파수가 일정 범위 이상일 경우에도 의도한 성능이 보장되는 것이 바람직하다. 예를 들면 테스트 등의 목적에서 상기한 동작 주파수의 범위 외에서도 동작시키는 경우가 있기 때문이다. 가령, 500MHz의 동작 주파수에 대해서 설계된 입력버퍼가 1GHz 내지는 2GHz의 동작주파수를 가지는 입력신호에 대해서도 동작이 필요한 경우가 생기게 된다. The input signal from the outside of the semiconductor device is operated within a range of a predetermined operating frequency and the design of the input buffer must also be made so that the operating characteristic of the input buffer is guaranteed within this operating frequency. However, in general, the operating characteristics of the input buffer are preferably guaranteed even if the frequency of the input signal is a certain range or more. For example, the operation may be performed outside the range of the operating frequency described above for the purpose of testing. For example, there is a case where an input buffer designed for an operating frequency of 500 MHz requires an operation even for an input signal having an operating frequency of 1 GHz or 2 GHz.

그러나, 입력 신호의 주파수가 높아지는 경우에 트랜지스터들의 내부 커패시턴스들의 영향이 커지게 되고 이에 의해서 입력 버퍼의 출력 특성이 사용자가 원하는 레벨 이하로 감소하는 상황이 발생할 수 있다. 이러한 문제점은 입력버퍼의 출력이 입력으로 연결된 내부회로에 명확한 신호를 전달하지 못하게 되는 원인이 되므로 제품의 고속 동작 특성을 해치는 요소가 된다. 이를 해결하기 위해서 높은 주파수의 입력 신호에 제대로 대응할 수 있도록 입력 버퍼를 설계하게 되면, 반대로 정상적인 동작 주파수에서는 좋은 특성을 유지하기 어렵게 되는 문제점이 반복된다. However, when the frequency of the input signal is increased, the influence of the internal capacitances of the transistors is increased, whereby a situation in which the output characteristic of the input buffer is reduced below a level desired by a user may occur. This problem causes the output of the input buffer to fail to deliver a clear signal to the internal circuit connected to the input, thereby degrading the high-speed operation characteristics of the product. In order to solve this problem, if the input buffer is designed to properly cope with the high frequency input signal, the problem that it is difficult to maintain good characteristics at the normal operating frequency is repeated.

도2는 도1의 출력신호(190)의 상기한 동작 주파수 범위내에서의 출력 파형과 동작 주파수 범위를 벗어난 높은 주파수에서의 출력 파형의 예를 들어 보여주는 그림이다. 도2에서 200은 동작 주파수 범위내의 입력 신호에 대한 출력 파형, 즉 정상 파형을 의미하며, 210은 동작 주파수 범위를 벗어난 높은 주파수에서의 출력 파형을 의미한다. 만약 210과 같이, 높은 주파수의 입력 신호에 대한 출력 파형이 정상 파형에 비해 일그러져 명확한 레벨이 확보되지 않는다면 내부회로에 정확한 신호를 전달할 수 없는 문제가 생기게 된다. FIG. 2 is a diagram showing an example of an output waveform within the above operating frequency range of the output signal 190 of FIG. 1 and an output waveform at a high frequency outside the operating frequency range. In FIG. 2, 200 denotes an output waveform for an input signal within an operating frequency range, that is, a normal waveform, and 210 denotes an output waveform at a high frequency outside the operating frequency range. If the output waveform of the high frequency input signal is distorted compared to the normal waveform, such as 210, and a clear level is not obtained, a problem may occur in that an accurate signal cannot be delivered to an internal circuit.

상기와 같은 문제점을 해결하기 위해 본 발명은, 정상적인 주파수 범위의 입력 신호에 대해서는 주어진 설계대로 동작을 할 수 있도록 하지만, 설계된 특정 주파수 영역에 비해 높은 주파수를 가지는 입력 신호인 경우에는 주파수 검출기를 통해서 이를 검출하거나, 별개의 제어신호를 인가 받아서 버퍼의 출력 특성이 악화되는 현상을 극복할 수 있도록 하는 보상회로를 구비한 반도체 장치 입력버퍼를 소개하는 것을 목적으로 한다. In order to solve the above problems, the present invention allows an input signal in a normal frequency range to operate according to a given design, but in the case of an input signal having a higher frequency than a specific frequency range designed through a frequency detector, An object of the present invention is to introduce a semiconductor device input buffer having a compensation circuit for detecting or receiving a separate control signal to overcome a phenomenon in which the output characteristics of the buffer deteriorate.

상기 목적을 달성하기 위해 본 발명은, The present invention to achieve the above object,

입력 신호의 주파수가 입력버퍼의 정상적인 입력 주파수에 특정되어 설계된 주파수 영역을 벗어나서 동작하는 것을 검출할 수 있는 주파수 검출기(frequency detector)를 갖추거나, 특정 주파수 영역을 벗어나서 동작시킬 것이 예상될 경우에는 이에 상응한 별도의 제어신호를 줄 수 있도록 한다. 예를 들면, 이와 같은 별도의 제어신호는 반도체 장치의 모드(mode) 레지스터등으로부터 전달되는 경우를 포함할 수 있다. 상기한 주파수 검출기에서 특정 주파수 영역을 벗어난 것을 검출했을 때 출력되는 제어신호 또는 별도의 제어신호는 입력 버퍼의 출력 신호가 발생하는 지점을 입력 버퍼의 제 1 전원 전압(VDD)과 바로 연결 시켜줄 수 있는 경로를 열어줄 수 있도록 하는 트랜지스터에 인가되도록 하고, 이 트랜지스터와 직렬로 연결된 전류 미러의 게이팅 신호를 받아들이는 트랜지스터를 갖추어 입력 신호에 반응할 수 있도록 한다. 반대로 이와 대칭되는 구조로 상기한 주파수 검출기에서 검출한 제어신호 또는 별도의 제어신호를 입력 버퍼의 출력 신호가 발생하는 지점을 입력 버퍼의 제 2 전원 전압(VSS) 또는 접지전압과 바로 연결 시켜줄 수 있는 경로를 열어줄 수 있도록 하는 트랜지스터에 인가되도록 하고 이와 직렬로 연결된 입력신호에 의해 게이팅되는 트랜지스터를 갖추어 입력 신호에 반응할 수 있도록 한다. 이와 같은 구성을 통해서 본 입력 버퍼는 입력버퍼의 정상적인 입력 주파수에 특정되어 설계된 주파수 영역을 벗어난 입력 주파수에 대해서는 출력신호가 발생하는 지점과 전원전압들간에 흐르는 전류 강도를 높여주어 '하이'레벨 출력과 '로우'레벨 출력이 약화되지 않고 원활하게 동작할 수 있게 된다. 뿐만 아니라 입력신호의 주파수가 높은 경우를 제외한 정상적인 입력주파수의 경우에는 기존의 입력버퍼와 동일하게 동작할 수 있다. Equipped with a frequency detector that detects that the frequency of the input signal is operating outside the designed frequency range specified for the normal input frequency of the input buffer, or is expected to operate outside the specified frequency range. To give a separate control signal. For example, such a separate control signal may include a case of being transmitted from a mode register of a semiconductor device. The control signal or a separate control signal output when the frequency detector detects the deviation from a specific frequency range may directly connect the point where the output signal of the input buffer occurs to the first power voltage VDD of the input buffer. It is applied to a transistor that opens the path and has a transistor that accepts the gating signal of the current mirror in series with the transistor so that it can respond to the input signal. On the contrary, in a symmetrical structure, the control signal or the separate control signal detected by the frequency detector can be directly connected to the second power voltage VSS or the ground voltage of the input buffer. It is applied to a transistor that opens a path and has a transistor gated by an input signal connected in series so that it can respond to the input signal. Through this configuration, the input buffer increases the current strength flowing between the point where the output signal occurs and the power supply voltages for the input frequency outside the designed frequency range specified by the normal input frequency of the input buffer. The 'low' level outputs can operate smoothly without being weakened. In addition, the normal input frequency except the case where the frequency of the input signal is high can operate the same as the existing input buffer.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도3은 '하이' 레벨의 출력 특성을 보상해줄 수 있는 개선된 입력버퍼의 회로의 한 예를 개념적으로 도시한 것이다. 소정의 주파수 검출기(350)는 입력버퍼에 대한 입력신호(360)의 주파수를 검출하는 역할을 한다. 입력신호(360)의 주파수가 입력버퍼가 정상적인 출력 파형을 출력할 수 있도록 설계된 특정 주파수 영역을 벗어난 고주파수의 신호인 경우에는 제 1 전원전압(300)과 출력신호(320)가 발생하는 지점간을 연결하는 별도의 경로에 대한 제어 트랜지스터(340)를 턴온시키는 강도를 조절할 수 있도록 하는 제어 신호를 전달하는 역할을 담당한다. 주파수 검출기에 대한 인에이블 신호(351)는 이와 같은 주파수 검출기의 사용여부를 결정지어주는 신호를 의미한다. 즉, 주파수 검출기는 입력신호의 주파수가 고주파수인 경우에는 제어신호(370)를 통해 제어 트랜지스터(340)를 턴온시키는 강도를 조절할 수 있도록 한다. 물론 주파수 검출기를 사용하는 대신에 제어 트랜지스터(340)를 턴온시킬 수 있도록 하는 신호를 제어신호(370)로 직접적으로 인가하는 것도 가능할 것이다. 일반적으로 입력 버퍼에 인가되는 입력 신호의 주파수가 고 주파수일 것이 미리 예상 가능한 경우가 많으므로 회로 구성의 단순화를 위해서는 제어 트랜지스터(340)를 직접적으로 턴온시킬 수 있는 별개의 신호를 사용하는 것이 이점을 가지는 경우도 있을 것이다. 어떤 식으로 구성을 하든지 간에 입력신호의 주파수가 고주파수일 경우에는 제어 트랜지스터(340)가 턴온되고, 전류미러(301,302)의 게이팅 신호가 제어 트랜지스터(330)에 인가되므로써 입력신호(360)에 따라서 제 1 전원 전압과 출력신호(320)의 발생 지점간의 전류 전달 경로가 열리게 되어 더 많은 전류를 흘려주므로써 출력신호(320)의 출력 특성을 강화시켜줄 수 있다. 3 conceptually illustrates an example of an improved input buffer circuit that can compensate for the 'high' level output characteristics. The predetermined frequency detector 350 detects the frequency of the input signal 360 with respect to the input buffer. When the frequency of the input signal 360 is a signal of a high frequency out of a specific frequency range designed for the input buffer to output a normal output waveform, a point between the first power voltage 300 and the point where the output signal 320 is generated is generated. It serves to deliver a control signal to adjust the intensity of turning on the control transistor 340 for a separate path to connect. The enable signal 351 for the frequency detector means a signal that determines the use of such a frequency detector. In other words, when the frequency of the input signal is high frequency, the frequency detector may adjust the intensity of turning on the control transistor 340 through the control signal 370. Of course, instead of using the frequency detector, it may be possible to directly apply a signal that enables the control transistor 340 to be turned on as the control signal 370. In general, since the frequency of the input signal applied to the input buffer is often expected to be high, it is advantageous to use a separate signal that can directly turn on the control transistor 340 to simplify the circuit configuration. There may be cases. In any case, when the frequency of the input signal is a high frequency, the control transistor 340 is turned on, and the gating signals of the current mirrors 301 and 302 are applied to the control transistor 330 so that the control signal 330 is applied according to the input signal 360. 1 The current transfer path between the power supply voltage and the generation point of the output signal 320 is opened to flow more current, thereby enhancing the output characteristics of the output signal 320.

도4는 '로우' 레벨의 출력 특성을 보상해줄 수 있는 개선된 입력버퍼의 회로의 한 예를 개념적으로 도시한 것이다. 소정의 주파수 검출기(450)는 입력버퍼의 입력신호(460)의 주파수를 검출하는 역할을 한다. 입력신호(460)의 주파수가 입력버퍼가 정상적인 출력파형을 출력할 수 있도록 설계된 특정 주파수 영역을 벗어난 고주파수의 신호인 경우에는 제 2 전원전압(480)과 출력신호(420)가 발생하는 지점간에 존재하는 별도의 전류 전달 경로에 대한 제어 트랜지스터(440)를 턴온시키는 강도를 조절할 수 있도록 하는 제어 신호를 전달하는 역할을 담당한다. 주파수 검출기에 대한 인에이블 신호(451)는 이와 같은 주파수 검출기의 사용여부를 결정지어주는 신호를 의미한다. 즉, 주파수 검출기는 입력신호의 주파수가 고주파수인경우에는 제어신호(470)를 통해 제어 트랜지스터(440)를 턴온시키는 강도를 조절할 수 있도록 한다. 상기한 도3의 경우와 마찬가지로 주파수 검출기를 사용하는 대신에 제어 트랜지스터(440)를 턴온시킬 수 있도록 하는 신호를 제어신호(470)로 직접적으로 인가하는 것도 가능할 것이다. 도3의 경우와 마찬가지로 입력 버퍼에 인가되는 입력 신호의 주파수가 고 주파수일 것이 미리 예상 가능한 경우가 많으므로 회로 구성의 단순화를 위해서는 제어 트랜지스터(440)를 직접적으로 턴온시킬 수 있는 별개의 신호를 사용하는 것이 이점을 가지는 경우도 있을 것이다. 도3의 경우와 마찬가지로 어떤 식으로 구성을 하든지 간에 입력신호의 주파수가 고주파수일 경우에는 제어 트랜지스터(440)가 턴온되고, 입력신호(460)가 제어 트랜지스터(430)에 인가되므로써 입력신호(460)에 따라서 제 2 전원 전압(480)과 출력신호(420)의 발생 지점간의 전류 전달 경로가 열리게 되어 더 많은 전류를 흘려주므로써 출력신호(420)의 출력 특성을 강화시켜줄 수 있다. 4 conceptually illustrates an example of a circuit of an improved input buffer that can compensate for the 'low' level output characteristic. The predetermined frequency detector 450 serves to detect the frequency of the input signal 460 of the input buffer. If the frequency of the input signal 460 is a signal of a high frequency out of a specific frequency range designed for the input buffer to output a normal output waveform, it exists between the point where the second power supply voltage 480 and the output signal 420 are generated. It serves to deliver a control signal to adjust the intensity of turning on the control transistor 440 for a separate current transfer path. The enable signal 451 for the frequency detector means a signal that determines the use of such a frequency detector. That is, the frequency detector may adjust the intensity of turning on the control transistor 440 through the control signal 470 when the frequency of the input signal is high frequency. As in the case of FIG. 3, instead of using the frequency detector, it may be possible to directly apply a signal for turning on the control transistor 440 as the control signal 470. As in the case of FIG. 3, it is often possible to predict in advance that the frequency of the input signal applied to the input buffer is a high frequency, so that a separate signal capable of directly turning on the control transistor 440 is used to simplify the circuit configuration. It may be advantageous to do so. In the same way as in the case of Fig. 3, when the frequency of the input signal is high frequency, the control transistor 440 is turned on and the input signal 460 is applied to the control transistor 430 so that the input signal 460 Accordingly, the current transfer path between the second power supply voltage 480 and the generation point of the output signal 420 is opened to flow more current, thereby enhancing the output characteristics of the output signal 420.

한편 도5는 '하이' 레벨 출력특성과 '로우' 레벨 출력특성을 모두 강화시켜줄 수 있는 회로의 예를 개념적으로 도시한 것이다. 상기한 도3에서 설명한 회로의 동작과 도4에서 설명한 회로의 동작이 도5에서 설명하고자 하는 회로에도 모두 적용된다. 즉, 입력 신호(560)의 전위가 기준전위(561)보다 높은 경우에는 출력신호(520)가 발생하는 지점은 주파수 검출기 또는 별도의 제어신호에 의해 턴온되는 강도가 조절되는 제어 트랜지스터(542)와 입력신호(560)에 의해 턴온되는 제어 트랜지스터(543)에 의해서 제 2 전원전압(580)에 연결되는 별도의 전류 전달 경로가 형성되어 출력신호(520)의 '로우'레벨 출력이 강화된다.5 conceptually illustrates an example of a circuit capable of enhancing both the 'high' level output characteristic and the 'low' level output characteristic. The above-described operation of the circuit of FIG. 3 and the operation of the circuit of FIG. 4 also apply to the circuit of FIG. 5. That is, when the potential of the input signal 560 is higher than the reference potential 561, the point where the output signal 520 is generated is controlled by the control transistor 542 whose intensity is turned on by the frequency detector or a separate control signal. A separate current transfer path connected to the second power supply voltage 580 is formed by the control transistor 543 turned on by the input signal 560 to enhance the 'low' level output of the output signal 520.

반면, 입력신호(560)의 전위가 기준전위(561)보다 낮을 경우에는 출력신호(520)가 발생하는 지점은 주파수 검출기 또는 별도의 제어신호에 의해 턴온되는 강도가 조절되는 제어 트랜지스터(540)와 입력버퍼 상부의 전류미러(501,502)들의 게이팅신호에 의해 턴온되는 제어 트랜지스터(541)에 의해서 제 1 전원전압(500)에 연결되는 별도의 전류 전달 경로가 형성되어 출력신호(520)의 '하이'레벨 출력이 강화된다.On the other hand, when the potential of the input signal 560 is lower than the reference potential 561, the point where the output signal 520 occurs is the control transistor 540 and the intensity turned on by the frequency detector or a separate control signal is adjusted; A separate current transfer path connected to the first power supply voltage 500 is formed by the control transistor 541 turned on by the gating signals of the current mirrors 501 and 502 on the input buffer, so that the 'high' of the output signal 520 is formed. Level output is enhanced.

주파수 검출기 1,2 (590,591)는 입력신호의 주파수가 고주파수일 경우에 각각의 제어신호(570,571)를 인가하기 위한 것으로, 제어 트랜지스터(540, 542)의 종류에 따라서 달리 구성된다. 주파수 검출기의 구성에 대한 예는 도6과 도7에서 설명하기로 한다. The frequency detectors 1,2 and 590 and 591 are for applying the respective control signals 570 and 571 when the frequency of the input signal is high frequency, and are configured differently according to the types of the control transistors 540 and 542. An example of the configuration of the frequency detector will be described with reference to FIGS. 6 and 7.

도6,7은 상기한 도3,4,5에서 이용될 수 있는 주파수 검출기의 한 구현예를 보여주는 도면이다. 도6의 주파수 검출기는 입력신호가 저주파수의 신호일 경우에는 '하이'레벨, 입력신호가 고주파수의 신호일 경우에는 '로우'레벨의 제어신호를 줄 수 있는 주파수 검출기의 예이며, 도7의 주파수 검출기는 입력신호가 저주파수의 신호일 경우에는 '로우'레벨, 입력신호가 고주파수의 신호일 경우에는 '하이'레벨의 제어신호를 줄 수 있는 주파수 검출기의 예이다. 6,7 illustrate one embodiment of a frequency detector that may be used in FIGS. 3, 4, and 5 above. The frequency detector of FIG. 6 is an example of a frequency detector capable of giving a control signal of a 'high' level when the input signal is a low frequency signal and a 'low' level when the input signal is a high frequency signal. In case the input signal is a low frequency signal, it is an example of a frequency detector that can give a 'low' level control signal.

도6의 경우, 인에이블 신호(601)가 '로우'레벨인 경우에 주파수 검출기가 활성화된다. 경로(651)를 통해서는 원래의 입력신호(600)가 전달되고, 경로(652)를 통해서는 NOR게이트(610)와 짝수개의 반전기(611,612)를 거친 소정의 전파지연(propagation delay)값으로 딜레이된 반전된 입력신호가 전달된다. 이들은 NAND게이트(620)에 입력되어서 전파지연 딜레이 만큼의 로우 펄스 폭을 가진 신호가 NAND게이트의 출력(640)으로 출력되고 커패시터(630)단을 통과하면서 DC레벨로 평활화되어 출력신호(641)로서 출력된다. 클럭의 듀티비가 50%일 경우에 경로(652)의 전파지연은 주파수 검출기의 최대 검출 주파수의 주기의 1/2 값 이내로 설정되어져야 하고, 이를 통해서 출력신호(641)의 DC레벨은 로우 펄스 폭과 하이 펄스 폭의 비에 의해서 결정된다. 최종적인 출력신호(641)는 입력신호가 저주파수의 신호일 경우에는 '하이'레벨, 입력신호가 고주파수의 신호일 경우에는 '로우'레벨이 된다. 6, the frequency detector is activated when the enable signal 601 is at the 'low' level. The original input signal 600 is transmitted through the path 651, and through the path 652 to a predetermined propagation delay value through the NOR gate 610 and the even inverters 611 and 612. The delayed inverted input signal is transmitted. They are input to the NAND gate 620 so that a signal having a low pulse width equal to the propagation delay delay is output to the output 640 of the NAND gate and smoothed to a DC level while passing through the capacitor 630 stage as an output signal 641. Is output. When the duty ratio of the clock is 50%, the propagation delay of the path 652 should be set within 1/2 of the period of the maximum detection frequency of the frequency detector, whereby the DC level of the output signal 641 is a low pulse width. It is determined by the ratio of and high pulse width. The final output signal 641 is 'high' level when the input signal is a low frequency signal, and 'low' level when the input signal is a high frequency signal.

도7의 주파수 검출기 역시, 인에이블 신호(701)가 '로우'레벨인 경우에 주파수 검출기가 활성화된다. 경로(751)를 통해서는 원래의 입력신호(700)가 전달되고, 경로(752)를 통해서는 NOR게이트(710)와 짝수개의 반전기(711,712)를 거친 소정의 전파지연 값으로 딜레이된 반전된 입력신호가 전달된다. 이들은 NAND게이트(720)에 입력되어서 전파지연 딜레이 만큼의 로우 펄스 폭을 가진 신호가 NAND게이트의 출력(740)으로 출력되고 다시 인버터(743)를 거쳐서 반전된다. 다시 이 신호는 커패시터(730)단을 통과하면서 DC레벨로 평활화되어 출력신호(741)로서 출력된다. 따라서, 최종적인 출력신호(741)는 도6의 주파수 검출기와 반대로 입력신호가 저주파수의 신호일 경우에는 '로우'레벨, 입력신호가 고주파수의 신호일 경우에는 '하이'레벨이 된다.Also in the frequency detector of FIG. 7, the frequency detector is activated when the enable signal 701 is at the 'low' level. The original input signal 700 is transmitted through the path 751, and the inverted signal is delayed to a predetermined propagation delay value through the NOR gate 710 and the even number of inverters 711 and 712 through the path 752. The input signal is delivered. They are input to the NAND gate 720 so that a signal having a low pulse width equal to the propagation delay delay is output to the output 740 of the NAND gate and inverted again through the inverter 743. Again, this signal is smoothed to the DC level while passing through the capacitor 730 stage and output as the output signal 741. Accordingly, the final output signal 741 has a low level when the input signal is a low frequency signal and a high level when the input signal is a high frequency signal, as opposed to the frequency detector of FIG. 6.

주파수 검출기는 다양하게 구현될 수 있으며 도6과 도7의 주파수 검출기는 전파지연을 이용한 간단한 주파수 검출기의 구성예를 보여준 것이다. The frequency detector can be implemented in various ways, and the frequency detectors of FIGS. 6 and 7 show an example of the configuration of a simple frequency detector using a propagation delay.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

상기와 같은 본 발명에 따르면, According to the present invention as described above,

본 입력 버퍼는 입력신호가 정상적인 동작 주파수에 특정되어 설계된 주파수 영역을 벗어난 주파수를 가질 경우에 대해서도 '하이'레벨 출력과 '로우'레벨 출력이 약화되지 않고 원활하게 동작할 수 있게 된다. 뿐만 아니라 입력신호의 주파수가 높은 경우를 제외한 정상적인 입력주파수의 경우에는 기존의 입력버퍼와 동일하게 동작할 수 있다.The input buffer can operate smoothly without attenuating the 'high' level output and the 'low' level output even when the input signal has a frequency outside the designed frequency range specified for the normal operating frequency. In addition, the normal input frequency except the case where the frequency of the input signal is high can operate the same as the existing input buffer.

도1은 종래의 입력버퍼의 회로도이다.1 is a circuit diagram of a conventional input buffer.

도2는 고 주파수의 입력신호의 종래 입력버퍼에서의 동작 특성 저하를 보여주는 도면이다. 2 is a view showing the deterioration of operating characteristics of a high frequency input signal in a conventional input buffer.

도3은 하이 레벨 출력특성을 보상하는 입력버퍼의 회로도이다.3 is a circuit diagram of an input buffer for compensating high level output characteristics.

도4는 로우 레벨 출력특성을 보상하는 입력버퍼의 회로도이다.4 is a circuit diagram of an input buffer for compensating low level output characteristics.

도5는 하이 레벨과 로우 레벨 출력특성을 보상하는 입력버퍼의 회로도이다.5 is a circuit diagram of an input buffer for compensating high level and low level output characteristics.

도6,7은 주파수 검출기의 예들을 보여주는 도면이다. 6 and 7 show examples of frequency detectors.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing

500 : 제 1 전원 전압500: first power supply voltage

501,502 : 전류 미러501,502: current mirror

503,504 : 입력 트랜지스터503,504: input transistor

520 : 출력신호520: output signal

540 ~ 543 : 제어 트랜지스터 540 ~ 543: control transistor

560 : 입력신호560: input signal

561 : 기준전위561: reference potential

570, 571 : 제어신호 1,2570, 571: control signal 1,2

590, 591 : 주파수 검출기 1,2 590, 591: frequency detector 1,2

Claims

A differential amplifier for differentially amplifying the input signal with respect to the reference signal; And

And a circuit for compensating the differentially amplified signal by a control signal corresponding to the frequency of the input signal.

The method of claim 1, wherein the differential amplifier,

A first input transistor to which a reference signal is applied to the control electrode and a second input transistor to which an input signal is applied to the control electrode;

A current mirror connected to second electrodes of the first input transistor and the second input transistor to supply a voltage from a first power supply voltage; And

A current source connected to first and second power supply voltages of the first and second input transistors to supply current to the first and second input transistors,

And an output signal is generated at a place where the second electrode of the second input transistor and the current mirror are connected.

3. The input buffer according to claim 2, further comprising an inverter for inverting the output signal.

3. The MOS transistor of claim 2, further comprising a MOS transistor connected to the first power supply voltage to a second electrode and an input buffer enable signal to a control electrode to determine whether the first power supply voltage is supplied to the current mirror. And an input buffer.

3. The input buffer of claim 2 wherein the current source is comprised of MOS transistors.

3. The input buffer of claim 2 wherein the first and second input transistors are NMOS transistors.

7. The input buffer of claim 6 wherein the current mirror is comprised of PMOS transistors.

The input buffer of claim 2, wherein the first input transistor and the second input transistor are PMOS transistors.

9. The input buffer of claim 8, wherein the current mirror is comprised of NMOS transistors.

3. The circuit of claim 2, wherein the circuit for compensating the signal has a path connecting the point of connection of the second electrode and the current mirror of the second input transistor to the first power supply voltage, and corresponding to the frequency of the input signal. And a circuit for adjusting the opening and closing intensity of the path using a control signal.

The method of claim 10, wherein the route is,

A first control transistor having a second electrode connected to the first power supply voltage and a control signal input to the control electrode; And

A gating signal of the current mirror is connected to a first electrode of the first control transistor, and the first electrode is connected to a point at which the second electrode of the second input transistor is connected to the current mirror. And a second control transistor input to the input buffer.

12. The input buffer of claim 11, wherein the first and second control transistors are PMOS transistors.

The input buffer of claim 12, wherein the control signal is transmitted at a lower level as a frequency detector capable of detecting a frequency of the input signal has a higher frequency out of a predetermined frequency range.

3. The circuit of claim 2, wherein the circuit for compensating the signal has a path connecting a second power supply voltage to a point at which the second electrode of the second input transistor and the current mirror are connected, and corresponding to a frequency of the input signal. And a circuit for adjusting the opening and closing intensity of the path using a control signal.

The method of claim 14, wherein the route is,

A first control transistor having a first electrode connected to the second power supply voltage and a control signal input to the control electrode; And

A first electrode is connected to a second electrode of the first control transistor, and the second electrode is connected to a point at which the second electrode of the second input transistor is connected to the current mirror, and the input signal is input to the control electrode An input buffer comprising a second control transistor.

The input buffer of claim 15, wherein the first and second control transistors are NMOS transistors.

17. The input buffer of claim 16, wherein the control signal is transmitted at a higher level as a frequency detector capable of detecting a frequency of the input signal has a higher frequency outside the predetermined frequency range.