KR20050089493A - Multi-layer ceramic capacitor - Google Patents
Multi-layer ceramic capacitor Download PDFInfo
- Publication number
- KR20050089493A KR20050089493A KR1020040014946A KR20040014946A KR20050089493A KR 20050089493 A KR20050089493 A KR 20050089493A KR 1020040014946 A KR1020040014946 A KR 1020040014946A KR 20040014946 A KR20040014946 A KR 20040014946A KR 20050089493 A KR20050089493 A KR 20050089493A
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- ceramic capacitor
- printed
- edge portion
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 50
- 230000015556 catabolic process Effects 0.000 claims abstract description 26
- 238000009413 insulation Methods 0.000 claims abstract description 14
- 239000000919 ceramic Substances 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 abstract description 19
- 230000001976 improved effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 50
- 230000002265 prevention Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- XBYNNYGGLWJASC-UHFFFAOYSA-N barium titanium Chemical compound [Ti].[Ba] XBYNNYGGLWJASC-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- -1 that is Inorganic materials 0.000 description 1
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
- E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
- E03C1/02—Plumbing installations for fresh water
- E03C1/04—Water-basin installations specially adapted to wash-basins or baths
- E03C1/0404—Constructional or functional features of the spout
- E03C1/0405—Constructional or functional features of the spout enabling multiple spray patterns
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
- E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
- E03C1/02—Plumbing installations for fresh water
- E03C1/05—Arrangements of devices on wash-basins, baths, sinks, or the like for remote control of taps
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
- E03C2201/00—Details, devices or methods not otherwise provided for
Landscapes
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Hydrology & Water Resources (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
절연파괴 방지기능을 갖는 적층형 세라믹 캐패시터(multi-layer ceramic capacitor,MLCC)를 제공한다.Multi-layer ceramic capacitors (MLCCs) with dielectric breakdown protection are provided.
상기 적측형 세라믹 캐패시터는, 적어도 둘 이상의 유전체층;과, 상기 유전체층에 인쇄되어 소정의 회로를 형성하는 다수의 내부전극; 및, 상기 내부전극과 전기적으로 연결되도록 외측에 제공되는 외부전극을 포함하고, 상기 내부전극은 전하집중에 의한 절연파괴를 방지토록 엣지부가 만곡되어 인쇄된 것을 특징으로 한다.The red ceramic capacitor may include at least two dielectric layers, and a plurality of internal electrodes printed on the dielectric layers to form a predetermined circuit; And an external electrode provided on the outside to be electrically connected to the internal electrode, wherein the internal electrode is curved and printed with an edge portion to prevent insulation breakdown due to charge concentration.
이와 같은 본 발명에 의하면, 유전체층에 인쇄되는 내부전극(어레이 패턴)의 엣지부분을 만곡되게 형성시킴으로서, 내부전극 엣지부분에서 발생되는 전하집중에 의한 유전체층 절연파괴를 방지시키어 캐패시터의 제품 품질을 가일층 향상시키도록 하는 보다 개선된 효과를 얻는다.According to the present invention, by forming the edge portion of the internal electrode (array pattern) to be printed on the dielectric layer to prevent the dielectric layer insulation breakdown caused by the concentration of charge generated at the edge of the internal electrode to further improve the product quality of the capacitor A more improved effect is achieved.
Description
본 발명은 어레이(array) 타입의 적층형 세라믹 캐패시터(multi-layer ceramic capacitor, MLCC)에 관한 것으로, 보다 상세하게는 유전체층에 인쇄되는 내부전극(어레이 패턴)의 엣지부분(모서리부분)을 만곡되게 형성시킴으로서, 내부전극 엣지부에서 발생되는 전하집중에 의한 유전체층 절연파괴를 방지시킬 수 있어 캐패시터의 제품 품질을 가일층 향상시킬 수 있도록 한 절연파괴 방지기능을 갖는 적층형 세라믹 캐패시터에 관한 것이다.The present invention relates to an array type multilayer ceramic capacitor (MLCC), and more particularly, to form curved edge portions (edge portions) of internal electrodes (array patterns) printed on dielectric layers. The present invention relates to a multilayer ceramic capacitor having an insulation breakdown prevention function capable of preventing dielectric layer insulation breakdown due to charge concentration generated at the edge portion of the internal electrode and further improving the product quality of the capacitor.
인덕턴스가 낮아서 고주파용 제품에 적당하고, 구동이 안정적이어서 반영구적인 적층형 세라믹 캐패시터는 칩 콘덴서의 일종으로 세라믹 시트에 전극을 인쇄한 후, 이를 적층함으로써 여러개의 콘덴서를 병렬로 연결한 효과를 나타내어 높은 용량을 구현할 수 있으며, 이는 내부 전극이 인쇄된 세라믹 적층체와 상기 세라믹 적층체를 전기적으로 연결하는 외부 단자로 구성된다.The semi-permanent multilayer ceramic capacitor is a kind of chip capacitor, which is suitable for high frequency products because of its low inductance and stable operation.It shows the effect of connecting several capacitors in parallel by printing electrodes on a ceramic sheet and then stacking them. It can be implemented, which is composed of a ceramic laminate with an internal electrode printed and an external terminal for electrically connecting the ceramic laminate.
그리고, 주로 세라믹(Ceramic) 재료를 기반으로 이루어진 다수의 기판(green sheet)층에 소정의 회로를 구현하기 위한 수동소자(R, L, C)를 전기 전도도가 우수한 Ag, Cu 등을 사용하는 스크린 프린팅 공정으로 인쇄 구현하고, 각 층을 적층한 후 세라믹과 금속도체를 대략 1000˚C 이하로 동시에 소성하여 제조한다.In addition, a screen using Ag, Cu, etc. having excellent electrical conductivity for passive devices R, L, and C for implementing a predetermined circuit in a plurality of green sheet layers mainly made of ceramic materials. Printing is implemented by a printing process, and each layer is laminated and manufactured by simultaneously firing ceramic and metal conductors below about 1000 ° C.
그런데, 최근 전자제품의 소형, 고기능화 추세에 따라 칩 부품도 소형 및 고기능화가 요구되고 있으며, 특히 여러개의 단자가 하나의 칩에 병렬로 연결된 어레이 타입의 칩이 많이 사용되고 있는 실정이다. However, in recent years, according to the trend of miniaturization and high functionalization of electronic products, chip components are also required to be miniaturized and highly functional. In particular, many types of array-type chips in which several terminals are connected in parallel to one chip are used.
즉, 상기와 같은 적층형 세라믹 캐패시터의 경우에도 소형화 경향에 따라, 적층형 세라믹 캐패시터 어레이가 개발되어 양산되고 있는데, 이와 같은 적층형 세라믹 캐패시터 어레이는 하나의 패키지(package)에 두 개 또는 네 개의 적층형 세라믹 캐패시터로 구성되어 있다. That is, in the case of the multilayer ceramic capacitor as described above, according to the miniaturization trend, a multilayer ceramic capacitor array has been developed and produced in mass production. Such a multilayer ceramic capacitor array includes two or four multilayer ceramic capacitors in one package. Consists of.
그리고, 이들 각각을 통상적으로 2련, 4련 적층형 세라믹 캐패시터 어레이라 칭하는데, 이러한 구조는 높은 정전용량을 가질 뿐만 아니라, 단품 칩을 사용하는 경우보다 작은 면적을 활용할 수 있어 실장면적을 현저히 감소시킬 수 있기 때문에, 그 만큼 전자부품을 소형화시킬 수 있다. In addition, each of these is commonly referred to as a two- and four-layer multilayer ceramic capacitor array, which not only has a high capacitance but also utilizes a smaller area than a single chip, thereby significantly reducing the mounting area. Therefore, the electronic component can be miniaturized by that amount.
한편, 종래 어레이 패턴을 갖는 칩 부품으로서 동일한 패턴을 갖는 적층형 세라믹 캐패시터가 제안된 바 있는데, 이는 도 1에서 도시하고 있다.Meanwhile, as a chip component having a conventional array pattern, a multilayer ceramic capacitor having the same pattern has been proposed, which is illustrated in FIG. 1.
즉, 도 1에서 도시한 바와 같이, 적층형 세라믹 캐패시터(100)는 여러장의 유전체층(110) 예를 들어, 세라믹시트와, 상기 유전체층(110)에 스크린(sreeen)방식으로 인쇄되어 소정의 회로를 형성하는 다수의 내부전극(120) 및, 상기 내부전극(120)과 전기적으로 연결되는 외부단자(미도시)를 포함하는 칩 부품중 하나이다. That is, as shown in FIG. 1, the multilayer ceramic capacitor 100 is printed on a plurality of dielectric layers 110, for example, a ceramic sheet, and the dielectric layer 110 in a screen manner to form a predetermined circuit. One of the chip components including a plurality of internal electrodes 120 and external terminals (not shown) electrically connected to the internal electrodes 120.
이때, 상기 내부전극(120)은 통상 니켈(Ni)을 이용하여 일정한 용량을 구현하도록 인쇄되는데, 예를 들어 동일한 폭을 갖는 내부전극(120)들을 형성시키는 것이고, 이때 세리믹시트인 각각의 유전체층(110)상에 인쇄된 내부전극(120)은 상기 외부단자와 전기적으로 연결되고 층간 반대방향으로 배열되는 단자전극(122)을 구비하고 있다.In this case, the internal electrode 120 is usually printed using nickel (Ni) to realize a constant capacitance, for example, to form the internal electrodes 120 having the same width, wherein each dielectric layer (ceramic sheet) ( The internal electrode 120 printed on the 110 has a terminal electrode 122 electrically connected to the external terminal and arranged in the opposite direction between the layers.
한편, 이와 같은 종래의 어레이 타입 적층형 세라믹 캐패시터 의 제조단계를 살펴보면 다음과 같다.Meanwhile, the manufacturing steps of the conventional array type multilayer ceramic capacitor will be described as follows.
먼저, 세라믹 시트인 유전체층(110)의 전부 또는 일부에 소정의 회로를 형성하는 다수의 내부전극(120) 즉, 단자전극(122)을 포함하여 일체로 내부전극(120)을 인쇄하고, 이와 같은 하나의 유전체층(110)상에 다수의 내부전극(120)들이 인쇄되면, 적어도 2이상의 세라믹 시트인 유전체층(110)를 수직방향으로 적층하여 압축한 후, 가소 및 소성시키는데, 이때 도면에서는 도시하지 않았지만 상기 내부전극 (120)이 인쇄되지 않은 절연용 세라믹시트들을 번갈아가며 적층 사용하는 것도 가능하다.First, the internal electrode 120 is integrally printed, including a plurality of internal electrodes 120, that is, terminal electrodes 122, which form a predetermined circuit on all or part of the dielectric layer 110, which is a ceramic sheet. When a plurality of internal electrodes 120 are printed on one dielectric layer 110, the dielectric layers 110, which are at least two ceramic sheets, are laminated in a vertical direction, compressed, and then calcined and fired, although not shown in the drawing. It is also possible to alternately use the internal electrodes 120 alternately printing uninsulated ceramic sheets.
그 다음, 상기 적층된 유전체층(110)의 테두리에 일정한 간격으로 보호층(미도시)을 입히고 외부단자를 형성시키어 상기 내부전극(120)의 단자전극(122)과 전기적으로 연결되도록 하고, 결국 외부전극은 칩 부품이 기기의 기판(PCB)에 실장될때, 부품의 단자역할을 하게 된다. Next, a protective layer (not shown) is coated on the edges of the stacked dielectric layers 110 and external terminals are formed to be electrically connected to the terminal electrodes 122 of the internal electrodes 120. The electrode serves as a terminal of the component when the chip component is mounted on the PCB of the device.
그런데, 이와 같은 종래의 적층형 세라믹 캐패시터(100)는 도 1에서 도시한 바와 같이, 유전체층(110)에 인쇄되는 내부전극(120) 즉, 인쇄된 패턴이 거의 직사각형 형태로 형성되기 때문에, 그 모서리부분이 90도 각도로 각이 지는 사각모서리 (124)로 형성되게 된다.However, as shown in FIG. 1, the conventional multilayer ceramic capacitor 100 has an inner electrode 120 that is printed on the dielectric layer 110, that is, the printed pattern is formed in a substantially rectangular shape, and thus the corner portion thereof. This is to form a rectangular corner 124 angled at this 90-degree angle.
따라서, 이와 같은 종래 적층형 세라믹 캐패시터(100)의 내부전극 형태에 있어서는, 도 2에서 도시한 바와 같이, 내부전극(120)의 엣지부분 즉, 사각모서리 (124)가 인쇄된 유전체층(110) 부분에서는 전하가 집중되는 현상이 발생되고, 이는 유전체층 (110)의 부분적인 절연파괴를 발생시키는 원인을 초래하게 되고, 결국 종래의 적층형 세라믹 캐패시터(100)에 있어서는 유전체층(110)의 절연파괴로 칩 부품의 전기적 신뢰성이 매우 떨어지는 문제가 있었다.Therefore, in the internal electrode form of the conventional multilayer ceramic capacitor 100, as shown in FIG. 2, the edge portion of the internal electrode 120, that is, the portion of the dielectric layer 110 on which the square edge 124 is printed, is shown. The charge concentration occurs, which causes partial insulation breakdown of the dielectric layer 110. In the end, in the conventional multilayer ceramic capacitor 100, dielectric breakdown of the dielectric layer 110 causes insulation of the chip component. There was a problem that the electrical reliability is very poor.
이에, 종래 적층형 세라믹 캐패시터(100)에서의 내부전극(120) 형태에 의한 전하집중에 따른 유전체층(110)의 절연파괴를 방지시키는 적층형 세라믹 캐패시터가 제안되면 바람직할 것이다.Accordingly, it would be desirable to propose a multilayer ceramic capacitor that prevents dielectric breakdown of the dielectric layer 110 due to charge concentration by the internal electrode 120 in the conventional multilayer ceramic capacitor 100.
본 발명은 상기와 같은 종래의 문제점들을 해결하기 위하여 안출된 것으로서 그 목적은, 유전체층에 인쇄되는 내부전극(어레이 패턴)의 엣지부분(모서리부분)을 만곡되게 형성시킴으로서, 내부전극의 사각 엣지부분에서 발생되는 전하집중에 의한 유전체층의 절연파괴를 효과적으로 방지시키어 캐패시터의 제품 품질을 가일층 향상시키도록 한 적층형 세라믹 캐패시터를 제공하는 데에 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and its object is to form curved edge portions (edge portions) of internal electrodes (array patterns) printed on the dielectric layers, thereby forming a rectangular edge portion of the internal electrodes. An object of the present invention is to provide a multilayer ceramic capacitor that effectively prevents dielectric breakdown of the dielectric layer caused by charge concentration, thereby further improving the product quality of the capacitor.
상기와 같은 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 적어도 둘 이상의 유전체층; As a technical configuration for achieving the above object, the present invention, at least two dielectric layers;
상기 유전체층에 인쇄되어 소정의 회로를 형성하는 다수의 내부전극; 및, A plurality of internal electrodes printed on the dielectric layer to form a predetermined circuit; And,
상기 내부전극과 전기적으로 연결되도록 외측에 제공되는 외부전극;An external electrode provided on the outside to be electrically connected to the internal electrode;
을 포함하고,Including,
상기 내부전극은 전하집중에 의한 유전체층의 절연파괴를 방지토록 엣지부가 만곡되어 인쇄된 것을 특징으로 한다.The internal electrode is characterized in that the edge portion is curved and printed to prevent dielectric breakdown of the dielectric layer due to charge concentration.
이하, 첨부된 도면에 따라 본 발명을 상세하게 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 관련된 적측형 세라믹 캐패시터를 도시한 제품사시도이고, 도 3은 본 발명에 관련된 적측형 세라믹 캐패시터를 도시한 구조도이며, 도 4는 본 발명에 따른 적층형 세라믹 캐패시터의 내부전극 구조를 도시한 요부도이고, 도 5는 본 발명인 적층형 세라믹 캐패시터에서 유전체층에 인쇄되면서 전하가 집중되어 유전체층의 절연파괴가 발생되는 사각형태의 엣지부가 없는 엣지부 만곡형 내부전극의 여러 형태를 도시한 도면이다. Figure 2 is a product perspective view showing a red type ceramic capacitor according to the present invention, Figure 3 is a structural view showing a red type ceramic capacitor according to the present invention, Figure 4 is a structure of the internal electrode of the multilayer ceramic capacitor according to the present invention. FIG. 5 is a diagram illustrating various shapes of a curved edge-type internal electrode without a rectangular edge portion in which a charge is concentrated and dielectric breakdown occurs in a multilayer ceramic capacitor according to the present invention. .
먼저, 캐패시터(capacitor)는 전기를 저장할 수 있는 부품 예를 들어, 축전기기능을 하는 부품인데, 이와 같은 캐패시터는 기본적으로는 2장의 전극판을 대향시킨 구조로 되어 있고, 여기에 직류전압을 걸면,각 전극에 전하의 전기가 축적되며 축적하고 있는 도중에는 전류가 흐르고, 축적된 완료된 상태에서는 전류는 흐르지 않게 되는데, 상기 전극판사이에 개재되는 재질은 여러 종류일 수 있는데, 예를 들어 아무것도 삽입하지 않고 공기를 유전체층으로 구현하는 캐패시터도 있다. First, a capacitor is a component capable of storing electricity, for example, a component that functions as a capacitor. Such a capacitor basically has a structure in which two electrode plates are opposed to each other. Electricity of charge is accumulated in each electrode, and current flows while accumulating, and current does not flow in the accumulated state. The material interposed between the electrode plates may be various kinds, for example, air without inserting anything. There is also a capacitor that implements as a dielectric layer.
한편, 통상 캐패시터의 용량을 나타내는 단위는 패러드(F)지만, 캐패시터에 축적되는 전하용량은 매우 작기때문에, 일반적으로 uF이나 pF 의 단위를 사용한다. On the other hand, the unit indicating the capacitance of the capacitor is generally F, but since the charge capacitance accumulated in the capacitor is very small, a unit of uF or pF is generally used.
그리고, 현재에는 전극간의 유전체층으로 세라믹재질 즉, 티탄산 바륨 (Titanium-Barium)과 같은 유전율이 큰 세라믹재료의 사용이 일반적인데, 이와 같은 세라믹 캐패시터는 인덕턴스(코일의 성질)이 적어 고주파특성이 양호 하다는 특성을 가지고 있어 고주파의 바이패스(고주파 성분 또는 잡음을 어스로 통과시킨다)용으로 주로 사용된다. Currently, ceramic materials, that is, ceramic materials such as barium titanate (Titanium-Barium) are generally used as dielectric layers between electrodes. Such ceramic capacitors have low inductance (coil properties) and thus have high frequency characteristics. Due to its characteristics, it is mainly used for high frequency bypass (passes high frequency components or noise to earth).
또한, 본 발명의 따른 적층형 세라믹 캐패시터 즉, 적층형 세라믹 캐패시터는 전극간의 유전체층으로 고유전율계 세라믹을 사용하지만 이들을 다층 구조로 사용하는데에 그 특징이 있으며, 온도 특성,주파수 특성이 양호하고, 더욱이 소형이라는 큰 잇점이 있어 현재 전자기기 예를 들어, 핸드폰과 같이 기기의 소형화추세에 따라 그 사용이 증폭되고 있고, 특히 디지털 회로에서 취급하는 구형파(펄스파) 신호는 비교적 높은 주파수 성분이 함유되어 있다. In addition, the multilayer ceramic capacitor according to the present invention, that is, the multilayer ceramic capacitor uses high dielectric constant ceramic as the dielectric layer between the electrodes, but it is characterized by using them in a multi-layer structure. There is a big advantage that the use of electronic devices, such as mobile phones, such as mobile phones are being amplified in accordance with the miniaturization of the device, especially the square wave (pulse wave) signal handled in the digital circuit contains a relatively high frequency component.
다음, 도 2 및 도 3에서는 본 발명에 따른 적층형 세라믹 캐패시터(1)를 도시하고 있다.Next, FIGS. 2 and 3 show a multilayer ceramic capacitor 1 according to the present invention.
즉, 도 2 및 도 3에서 도시한 바와 같이, 적어도 2 이상의 세라믹시트인 유전체층(10)이 마련되면, 이와 같은 각각의 유전체층(10)상에 다수의 내부전극(20)이 스크린방식으로 인쇄되고, 이때 내부전극(20)에는 다음에 설명하는 외부단자 (30)와 전기적으로 접촉되는 단자전극(24)이 유전체층간에 반대방향으로 내부전극과 일체로 유전체층상에 인쇄된다.That is, as shown in Figures 2 and 3, when the dielectric layer 10, which is at least two ceramic sheets, is provided, a plurality of internal electrodes 20 are printed on each of the dielectric layers 10 in a screen manner. At this time, the inner electrode 20 is printed on the dielectric layer integrally with the inner electrode in the opposite direction between the dielectric layers, the terminal electrode 24 in electrical contact with the outer terminal 30 described below.
그리고, 단자전극(24)을 포함하는 내부전극(20)이 인쇄된 적어도 2 이상의 유전체층(10)들을 일체로 압축되고, 그 외곽으로 보호층(40)이 코팅되고, 그 위로 상기 단자전극(24)들과 전기적으로 접촉되고, 실제 적층형 세라믹 캐패시터(1)를 기기의 기판(PCB)에 실장될때 전원이 인가되는 외부단자(30)가 제공되어 있다. In addition, the internal electrode 20 including the terminal electrode 24 is integrally compressed with at least two dielectric layers 10 printed thereon, and a protective layer 40 is coated on the outside thereof, and the terminal electrode 24 thereon. ) Is provided with an external terminal 30 which is in electrical contact with the terminals and to which power is applied when the actual multilayer ceramic capacitor 1 is mounted on the substrate PCB of the device.
이와 같은 본 발명에 따른 적층형 세라믹 캐패시터(1)의 제품형태는 도 2에서 도시하고 있고, 도 3에서는 구조도로 도시하고 있다.The product form of the multilayer ceramic capacitor 1 according to the present invention is shown in FIG. 2, and in FIG.
한편, 도 4에서는 본 발명에 따른 절연파괴 방지기능을 갖는 적층형 세라믹 캐패시터(1)에서 구성적 특징을 이루는 내부전극(20)을 도시하고 있다.On the other hand, Figure 4 shows the internal electrode 20 that constitutes a constitutional feature in the multilayer ceramic capacitor (1) having a breakdown prevention function according to the present invention.
즉, 도 4에서 도시한 바와 같이, 본 발명의 적층형 세라믹 캐패시터(1)에서 유전체층(10)상에 스크린방식으로 인쇄되는 내부전극(20)의 엣지부(22)는 도 1에서 도시한 바와 같이, 기존의 내부전극(120)의 엣지부(122)가 직각으로 사각형태로 인쇄되는 것에 비하여, 만곡되어 형성되어 있다.That is, as shown in Figure 4, in the multilayer ceramic capacitor 1 of the present invention, the edge portion 22 of the internal electrode 20, which is printed on the dielectric layer 10 in a screen manner, as shown in FIG. The edge portion 122 of the existing internal electrode 120 is curved and formed, as compared to the rectangular portion 122 printed at right angles.
따라서, 본 발명의 적층형 세라믹 캐패시터(1)에서는 내부전극(20)의 엣지부 (22)가 만곡되어 있기 때문에, 이 엣지부(22)에 전하가 집중되는 것이 방지되고, 결국 전하집중에 의한 유전체층(10)의 절연파괴가 차단된다.Therefore, in the multilayer ceramic capacitor 1 of the present invention, since the edge portion 22 of the internal electrode 20 is curved, concentration of charge on the edge portion 22 is prevented, and eventually, a dielectric layer due to charge concentration. Breakdown of insulation in (10) is blocked.
결국, 본 발명의 적층형 세라믹 캐패시터(1)에서 내부전극(20)의 엣지부 (22) 부근의 유전체층(10)이 전하집중으로 손상되면서 유전체층의 중요한 기능인 절연기능이 파괴되는 것을 방지시키고, 이는 그 만큼 적층형 세라믹 캐패시터(1)의 전기적 신뢰성을 향상시킬 수 있기 때문에, 긍극적으로는 제품 품질을 그 만큼 우수하게 하는 것이다.As a result, in the multilayer ceramic capacitor 1 of the present invention, the dielectric layer 10 near the edge portion 22 of the internal electrode 20 is damaged by charge concentration, thereby preventing the insulation function, which is an important function of the dielectric layer, from being destroyed. Since the electrical reliability of the multilayer ceramic capacitor 1 can be improved by this, the product quality is ultimately improved by that much.
다음, 도 5는 본 발명에 따른 적층형 세라믹 캐패시터(1)에서 내부전극 (20)의 여러 형태를 도시한 것이다.Next, FIG. 5 illustrates various forms of the internal electrode 20 in the multilayer ceramic capacitor 1 according to the present invention.
즉, 도 5a에서는 내부전극(20)의 엣지부(22)가 오목하게 만곡된 엣지오목형 마름모형상의 내부전극(20a)을 도시하고 있는데, 이는 도 4에서 도시한 바 있다.That is, in FIG. 5A, an edge concave rhombus-shaped inner electrode 20a in which the edge portion 22 of the inner electrode 20 is concavely curved is illustrated in FIG. 4.
따라서, 내부전극(20a)의 엣지부(22a)가 만곡되어 있어 이부분에서의 전하집중에 의한 유전체층 절연파괴가 방지된다.Therefore, the edge portion 22a of the internal electrode 20a is bent to prevent dielectric layer insulation breakdown due to charge concentration at this portion.
다음, 도 5b에서는 내부전극(20b)의 엣지부(22b)가 만곡되어 볼록하게 돌출된 엣지돌출형 마름모형상의 내부전극(20b)을 도시 하고 있다.Next, in FIG. 5B, the edge protrusion 22b of the inner electrode 20b is curved and convexly protruded to show the inner electrode 20b having a rhombus shape.
이 경우에는, 내부전극(20b)의 표면적이 종래 내부전극(120) 보다는 엣지부 (22b)가 외측으로 돌출되기 때문에, 그 표면적이 더 크게 되고, 따라서 캐패시터의 전기적 특성값에는 영향이 없고, 내부전극(20b)의 엣지부(22b)가 만곡되어 있어 이부분에서의 전하집중에 의한 유전체층 절연파괴가 방지된다.In this case, since the surface area of the internal electrode 20b protrudes outward than the conventional internal electrode 120, the surface area thereof becomes larger, and therefore, the electrical characteristic value of the capacitor is not affected, and the internal The edge portion 22b of the electrode 20b is curved to prevent dielectric layer insulation breakdown due to charge concentration at this portion.
다음, 도 5c에서는 내부전극의 엣지부(22c)가 호형으로 볼록하게 돌출된 제 2 엣지돌출형 마름모형상의 내부전극(20c)을 도시 하고 있다.Next, in FIG. 5C, the second edge protrusion rhombus-shaped inner electrode 20c in which the edge portion 22c of the inner electrode protrudes in an arc shape is illustrated.
이 경우에는, 내부전극(20c)의 표면적이 종래 내부전극(120) 보다는 엣지부 (22c)가 외측으로 더 돌출되기 때문에, 그 표면적이 더 크게 되고, 따라서 캐패시터의 전기적 특성값에는 영향이 없고, 내부전극(20c)의 엣지부(22c)가 만곡되어 있어 이부분에서의 전하집중에 의한 유전체층 절연파괴가 방지된다.In this case, since the surface area of the inner electrode 20c protrudes outward more than the conventional inner electrode 120, the surface area thereof becomes larger, and thus the electrical characteristic value of the capacitor is not affected. The edge portion 22c of the internal electrode 20c is curved to prevent dielectric layer insulation breakdown due to charge concentration at this portion.
즉, 상기 도 5의 여러 내부전극(20) 형태는 내부전극(20a)(20b)(20c)들은 본 발명과 종래 캐패시터(1)(100)가 같은 용량이라 가정할 때, 엣지부(20a)(20b) (20c)들이 사각모서리가 아니라 만곡되어 있어 종래와 같이 그 부분의 전하집중에 의한 유전체층(10)의 절연파괴현상이 방지되고, 종래 같은 용량의 캐패시터(100) 보다는 내부전극의 표면적이 적어도 같거나 그 이상으로 유지되기 때문에, 세라믹 캐패시터의 전기적 신뢰성을 향상시키는 것이다.That is, the internal electrodes 20a of FIG. 5 have the internal electrodes 20a, 20b, and 20c of the edge portion 20a, assuming that the present invention and the conventional capacitors 1 and 100 have the same capacitance. (20b) The (20c) are curved rather than rectangular corners to prevent the dielectric breakdown of the dielectric layer 10 due to the charge concentration of the portion as in the prior art, the surface area of the internal electrode rather than the capacitor 100 of the same capacity conventionally Since it remains at least equal to or more, it is to improve the electrical reliability of the ceramic capacitor.
이때, 중요한 것은 내부전극(20)의 엣지부(22)를 오목하 형태로 만곡하게 형성시키면, 도 1에서 도시한 종래 내부전극(120)에 비하여 그 표면적이 감소되는데, 이경우 캐패시터의 전기적 특성값이 감소하기 때문에, 종래 내부전극(120)의 크기를 도 5a,b 및 c에서 C-C 선이라 할때, 본 발명의 내부전극(20)은 적어도 이 C-C선보다는 크게 인쇄하여 그 표면적이 적어도 종래 내부전극(120) 보다는 크게 해야하는 것이 중요하다.At this time, the important thing is that if the edge portion 22 of the internal electrode 20 is formed to be curved in a concave shape, the surface area thereof is reduced compared to the conventional internal electrode 120 shown in Figure 1, in this case the electrical characteristics of the capacitor Since this decreases, when the size of the conventional internal electrode 120 is CC line in FIGS. 5A, B and C, the internal electrode 20 of the present invention is printed at least larger than this CC line so that its surface area is at least conventionally internal. It is important to be larger than the electrode 120.
다음, 도 5a와 같은 엣지부 오목형 내부전극(20a)으로 형성시킨 본 발명의 적층형 세라믹 캐패시터(1)와 내부전극(120)의 엣지부(124)가 사각모서리형태인 적층형 세라믹 캐패시터(100)를 같은 조건 즉, 소결체를 60V, 150℃ 의 가속 조건하에서 유전체층(10)(110)의 절연파괴시간을 평가한 것을 표로 나타내면 다음과 같다.Next, the multilayer ceramic capacitor 1 of the present invention, which is formed of the concave internal electrode 20a of the edge portion shown in FIG. 5A, and the edge portion 124 of the internal electrode 120, has a rectangular corner shape. When the breakdown time of the dielectric layers 10 and 110 is evaluated under the same conditions, that is, the sintered body under accelerated conditions of 60 V and 150 ° C., the table is as follows.
따라서, 상기 표 1 에서 알수 있듯이, 내부전극(20)의 엣지부(22)를 도 5와 같이 오목하게 만곡시키거나 돌출되는 전체적으로 만곡된 형태로 형성시킨 본 발명의 절연파괴 방지기능을 갖는 적층형 세라믹 캐패시터(1)인 경우 고장율이 현저히 감소됨을 알 수 있는 것이다.Therefore, as can be seen in Table 1, the multilayer ceramic having an insulation breakdown prevention function of the present invention is formed by forming the edge portion 22 of the internal electrode 20 in a concave curved or protruding shape as shown in FIG. In the case of the capacitor (1) it can be seen that the failure rate is significantly reduced.
이와 같이 본 발명인 적층형 세라믹 캐패시터에 의하면, 유전체층에 인쇄되는 내부전극(어레이 패턴)의 엣지부분(모서리부분)을 만곡되게 형성시킴으로서, 내부전극 모서리부분에서 발생되는 전하집중에 의한 유전체층 절연파괴를 방지시키어 캐패시터 칩 부품의 전기적 신뢰성을 향상시키는 우수한 효과를 제공한다. As described above, according to the multilayer ceramic capacitor of the present invention, the edge portion (edge portion) of the internal electrode (array pattern) printed on the dielectric layer is formed to be curved, thereby preventing dielectric layer insulation breakdown due to charge concentration generated at the edge portion of the internal electrode. It provides an excellent effect of improving the electrical reliability of capacitor chip components.
따라서, 본 발명의 절연파괴 방지기능을 갖는 적층형 세라믹 캐패시터는 그 만큼 캐패시터의 제품품질을 가일층 향상시킬 수 있는 것이다. Therefore, the multilayer ceramic capacitor having the breakdown prevention function of the present invention can further improve the product quality of the capacitor.
본 발명은 지금까지 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다.While the invention has been shown and described in connection with specific embodiments so far, it will be appreciated that the invention can be varied and modified without departing from the spirit or scope of the invention as set forth in the claims below. It will be appreciated that those skilled in the art can easily know.
도 1은 종래 적층형 세라믹 캐패시터의 내부전극을 도시한 요부도1 is a main view illustrating internal electrodes of a conventional multilayer ceramic capacitor.
도 2는 본 발명에 관련된 적측형 세라믹 캐패시터를 도시한 제품사시도Figure 2 is a perspective view of the product showing the red ceramic capacitor according to the present invention
도 3은 본 발명에 관련된 적측형 세라믹 캐패시터를 도시한 구조도3 is a structural diagram showing an red type ceramic capacitor according to the present invention;
도 4는 본 발명에 따른 절연파괴 방지기능을 갖는 적층형 세라믹 캐패시터의 내부전극 구조를 도시한 요부도4 is a main view illustrating an internal electrode structure of a multilayer ceramic capacitor having a breakdown prevention function according to the present invention.
도 5는 본 발명인 적층형 세라믹 캐패시터에서 유전체층에 인쇄되면서 전하가 집중되어 유전체층의 절연파괴가 발생되는 사각형태의 엣지부가 없는 엣지부 만곡형 내부전극의 여러 형태를 도시한 것으로서, FIG. 5 illustrates various shapes of a curved edge-type internal electrode without a rectangular edge portion in which a charge is concentrated while the dielectric layer is printed on the dielectric layer in the multilayer ceramic capacitor of the present invention, thereby causing dielectric breakdown of the dielectric layer.
(a)는 엣지부가 오목하게 만곡된 엣지오목형 마름모형상의 내부전극을 도시한 요부도(a) is an essential part showing an internal electrode of an edge concave rhombus having an edge concave curved
(b)는 엣지부가 만곡되어 볼록하게 돌출된 엣지돌출형 마름모형상의 내부전극을 도시한 요부도(b) is an essential part showing an edge protrusion rhombus-shaped internal electrode in which the edge portion is curved and protruded convexly;
(c)는 엣지부가 호형으로 돌출된 제 2 엣지돌출형 마름모형상의 내부전극을 도시한 요부도(c) is a principal part diagram showing internal electrodes of a second edge protrusion rhombus with edge portions projecting in an arc shape;
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing
1.... 적층형 세라믹 캐패시터 10.... 유전체층(세라믹시트)1 .... Laminated Ceramic Capacitor 10 .... Dielectric Layer (Ceramic Sheet)
20.... 내부전극 22.... 내부전극 엣지부20 .. Internal electrode 22 .... Internal electrode edge
24.... 단자전극 30.... 외부단자24 .. Terminal electrode 30 .... External terminal
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040014946A KR20050089493A (en) | 2004-03-05 | 2004-03-05 | Multi-layer ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040014946A KR20050089493A (en) | 2004-03-05 | 2004-03-05 | Multi-layer ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050089493A true KR20050089493A (en) | 2005-09-08 |
Family
ID=37271905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040014946A Ceased KR20050089493A (en) | 2004-03-05 | 2004-03-05 | Multi-layer ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050089493A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101228688B1 (en) * | 2010-11-25 | 2013-02-01 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
| KR101254345B1 (en) * | 2005-12-22 | 2013-04-12 | 엔지케이 스파크 플러그 캄파니 리미티드 | Condenser built in wiring board, manufactruing method of the condenser and the wiring board |
| US8526163B2 (en) | 2011-11-02 | 2013-09-03 | Samsung Electro-Mechanics Co., Ltd. | Multilayered ceramic electronic component and fabrication method thereof |
| CN103377827A (en) * | 2012-04-26 | 2013-10-30 | 三星电机株式会社 | Multilayer ceramic electronic component |
| US8937801B2 (en) | 2012-02-07 | 2015-01-20 | Samsung Electro-Mechanics Co., Ltd. | Array-type multilayered ceramic electronic component |
| US9336950B2 (en) | 2012-12-20 | 2016-05-10 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having electrode lead outs that are overlapped and have curved surfaces, and method of manufacturing the same |
| WO2024097033A1 (en) * | 2022-10-31 | 2024-05-10 | KYOCERA AVX Components Corporation | Multilayer capacitor |
-
2004
- 2004-03-05 KR KR1020040014946A patent/KR20050089493A/en not_active Ceased
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101254345B1 (en) * | 2005-12-22 | 2013-04-12 | 엔지케이 스파크 플러그 캄파니 리미티드 | Condenser built in wiring board, manufactruing method of the condenser and the wiring board |
| KR101228688B1 (en) * | 2010-11-25 | 2013-02-01 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
| US8619407B2 (en) | 2010-11-25 | 2013-12-31 | Samsung Electro-Mechanics Co., Ltd | Multilayered ceramic capacitor |
| US8526163B2 (en) | 2011-11-02 | 2013-09-03 | Samsung Electro-Mechanics Co., Ltd. | Multilayered ceramic electronic component and fabrication method thereof |
| US8711545B2 (en) | 2011-11-02 | 2014-04-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayered ceramic electronic component and fabrication method thereof |
| US8937801B2 (en) | 2012-02-07 | 2015-01-20 | Samsung Electro-Mechanics Co., Ltd. | Array-type multilayered ceramic electronic component |
| CN103377827A (en) * | 2012-04-26 | 2013-10-30 | 三星电机株式会社 | Multilayer ceramic electronic component |
| US8902563B2 (en) | 2012-04-26 | 2014-12-02 | Samsung Electro-Mechancis Co., Ltd. | Multilayer ceramic electronic component |
| US9196421B2 (en) | 2012-04-26 | 2015-11-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| US9336950B2 (en) | 2012-12-20 | 2016-05-10 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having electrode lead outs that are overlapped and have curved surfaces, and method of manufacturing the same |
| WO2024097033A1 (en) * | 2022-10-31 | 2024-05-10 | KYOCERA AVX Components Corporation | Multilayer capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101912279B1 (en) | Multi-layered ceramic capacitor part and board for mounting the same | |
| KR101412784B1 (en) | Multilayer ceramic capacitor | |
| KR101558023B1 (en) | Multilayer ceramic capacitor | |
| KR101548774B1 (en) | Multilayer ceramic capacitor | |
| KR101525645B1 (en) | Multilayer ceramic capacitor | |
| US10076036B2 (en) | Multilayer capacitor with via electrodes interconnecting internal electrodes and board having the same | |
| US9336946B2 (en) | Multilayer ceramic electronic component and assembly board having the same | |
| US20180130604A1 (en) | Multilayer ceramic capacitor and board having the same | |
| KR101792282B1 (en) | Multi-layered ceramic capacitor and circuit board for mounting the same | |
| KR101514604B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| US11094467B2 (en) | Multilayer ceramic capacitor and board having the same | |
| US9633790B1 (en) | Multilayer ceramic capacitor and board having the same | |
| US9524825B2 (en) | Multilayer ceramic capacitor and board for mounting thereof | |
| KR102193956B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| US10136518B2 (en) | Multilayer ceramic capacitor having three external electrodes and board having the same | |
| JP2004516676A (en) | Electrical multilayer semiconductor and fault prevention circuit provided with the element | |
| KR20140069480A (en) | Multi-layered ceramic electronic component | |
| US11657968B2 (en) | Multilayer capacitor and board having the same | |
| KR20050089493A (en) | Multi-layer ceramic capacitor | |
| KR101412842B1 (en) | Multi-layered ceramic electronic component | |
| US10707023B2 (en) | Electronic components | |
| KR102145316B1 (en) | Multi layer ceramic capacitor and board having the same | |
| CN114823145A (en) | Multilayer capacitor and method for manufacturing the same | |
| KR102584978B1 (en) | Multilayered capacitor and board for mounting the same | |
| KR101525740B1 (en) | Multilayer ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040305 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20051208 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20060526 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20051208 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |