[go: up one dir, main page]

KR20050083712A - 무선 통신 시스템용 전력 증폭기, 이를 포함한 ｕｍｔｓ핸드셋 및 그 전력 증폭기의 전력 소비 감소 방법 - Google Patents

무선 통신 시스템용 전력 증폭기, 이를 포함한 ｕｍｔｓ핸드셋 및 그 전력 증폭기의 전력 소비 감소 방법 Download PDF

Info

Publication number
KR20050083712A
KR20050083712A KR1020057005703A KR20057005703A KR20050083712A KR 20050083712 A KR20050083712 A KR 20050083712A KR 1020057005703 A KR1020057005703 A KR 1020057005703A KR 20057005703 A KR20057005703 A KR 20057005703A KR 20050083712 A KR20050083712 A KR 20050083712A
Authority
KR
South Korea
Prior art keywords
power
power amplifier
current
stage
amplifier
Prior art date
Application number
KR1020057005703A
Other languages
English (en)
Inventor
지우세페 그릴로
도메니코 크리스타우도
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050083712A publication Critical patent/KR20050083712A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 무선 통신 시스템에서 사용되는 전력 증폭기의 전력 소비를 감소시키기 위한 방법을 제공하는데, 이 전력 증폭기는 정지 전류를 나타내는 트랜지스터를 구비하며, 전력 증폭기의 정지 전류는 전력 증폭기의 평균 출력 전력에 따라 적응적으로 변경된다. 무선 통신 시스템에서의 사용을 위한 전력 증폭기가 제공되는데, 이 전력 증폭기는 정지 전류를 나타내는 트랜지스터를 구비하며, 전력 증폭기의 전력 소비를 감소시키기 위해 전력 증폭기의 평균 출력 전력에 따라 전력 증폭기의 정지 전류를 변경시키는 적응적 바이어싱 수단을 포함한다. UMTS 핸드셋은 전술한 바와 같이 특정된 전력 증폭기를 포함한다.

Description

무선 통신 시스템용 전력 증폭기, 이를 포함한 ＵＭＴＳ 핸드셋 및 그 전력 증폭기의 전력 소비 감소 방법{POWER AMPLIFIER AND METHOD FOR POWER AMPLIFICATION}
본 발명은 현재의 무선 및 통신 시스템에서의 전력 증폭을 위한 전력 증폭기 및 방법에 관한 것이다.
현재의 무선 및 통신 시스템은 시스템의 스펙트럼 효율을 최대화하는 선형 모드에서 동작하기 위한 전력 증폭기를 요구한다. 그러나, 선형성 요구조건은 효율성 요구조건과 상충한다. 전형적으로 선형 전력 증폭기는 클래스-B 또는 클래스-AB에서 바이어싱될 것이고, 그 선형성 사양에 도달하기 위해 피크 전력(PEP)로부터 대략 10dB 백-오프(back-off) 될 것이다. 결과적으로, 전력 증폭기의 전력 부가 효율(PAE)은 절충될 것이다.
이동 통신용 전력 증폭기에서, 출력 전력(POUT)은 통신 요구조건에 따라서 변한다. 통상 배터리로부터 유도되는 공급 전압은 소정 값에 고정된다. 공급 전류(IDC)는 클래스-AB 또는 클래스-B에서 작동하고 있는 증폭기에 대한 출력 전력과 함께 변할 것이다. 클래스-AB 또는 클래스-B의 출력 전류(iO)는 절사된 사인형(a truncated sinusoidal)의 전류이다. 클래스-B에 있어서, 도전 각(conduction angle), 즉, 전력 증폭기가 발생시키는 전류의 사인 곡선의 굴절률은 정확히 π와 같고, 또한 이는 IQ = 0을 의미한다. 클래스-AB에 있어서, 도전 각은 π보다 크므로 IQ>0 이 된다. 공급 전류(IDC)는 항상 정지 전류(quiescent current: IQ)보다 크거나 같다.
종래 해결책에서, VDC는 제조 기술에 의해 허용되는 최대 값으로 설정되고, 공급 발전기(배터리)를 통해 제공된다. 최대 전력 부가 효율(PAE)은 최대 출력 전력에 도달한다. 전력 증폭기는 최대 레벨 미만의 출력 전력 레벨에서 동작 시에 달성될 수 있는 최대 PAE보다 낮은 전력 부가 효율을 나타낼 수 있다.
현재 기술 수준의 이동 통신 및 무선 통신 체계에서, 전력 증폭기의 평균 출력 전력은 셀 용량을 최대화하도록 네트워크에 의해 설정된다. 결과적으로, 전력 증폭기가 최대 출력 전력으로 계속 전송할 필요는 없지만, 매우 빈번히 낮은 전력 레벨((W-)CDMA 시스템에서 통상 10dB 이하)로 백오프된다. 전력 증폭기는 낮은 전력 부가 효율을 보일 것이므로 비교적 높은 전력 소비를 보일 것이다. 예를 들어, 전력 부가 효율(PAEmax%) = 35%인 UMTS 핸드셋용의 전력 증폭기는 10dB 백-오프(back-off)에서 전형적으로 전력 부가 효율(PAE) = 12%를 보일 것으로 계산된다.
전력 증폭기 출력 전력은 통신 요구조건에 적응하도록 변하게 된다. 예를 들어, (W-)CDMA 시스템에서, 출력 전압은 셀-용량을 최대화하도록 변하게 된다. 기지국은 핸드셋으로부터 수신된 출력 전력을 측정하고 보다 양호한 값으로 출력 전력을 조절하기 위해 핸드셋에 명령을 송신한다. 이것을 전력 제어 루프라 하고, ETSI 2001년도의 ETSI의 UMTS: "UMTS TETRA 표준" TS 125.101장 11쪽 내지 13쪽 및 ETSI 2001년도의 ETSI: "UMTS TETRA 표준" TS 125.214장 10쪽 내지 20쪽에서 일례를 찾을 수 있다.
출력 전력이 변함에 따라 공급 전류(IDC)도 변할 것이다. 즉, 출력 전력이 감소됨에 따라, 공급 전류도 감소하게 될 것이다. 실제로, 도전 각이 증가할 것이고 전류(IDC)는 그 최소값(IQ)으로 향할 것이다. IDC의 변화는 전력 증폭기의 능동 소자의 성능을 변화시키고, 이득 및 선형성의 변화를 일으킨다. 매우 낮은 출력 전력에서, 전력 소비는 출력 전력 레벨에 대해 의존적일 것이다. 이 상황에서, 전력 스테이지는 클래스-A 증폭기로서 동작할 것이다.
현재의 이동 및 무선 통신에서 전력 증폭기의 고전력 소비는 통신 장비, 특히 이동 전화 및 이동 단말과 같은 이동 장비의 성능에 영향을 미친다. 이 소비는 감소되어야 한다.
이동 통신 및 무선 시스템에서, 전력 증폭기는 전형적으로 클래스-AB로 바이어스된다. 클래스-B 증폭기는 크로스-오버(cross-over) 문제에 의해 영향 받으며 통신 표준의 선형성 사양을 따르기에 충분히 선형적이지 못하다. 클래스-A 증폭기는 애플리케이션에 대해 충분히 선형적이지만 클래스-AB보다 훨씬 많이 소모하므로 이용되지 않는다. 증폭기의 모든 다른 클래스는 표준에 대해 충분히 선형적이지 못하고 복잡한 선형화 기술의 채택을 필요로 한다. 그 기술들은 이동 장비 구현용으로는 흥미를 끌지 못한다.
이 종류의 애플리케이션을 위한 전형적인 전력 증폭기는 구동기 스테이지와 전력 스테이지로 구분된다. 구동기 스테이지는 여러 종속된 스테이지로 구성될 수 있다. 2개의 스테이지는 그들 사이의 매칭 네트워크(matching network) 및 입력과 출력으로의 접속되는 2개의 다른 매칭 네트워크를 통해 접속된다. 바이어싱 블록(biasing block)은 구동기 스테이지 및 전력 스테이지 모두의 정지 전류를 설정한다.
전력 증폭기의 전력 스테이지는 IDC>IQ인 최대 출력 전력에서 성능이 최적화된다. 달성 가능한 전력 부가 효율을 얻기 위해, 완벽한 전력 증폭기의 선형성은 사양에 의해 요구되는 최소 값으로 설정된다. 낮은 출력 전력에서 동작 시, IDC는 전력 스테이지에서 감소된다. 이것으로 인해, 스테이지의 이득, 입력 및 출력 임피던스가 변한다. 통상적으로, 이들 변화는 이득이 가능한 최대로 일정하도록 구동기 스테이지의 바이어싱을 올바르게 선택함으로써 부분적으로 보상된다. 실제로, 증가하는 IDC로 인해, 전력 스테이지가 그 이득을 증가(확장)시키기 시작하자마자, 전형적으로 구동기 스테이지는 이득을 감소(압축)시킬 것이어서, 광범위한 출력 전력에 대한 이득 평탄도(gain flatness)가 달성된다. 또한, 낮은 출력 전력에 대해 전력 증폭기의 선형성은 표준 요구조건을 훨씬 넘어서는 레벨에 이르도록 증가한다.
도 1은 종래 전력 증폭기의 블록도를 도시하고 있다. 2개의 스테이지, 구동기 스테이지(2) 및 전력 스테이지(4)는 그들 사이의 매칭 네트워크(6) 및 입력과 출력으로의 2개의 다른 매칭 네트워크(8 및 10)를 통해 접속된다. 바이어싱 블록(12)은 구동기 스테이지 및 전력 스테이지 모두의 정지 전류를 설정한다.
도 2는 도 1의 종래 전력 증폭기에 대한 보다 상세한 블록도를 도시하고 있으며 동일한 참조번호가 동일한 구성요소에 사용되고 있다. 전력 증폭기, 예를 들어, 필립스 세미컨덕터스의 전력 증폭기 UAA3592는 매칭 네트워크(6)에 의해 상호 접속되는 전력 스테이지(4) 및 구동기 스테이지(2)로 구성된다. 입력 매칭 네트워크(8)는 구동기 스테이지(2)의 입력 임피던스를 공칭 임피던스로 변환시킨다. 출력 매칭 네트워크(10)는 출력 전력을 최대화하고 높은 차수 성분(higher order components)를 제거하며 안테나(14)에 접속된다. 2개의 전류 바이어싱 네트워크(13,15)는 각각 구동기 스테이지(2) 및 전력 스테이지(4)로의 바이어스를 제공하고 있다. 전력 구동기는 입력 전력에 대해 -4dB과 등가의 1dB 압축점(a 1dB compression point)을 갖는다. UAA3592는 전력 증폭기용 실시예를 고려하고 있지만, CDMA 체계를 위한 클래스 AB에서 동작하는 어떠한 전력 증폭기로도 확장하여 고려할 수 있다.
현재 기술 수준에서 발견할 수 있는 추가적인 바이어스 회로를 후술할 것이다.
미국 특허 제6,236,266호는 고주파수 신호를 전력 증폭하기 위한 헤테로접합 양극성 트랜지스터(Heterojunction bipolar transistor:HBT)를 포함하고, 멀티스테이지 전력 증폭기의 저전력 출력 동작 동안의 Rx 노이즈 증가를 억제하는 멀티스테이지 전력 증폭기를 위한 바이어스 회로 및 바이어스 공급 방법을 제시한다. 바이어스 회로는 외부 제어 회로로부터의 제어 신호(Vapc)를 멀티스테이지 전력 증폭기의 첫번째 스테이지 증폭기 HBT의 베이스에만 출력한다. 멀티스테이지 전력 증폭기의 두번째 및 그 이후의 스테이지 증폭기 HBT의 베이스에 대해서는 바이어스 회로가 제어 신호(Vapc)에 따라 전압 안정화기에 의해 조절되는 바이어스 전류를 공급한다. 미국 특허 제6,236,266호에서는 전력 증폭기의 정지 전류가 전력 레벨에 따라 변하게 되지만, 이 기술은 수신기 유닛의 노이즈를 감소시키는 목적으로 적용된다.
유럽 특허 0 734 118 A1는 RF 전력 증폭기의 선형 동작을 제공하는 능동 바이어싱 회로를 제시한다. 전류 발생기 회로는 RF 전력 증폭기의 증폭기 스테이지에 전류를 공급한다. 최종 전력 증폭기 스테이지에서는, 다이오드에 접속되는 트랜지스터를 포함하는 바이어스 제어 증폭기에 전류가 인가된다. 트랜지스터 다이오드는, 최고 RE 전력을 위해 필요한 최고 전류 레벨인 바이어스 전류를 갖는 RE 전력 증폭기의 최종 전력 증폭기 스테이지에서 트랜지스터 전력 증폭기의 게이트에 차례로 접속되고 제어하는 바이어스 제어 트랜지스터의 에미터에 레지스터를 통해 접속된다. 또한, 트랜지스터 다이오드 및 전류 발생기 회로는 RE 전력 증폭기의 반대 스테이지도 마찬가지로 전류 발생기로부터의 전류를 이용하여 제어되도록 RE 전력 증폭기의 반대 스테이지의 바이어스 제어 트랜지스터에 접속된다. 유럽특허 0 734 118 A1에서, 그 목적은 선형 동작을 유지시키는 것이다.
도 1은 종래의 전력 증폭기의 블록도를 도시하고 있다.
도 2는 도 1의 종래의 전력 증폭기, 예를 들어, 필립스 세미컨덕터스의 UAA3592 전력 증폭기의 보다 상세한 블록도를 도시하고 있다.
도 3은 본 발명의 일실시예에 따른 전력 증폭기의 블록도를 도시하고 있다.
도 4는 도 3에 도시된 바와 같은 본 발명의 일실시예에 따른 전력 증폭기의 보다 상세한 블록도를 도시하고 있다.
도 5는 도 4에 도시된 바와 같은 본 발명의 일실시예에 따른 전력 증폭기에서 이용되는 전력 검출기의 차동 구현의 회로도를 도시하고 있다.
도 6은 도 4에 도시된 적응적 바이어싱 네트워크의 디지널 구현의 블록도를 도시하고 있다.
도 7은, 아날로그 도메인에서, 도 4에 도시된 적응적 바이어싱 네트워크의 아날로그 구현을 도시하고 있다.
도 8은, 전류 도메인에서, 도 4에 도시된 적응적 바이어싱 네트워크의 아날로그 구현을 도시하고 있다.
도 9는 UMTS 전력 증폭기용의 본 발명에 따른 슬라이딩 바이어싱 및 종래 바이어싱에 대한 시뮬레이션된 IQ를 도시하고 있다.
도 10은 UMTS 전력 증폭기용의 본 발명에 따른 슬라이딩 바이어싱 및 종래 바이어싱에 대한 시뮬레이션된 IM3를 도시하고 있다.
도 11은 UMTS 전력 증폭기용의 본 발명에 따른 슬라이딩 바이어싱 및 종래 바이어싱에 대한 전력 소비 대 출력 전력에 대한 시뮬레이션을 도시하고 있다.
본 발명의 목적은 전력 소비가 급격히 감소되는 전력 증폭을 위한 전력 증폭기 및 방법을 제공하는 것이며, 특히, 클래스-AB 전력 증폭기의 경우에 관한 것이다.
이 목적은 무선 통신 시스템에서의 사용을 위한 전력 증폭기의 전력 소비를 감소시키는 방법에 의해 달성되며, 이 전력 증폭기는 정지 전류를 나타내는 트랜지스터를 구비하며, 이 전력 증폭기의 정지 전류는 전력 증폭기의 평균 출력 전력에 따라 적응적으로 변경된다.
본 발명의 방법에 대한 바람직한 실시예에서, 2개 이상의 스테이지를 갖는 전력 증폭기의 적응적 바이어싱은 전력 증폭기의 스테이지 중 하나 이상의 스테이지의 IQ 값을 변경시킴으로써 수행된다.
본 발명의 방법에 대한 바람직한 실시예에서, 2개 이상의 스테이지를 갖는 전력 증폭기의 적응적 바이어싱은 전력 증폭기의 모든 스테이지의 IQ 값을 변경시킴으로써 수행된다.
본 발명의 방법에 대한 다른 바람직한 실시예에서, 2개 이상의 스테이지를 갖는 전력 증폭기의 적응적 바이어싱은 전력 증폭기의 전력 스테이지의 IQ 값을 변경시킴으로써 수행된다.
본 발명의 방법에 대한 바람직한 실시예에서, 2개 이상의 스테이지를 갖는 전력 증폭기의 적응적 바이어싱은 전력 검출기에서 상기 전력 증폭기의 평균 출력 전력을 검출하고 검출된 전력 및 적응적 바이어싱 회로의 특정 기능에 따라 2개의 스테이지의 IQ 값을 변경시킴으로써 수행된다.
본 발명의 방법에 대한 바람직한 실시예에서, 평균 출력 전력에 비례하는 전압량 또는 전류량이 상기 전력 증폭기의 평균 출력 전력으로 검출된다.
본 발명의 방법에 대한 바람직한 실시예에서, 평균 출력 전력에 비례하는 전압량 또는 전류량이 전력 증폭기의 스테이지 중 임의의 스테이지, 바람직하게는 전력 증폭기의 구동기 스테이지에서 검출된다.
본 발명의 방법에 대한 바람직한 실시예에서, 평균 출력 전력은 스퀘어링 기능을 적용하고 구동기 스테이지 및/또는 전력 스테이지의 컬렉터 전류의 스케일링된 카피를 평균화함으로써 검출된다.
본 발명의 방법에 대한 바람직한 실시예에서, 전력 검출기에서 평균화 기능은 상기 스퀘어링 기능 직후에 수행된다.
본 발명의 방법에 대한 다른 바람직한 실시예에서, 평균화 기능은 적응적 바이어싱 네트워크에서 수행된다.
전술한 목적은 무선 통신 시스템에서의 사용을 위한 전력 증폭기에 의해 달성되며, 상기 전력 증폭기는 정이 전류를 나타내는 트랜지스터를 구비하고, 전력 증폭기에서의 전력 소비를 감소시키기 위해 전력 증폭기의 평균 출력 전력에 따라 전력 증폭기의 정지 전류를 변경시키는 적응적 바이어싱 수단을 포함한다.
적응적 바이어싱 수단을 포함하는 전력 증폭기에서는, 현재 기술 수준에서의 해결책과 비교할 때 전력 소비가 감소되고 이득 제어가 향상된다. 본 발명은 평균 출력 전력에 따라 전력 증폭기의 정지 전류를 적응적으로 변경하는데, 즉, 전력 증폭기의 하나 이상의 스테이지의 IQ 값을 변경시키는데 기초한다. 본 발명은 현재 기술 수준의 선형 전력 증폭기와 비교할 때 다음과 같은 장점을 지닌다.
1. 감소된 전력 증폭기 소비(전형적으로 70%의 소비 감소)
2. 전력 증폭기 내에서의 완전한 일체화-외부 구성 요소가 필요하지 않음.
3. 추가적인 핀(pin)이 필요하지 않음.
4. 장점 2와 3은 본 발명이 핸드셋의 아키텍쳐 변경 또는 PCB의 레이아웃 변경을 도입하지 않고 모든 핸드셋에 적합하도록 한다.
본 발명의 전력 증폭기에 대한 바람직한 실시예에서, 적응적 바이어싱 수단은 전력 증폭기의 출력 전력에 비례하는 양을 검출하는 전력 검출기 및 적응적 바이어싱 회로를 포함한다.
본 발명의 전력 증폭기에 대한 바람직한 실시예에서, 전력 검출기는 전력 증폭기의 출력 전력에 비례하는 양에 대해 스퀘어링 기능 및 평균화 기능을 제공하도록 구성된다.
본 발명의 전력 증폭기에 대한 바람직한 실시예에서, 전력 증폭기는 구동기 스테이지, 구동기 스테이지에 접속되는 전류 바이어싱 네트워크, 중간 매칭 네트워크, 전력 스테이지 및 전력 스테이지에 접속되는 전류 바이어싱 네트워크를 포함하며, 전력 검출기는 구동기 스테이지의 입력단에 접속되고, 적응적 바이어싱 네트워크는 전력 스테이지의 입력단에 접속된다.
본 발명의 전력 증폭기에 대한 바람직한 실시예에서, 적응적 바이어싱 회로는 전력 검출기에 접속되는 프로세싱 블록 및 프로세싱 블록과 전력 스테이지의 입력단 사이에 접속되는 전류 바이어싱 네트워크를 포함한다.
본 발명의 전력 증폭기에 대한 바람직한 실시예에서, 프로세싱 블록은 아날로그-디지털 변환기, 전력 증폭기의 평균 출력 전력에 따라 전력 증폭기의 정지 전류를 변경시키는 기능을 제공하는 룩-업 테이블 및 디지털-아날로그 변환기를 포함한다.
본 발명의 전력 증폭기에 대한 바람직한 실시예에서, 프로세싱 블록은 함수
를 구현하는 차동 아날로그 회로를 포함하고,
ΔG는 이득 변동량이고 ΔGmax는 애플리케이션에 의해 허용되는 최대 이득 변동량이며 spec(선형성)은 애플리케이션에 대한 선형성 사양이다.
본 발명의 전력 증폭기에 대한 바람직한 실시예에서, 프로세싱 블록은 Ipow = Isq-Iref의 차가 전류 도메인에서 산출되고 Ipow를 흐르게 하는 노드와 접지 사이에 접속되는 커패시터에 의해 평균화가 수행되는 아날로그 구현 회로를 포함한다.
본 발명의 아날로그 구현은 전력 증폭기의 바이어싱에서 단계(steps)로 구분되지 않으므로 동작의 연속성을 제공한다.
본 발명의 전력 증폭기에 대한 바람직한 실시예에서, Ipow를 흐르게 하는 노드와 접지 사이에 다이오드 스테이지가 접속된다.
본 발명의 전력 증폭기에 대한 바람직한 실시예에서, Ipow를 흐르게 하는 노드와 프로세싱 블록의 출력단 사이에 제공되어 Iout을 출력하는 미러 회로(mirror circuit) 사이에 저항기가 접속된다.
전술한 목적은 전술한 바와 같이 구성되는 전력 증폭기를 포함하는 UMTS 핸드셋에 의해서도 달성될 수 있다.
본 발명을 특징 짓는 신규 사항에 대한 이들 및 다양한 다른 장점 및 특징은 첨부된 청구 범위에서 지시되어 있다. 그러나, 본 발명의 보다 나은 이해를 위해, 본 발명의 바람직한 실시예가 도시되어 있는 첨부된 도면을 참조하여 그 장점, 목적을 설명할 필요가 있다.
도 3은 구동기 스테이지(2)와 전력 스테이지(4) 사이의 매칭 네트워크(6) 및 안테나로의 매칭 네트워크(8 및 10)를 통해 입력단과 출력단에 접속되는 구동기 스테이지(2) 및 전력 스테이지(4)를 갖는 전력 증폭기를 도시하고 있다. 본 발명의 적응적 바이어싱 수단은 전력 검출기(16) 및 적응적 바이어싱 회로(18)를 포함한다. 전력 검출기(16)는 전력 증폭기의 평균 출력 전력을 검출하고 그것을 적응적 바이어싱 회로(18)에 공급한다. 적응적 바이어싱 회로(18)는 검출된 전력 및 특정화된 기능에 따라서 2개의 스테이지(2,4)의 IQ의 값을 변화시킨다. 도 3에 따르면, 전력 검출기는 구동기 스테이지(2)의 출력단에서 전력을 감지한다. 하지만, 이 감지는 전력 증폭기의 임의의 부분(구동기 스테이지(2)의 입력단, 구동기 스테이지(2)의 출력단, 전력 스테이지(4)의 입력단, 전력 스테이지(4)의 출력단)에서도 수행될 수 있다. 중요한 것은 양(전압 또는 전류)이 평균 출력 전력에 비례하여 발생된다는 점이다.
전력 검출기(16)의 정확성을 감소시키는 클리핑(clipping) 및/또는 크로스오버(crossover) 효과를 피하기 위해, 신호가 완전한 사인 곡선인 노드에서 전력 감지를 수행하는 것이 유리하다. 그러므로, 대부분 클래스-A로서 기능하는 구동기 스테이지에서 감지를 수행하는 것이 바람직하다.
도 4는 입력 전력에 의해 구동되는 적응적 바이어싱 수단(16,18)을 이용하는 슬라이딩 바이어싱 전류를 갖는 적응적 바이어싱을 이용하는 UMTS용의 선형 전력 증폭기의 계략도를 도시하고 있다. 기본적으로, RF 전력은 전력 증폭기의 입력단에서 판독된다. 그 후 RF 전력은 전력 스테이지(4)의 정지 전류를 제어한다. RF 전력에 의해 제어되는 적응적 바이어싱 수단은 3개의 서브-논리 블록인 전력 검출기(16), 오프셋 소거기(offdet eraser: 20) 및 프로세싱 블록(22)으로 분리되어왔다. 본 실시예에서, 전력 검출기(18)는 구동기 스테이지(2)의 입력에 접속된다. 오프셋 소거기는 전류 바이어싱 네트워크(13)와 프로세싱 블록(22) 사이에 접속된다. 프로세싱 블록은 오프셋 소거기(20) 및 전력 검출기(18)에 접속되고, 또한, 전류 바이어싱 네트워크(15)를 통해 전력 스테이지(4)의 입력에 접속된다. 전류 바이어싱 네트워크(15)는 입력 전력에 의존하는 슬라이딩 바이어스 전류인 신호 ISLID(Pin)를 수신하고, 전력 스테이지(4)에 공급한다.
전력 검출기(16)는 RF 전력에 비례하는 DC 전류를 발생시키고, 오프셋 소거기(20)는 바이어싱 및 프로세싱 블록(22)이 필터링, 통합(integration) 및 클리핑 기능을 수행함으로 인해 전력 검출기(16)의 DC 오프셋을 제거한다. 슬라이딩 바이어싱을 구현하기 위해, RF 입력 또는 전력 증폭기의 출력 전력을 알 필요가 있다. RF 전력은 전력 스테이지(2)(도 4)의 입력단에서 감지된다. 이 정보는 전력 검출기(16)에 의해 전류로 변형된다. 후속하는 프로세싱 블록(19)은 이 전류를 처리하는데 이용된다.
도 5에 도시된 바와 같이 전력 검출기(16)를 구현하는 최선의 방식은 스퀘어링 기능(squaring finction)을 이용하고 구동기 스테이지 및/또는 전력 스테이지의 컬렉터 전류의 스테일링된 카피(scaled copy)를 평균화하는 것이다. 스퀘어링 기능 직후에 평균화 기능을 배치하는 것도 가능하지만 필수적인 것은 아니다. 적응적 바이어싱 회로에서도 평균화가 수행될 수 있다.
도 5는 전력 증폭기 환경에서의 전력 검출기(16)의 보다 상세한 회로를 도시하고 있다. 기준 전류(Iref)는 스퀘어링 회로(26)를 통해 트랜지스터(Q3)에 공급되는데, 그 베이스는 Ibias가 인가되는 트랜지스터(Q1)의 베이스에 접속된다. 다른 트랜지스터(Q4)는 Ibias 사이에 접속되고 저항기(R1)을 통해 트랜지스터(Q1)의 베이스에 접속된다. 저항기는 인덕턴스(28)를 통해, 커패시턴스(30)를 통해 RFin를 갖는 단자에 접속되는 저항기(R2)에 접속된다. 저항기(R2)와 커패시턴스(30) 사이의 노드는 트랜지스터(Q0)의 베이스에 접속된다. 트랜지스터(Q0)의 컬렉터는 RFout을 갖는 단자에 접속된다. 트랜지스터(Q0)의 베이스는 트랜지스터(Q2)의 베이스에 접속되고, 또한, 트랜지스터(Q2)의 컬렉터는 Isq를 출력하는 스퀘어링 회로(32)에 접속된다.
도 5는 RF 전류 및 정지 전류를 감지하는 방안을 도시하고 있다. RF 전류는 구동기 BJT(Q0)의 베이스 상에서 직접 감지된다. 구동기 스테이지의 (IDC)에 의해 발생된 오프셋을 보상하기 위해, Q3에 의한 바이어싱 네트워크 상에서 정지 레벨이 검출된다. 구현할 전력 검출기(16)의 회로를 복제하여, 오프셋 소거기(20)는 온도 변화를 보상하도록 허가한다. 이 오프셋 소거기(20)는 구동기 BJT의 정지 성분 부분만이 공급되기 때문에, Icq1-q에 의해 발생되는 오프셋을 보상한다. 양극성 트랜지스터(Q2)는 RF 신호를 감지하지만, Q3은 정지 전류의 정지 성분 부분만을 검출한다. 실제로, 인덕터는 RF 경로를 방해하고 결과적으로 바이어스와 RF 회로 사이의 분리를 보장한다. 오프셋 보상은 독립 전류 기준에 의해 수행될 수 있다. 이 해결책은 구현하기 쉬울 것 같지만, 전력 증폭기에서의 온도 변화 및 전력 검출기에 의해 유도되는 허용 오차(tolerance)는 보상되지 않을 것이다. 전력 검출기의 카피를 채택하는 것은 이들 변동을 부분적으로 보상하도록 한다.
온도 변화 및 DC-오프셋을 방지하기 위해, 전력 검출기에 차동적 접근이 이용될 수 있다. 도 5는 전력 검출기의 차동적 구현을 도시하고 있다. RF 전력 트랜지스터는 트랜지스터(Q0)이다. 전류(Ibias)는 트랜지스터 쌍(Q1-Q0)에 의해 트랜지스터(Q0)로 반사(mirrored)된다. 트랜지스터(Q0)의 정지 전류는
와 등가일 것이다.
여기서, A0 및 A1은 각각 트랜지스터(Q0) 및 트랜지스터(Q1)의 에미터 영역이다. 트랜지스터(Q0)의 컬렉터 전류는 트랜지스터(Q2)로 반사된다. 트랜지스터(Q2)는 트랜지스터(Q0)보다 작도록 선택된다. 전력 소비를 감소시키기 위해, 트랜지스터(Q2)는 다음 식에 따라 트랜지스터의 전류를 감지한다.
여기서, IC0 및 IC2는 각각 트랜지스터(Q0) 및 트랜지스터(Q2)의 컬렉터 전류이고, n은 트랜지스터(Q2) 및 트랜지스터(Q0)의 에미터 영역 사이의 비율이다. 이것으로 인해, 트랜지스터(Q2)의 정지 전류는 트랜지스터(Q0)의 정지 전류에 비례할 것이고, 트랜지스터(Q3)은 인덕턴스의 필터링 효과로 인해 그 베이스 상에 RF 신호를 수신하지 않는다. 그러므로 컬렉터 전류가 Ibias에 비례하며 일정할 수 있다. 만일 에미터 영역 비율 트랜지스터(Q3) 대 트랜지스터(Q1)가 적합하게 선택된다면, 그 후 트랜지스터(Q3)의 컬렉터 전류는 트랜지스터(Q2)의 정지 전류와 등가일 것이다. 그러므로,
추가적인 감지 트랜지스터(Q3)가 온도 및 바이어싱 효과를 보상하고 출력으로부터 IQ-성분(term)을 제거하는 데 이용된다.
트랜지스터(Q1) 및 트랜지스터(Q3)의 컬렉터 전류가 스퀘어링될 것이며, 평균화되고 감산되거나(subtracted), 이와는 달리, 스퀘어링되고, 감산되고 평균화되어 ISQ를 산출한다.
고주파수 성분을 무시하면 출력 전류
를 얻게 된다.
IPOW가 증폭된 신호의 전류의 스퀘어 크기에 직접적으로 비례하므로 평균 전력에 비례한다. 정지 전류 성분이 식 (7)에는 나타나지 않기 때문에, 슬라이딩 바이어싱 기술이 감지가 수행되는 동일한 트랜지스터에도 적용될 수 있다. 실제로, 제어되는 것(정지 전류)은 감지된 양(전력 표시자(IPOW))에 존재하지 않는다. 이 방식에서는, 제어된 양(IQ)이 감지된 양에서도 존재할 경우에 존재할 발진(oscillation)의 리스크가 없다.
식 (5)에서, 클래스-A에서의 감지된 증폭기 동작(works), 즉, 감지된 전류는 완전한 사인 곡선 형태를 갖는 것으로 가정한다. 이 가정이 일반적인 것은 아니지만, 왜곡 효과(distortion effect) 및 소비를 감소시키기 위해, 대부분 클래스-A인 구동기 스테이지의 출력에서 감지가 일어나기 쉽다. 또한, 만일 구동기 스테이지가 클래스-AB이면, 전력 감지는, 파라미터(P1 및 P2)에 의한 식 (9a) 내지 (9b)에서 표현되는 출력 전력의 제한된 범위 (및 최대 전력으로부터 확실히 백-오프된 범위)에서만 필요할 것이다. 이 조건에서, 구동기 스테이지는 클래스-A 또는 클래스-A에 매우 근접한 것에서 동작할 것이어서, 식 (5)는 적합한 근사값을 나타낸다.
식 (5) 및 식 (6)에서, 스퀘어링 기능은 완벽한 것으로 가정된다. 이것은 필수적인 것은 아니며, 낮은 정확도를 가진 스퀘어링 회로도 이용될 수 있다. 실제로, 고주파수 톤(tone)은 평균화에 의해 없어질 것이며, 정지 전류의 효과는 소거에 의해 없어질 것이다. 결국, 중요한 것은 출력 전력의 모노톤(monotone: Bi-유니보컬(univocal)) 기능을 갖는 것이다.
적응적 바이어싱 회로의 목적은 평균 출력 전력에 대해 전력 증폭기를 위한 최적의 IQ를 발생시키는 것이다. 그러므로, 이 블록은 소비된 전력이 선형성을 가진 최소값이고 이득 변동량 제한이 부과되도록 기능하여야 한다. 즉,
ΔG < ΔGmax 이고 spec(선형성)이며, 여기서 ΔG 는 이득 변동량이고 ΔGmax 는 애플리케이션에 의해 허용되는 최대 이득 변동량이며, spec(선형성)은 애플리케이션에 대한 선형성 사양이다. 이 사양은 통상적으로 ACLR 및/또는 EVM에 관한 것이지만 어떠한 선형성 사양도 이용될 수 있다. ACLR 사양의 경우, 그것을 IM3 사양으로 변환하는 것이 유용하다. 그러므로, 선택된 기능은 전력 증폭기의 종류 및 선택된 애플리케이션에 의존한다.
최적의 Iq의 선택은 애플리케이션 제한에 강하게 의존한다. 아주 낮은 전력에서 종래 선형 전력 증폭기는 사양에서 요구되는 것보다 훨씬 더 선형이다. 이 동작 영역에서 전력 증폭기는 클래스-A처럼 기능하고, 그 IM3(제 3 오더 인터-모듈레이션 제품)은 매우 낮을 것이다. IM3는 선형 전력 증폭기의 선형성 기능을 지시한다. 선형 전력 증폭기에 있어서, IM3는 1dB 압축점으로부터 훨씬 떨어진 백오프 시에, 전력 감소에 따라 2dB/dB의 기울기로 감소한다.
표준으로부터 허용된 최소 IM3에 도달하는 값까지 IQ를 감소기키는 것에 대해 고려해 볼 수 있다. 그러나, 매우 낮은 전력에서는, 이득에 관한 변동이 중요하다. 그 최적의 값으로부터 낮은 값으로 감소하는 IQ는 이득 변동을 초래할 수 있다. (UMTS와 같이) WCDMA 표준에서, 이득 변동량은 항상 어떤 값, 전형적으로 ΔGmax =1dB 미만으로 유지되어야 한다. 이것은 기능의 선택에서 낮은 POUT에서 IQ=IQ(POUT)이라는 주요 제한을 나타낸다.
낮은 IQ가 선택되는 경우에 전력 소비에 대한 결과물은 DC 컬렉터 전류(IDC)가 0dB보다 높은 출력 전력에 대해 증가하기 시작한다는 것이다. 그러나, 낮은 정지 전류 동작에서는, 상대적인 변동이 매우 강하다. 낮은 IQ 값에 있어서, 이득 변동은 Pout = 0dB에 가까운 값으로 측정된다. 20dBm보다 높은 출력 전력에 있어서, IDC는 IQ의 선택에 의해 강하게 영향 받는다.
IQ = IQ(Pout)은 다음과 같이 선택된다.
a) 저전력에 있어서: 최대로 허용되는 이득 변동량보다 작은 이득량 변동을 허용하는 최소 전류를 IQ로서 선택한다.
b) 중간 전력에 있어서: 선형성 제한이 고려되도록 (전형적으로 IM3) IQ를 변화시킨다.
c) 고전력에 있어서: 전력 소비에 영향을 주지 않을 것이므로, IQ를 공칭값으로 선택한다.
도 6에 도시된 바와 같이, 이 기능의 구현은 아날로그-디지털 변환기(ADC), 룩-업 테이블(LUT) 및 디지털-아날로그 변환기(DAC)를 통해 디지털 도메인에서 수행될 수 있다. 아날로그-디지털 변환기(ADC)는 전력 검출기의 출력을 디지털화하고 그것을 정지 전류의 정확한 값을 산출하는 룩-업 테이블로 전송한다. 이 값은 바이어싱 네트워크로 공급될 실제 IQ (또는 그 스케일링된 버젼)로 변환되기 위해 디지탈-아날로그 변환기(DAC)로 전송될 것이다.
적응적 바이어싱 회로의 아날로그 구현에서, 아날로그 블록은 공식 (10)과 같은 기능 IQ = IQ(Pout)을 구현해야 한다. 양(Pout)은 전력 검출기에 의해 발생된 전압 또는 전류를 통해 회로에 공급된다. 디지털 구현에서는 정지 전류에 대한 양자화 노이즈가 RF 신호에서 방해를 유발할 수 있기 때문에, 디지털 구현보다는 아날로그 구현이 바람직하다.
그 기능의 가능한 구현은 다음과 같이 표현될 수 있다.
이들 식은 어떤 레벨(Pr)보다 낮은 출력 전력에 있어서 정지 전류는 그 값(IQ1)보다 낮게 설정되어야 함을 나타낸다. 그 후, P2보다 큰 출력 전력에 있어서는 정지 전류는 IQ2로 설정되어야 한다. 중간 값에 있어서는 정지 전류는 중간 값에 설정되어야 한다. 식 (9a) 내지 (9c)에 표현된 함수는 용이한 구현에 대해 극히 간단하다는 이점을 갖는다. 아마도 낮은 출력 전력에 있어서 정지 전류는 작은 값으로 유지될 수 있다는 점을 유의해야 한다. 그러므로, IQ1 < IQ2 이다. 낮은 출력 전력 레벨에서, 그 만큼의 양이 절약되는 전력이 제공된다는 결론을 내릴 수 있다.
아날로그 도메인에서의 구현이 도 7에 도시되어 있다. 저항기(R2,1 및 R2,2) 및 커패시터(C1 및 C2)가 (만일 Iref가 고주파수 성분을 가지고 있지 않으면 그 분기(branch) 상의 커패시터가 제거될 수 있으므로) 전류(Isq 및 Iref)의 고주파수 성분을 제거한 평균화 기능을 구현한다. 저항기(R2,1 및 R2,2)는 전류(Isq 및 Iref)의 저주파수 성분을 전압(V = R2(Isq-Iref))으로 변환시킨다. 그 후, 이 전압은 차동 전력 증폭기에 의해 전류로 재변환된다. 바이어싱 전류(Ibias)는 2개의 저항기(R1,1 및 R1,2)를 통해 커패시터(C1)와 저항기(R2,1) 사이의 노드 및 커패시터(C2)와 저항기(R2,2) 사이의 노드에 각각 접속되는 트랜지스터(T1 및 T2)의 에미터에 공급된다. 트랜지스터(T1 및 T2)의 컬렉터는 Iout+ 및 Iout- 를 각각 갖고 있다. Isq는 R2,1로부터의 출력이고 Iref는 R2,2에 공급된다.
식 (11)은 출력 전류가 차동 전력 증폭기의 바이어싱 전류보다 크지 않도록, 즉, Iout ≤IB가 되도록 유지한다.
이 회로의 동작은 식 (9a) 내지 식 (9b)에 대해 다음과 같이 분석될 수 있다. 매우 낮은 전력에서, RF 신호는 도 5의 트랜지스터(Q2)에서 추가적인 DC 전류를 발생시킬 수 없을 것이다. 그러므로
중간 전력에서
매우 높은 전력에서, 차동 전력 증폭기의 쌍은 포화될 것이며,
추가적인 상수가 없는 한, 식 (11) 내지 식 (14)는,
를 완벽하게 충족시킨다.
적응적 바이어싱 회로의 전류 도메인에서의 프로세싱 블록(22)의 구현이 도 8에 도시되어 있다. 차(Ipow = Isq-Iref)는, 노드(A: V1)와 접지 사이에 접속되는 커패시터에 의해 수행되는 평균화 이전에, 전류 도메인에서 형성된다. 바람직하게는, 출력 전류는 Ipow의 필터링된 버젼인 저전력 증폭기와 등가이다. 높은 레벨에서의 클리핑은 저항기(R)와 노드(A: V1)와 접지 사이에 접속되는 3개의 다이오드에 의해 수행된다. 실제로, 최대 출력 전류는 노드 (A)에서의 전압이 최대일 때, 즉, VA=3VD일 때 도달하게 된다. 이 경우에, 저항기(R)을 통하여 흐르는 전류는 IR=(3VD-VB)/R과 같을 것이고, VB는 상수로 가정될 수 있는 전류 미러(mirror)의 입력단에서의 전압이 된다.
도 8의 회로는 2개의 입력(Isq 및 Iref)과 1개의 출력(Iout)을 갖는다. Isq는 전력 검출기로부터 유입된다. 입력(Iref)은 기준 회로로부터 유입되고 Isq에 포함되는 오프셋을 소거하는 것을 돕는다. 다이오드(D1 내지 D3)는 공칭 전류 레벨이 도달되면 전류를 클리핑한다. 전술한 어떤 출력 전력, V1은 다이오드를 도전시키기에 충분히 크다. 그래서, 출력 전류(Iout)의 포화가 시작되고, 초과 전류(Idet)가 다이오드(D1 내지 D3)를 통해 흐른다. Isq에 포함되는 IRF는 커패시터(C)에 의해 제거된다. 커패시터(C)는 2개의 기능, RF 신호의 필터링 기능 및 저항기(R)을 이용하여 RF 전력에 대한 DC 전류를 통합하는 기능을 수행한다. 그래서, Idet만이 저항기(R)를 통과할 수 있고, 그 후, 출력 분기의 전류 미러(40)에 의해 반사된다. 전력 RF가 증가함에 따라, Idet 또한 증가한다. 결과적으로, 노드 (A)에서의 V1도 증가하고 노드(B)에서의 V2는 일정하게 남게 된다.
도 9에서, 도 8에 도시된 회로에 의해 구현된 IQ의 시뮬레이션이 도시되어 있다. 이 구현은 1dB보다 작은 (ΔG < ΔGmax =1dB) 이득 변동량을 허용한다. 선형성에 대한 결과는 도 10에 도시되어 있다. 만일 IM3가 종래 해결책에서의 IM3 보다 크더라도, 요구되는 IM3보다 훨씬 아래임을 발견할 수 있다. 본 기술로 인한 전력 소비의 감소를 추정하기 위해, (W-)CDMA 체계의 POUT 확률 분포가 수식 [6]에서 전술한 바와 같이 고려되어야 한다. 전력 확률 분포를 고려하여, 이 방법은 70%에 이르는 전력 소비의 감소를 일으킬 수 있다.
도 9는 종래 바이어싱 및 슬라이딩 바이어싱의 경우에 mA 단위의 전력 스테이지의 정지 전류 대 dB 단위의 출력 전력을 도시하고 있다. 정지 전류가 백-오프 상태에서의 전력 소비를 결정하고 대부분의 시간 동안 전력 증폭기는 이 영역에서 동작할 것으로, 도 9는 전력의 급격한 감소를 암시적으로 나타낸다. 실제로, 정지 전류는 3.5배만큼 감소되었다.
도 10은 종래 바이어싱 및 슬라이딩 바이어싱의 경우에서 dBc 단위의 IM3 대 dBm 단위의 출력 전력을 도시하고 있다. 매우 낮은 RF 전력으로부터 시작하는 최소 정지 전류를 선택하여, IM3 곡선의 경로는 종래 전력 증폭기의 IM3 곡선에 평행할 것이지만, 그 곡선의 위쪽에 머무를 것이다. 슬라이딩 바이어싱이 동작하여 UMTS 표준의 선형성 사양이 수행되는 것은 아무런 의미가 없다.
2개의 곡선은 정지 전류를 갖는 전력 스테이지를 제공함으로써 획득되었다. 슬라이딩 전류가 선택되어 슬라이딩 전력 증폭기의 IM3 곡선은 백-오프 조건에서의 UMTS 요구조건에 대한 IM3 임계치 아래이다. RF 전력이 증가됨에 따라 IM3는 -40dBc 임계치를 초과한다. 이 영역에서, 선형성을 회복하고 장애를 극복하기 위해 전류가 증가되어 사양을 충족시키게 된다. 0dBm과 15dBm 사이의 범위 위에서 이득 평탄도와 신호 레벨 사이의 보상이 존재하고, 이것이 ΔIM3가 거의 상수로 유지되는 이유이다.
20dBm를 넘는 범위에서, 전력 스테이지의 정지 전류의 종래 레벨이 저장된다. 실제로, 이 영역에서, 전력 스테이지의 DC 전류는 더 이상 정지 전류에 의존하지 않으며, 전력 절감 측면에서 낮은 바이어스 포인트를 유지하는 데 장점을 제공하지 않는다. 슬라이딩 전력 증폭기의 IM3 곡선은 종래 전력 증폭기 곡선과 중첩되며 슬라이딩 전력 증폭기는 필요한 선형성을 갖는 최대 전력을 전송할 수 있을 것이다. 슬라이딩 바이어싱은 도 9를 참조하여 설명한 바이어싱 곡선을 따라 수행되었다.
도 11은 UAA3592 전력 증폭기용의 슬라이딩 바이어싱 및 종래 바이어싱의 경우에 mW 단위의 전력 소비 대 dBm 단위의 출력 전력을 도시하고 있다. DC 전력 소비는 깊은 백-오프, 즉, 전력 소비에 대한 바이어싱 효과에서는 3분의 1에 이를 만큼 감소되었다. 이동 전화 전력 분포는 도 11에 도시된 DC 전력 소비의 가중 기능(weighting function)으로서 해석될 수 있다. 전력 증폭기가 시간의 80%를 Pout < 15dB에 대해 소비하므로, 이 영역에서의 DC 전력 소비는 정지 전류가 감소됨에 따라 강하게 감소되며, 이것은 슬라이딩 바이어싱 기술이 전력 증폭기의 소비 성능을 향상시키는 데 적합하다는 것을 의미한다. 또한, 슬라이딩 바이어스에 대한 추가적인 회로가 1mW 미만을 소비한다는 것이 증명되었다. 따라서, 회로의 추가가 전력 증폭기의 전력 절감을 훼손시키지 않는다.
MOS 형태의 전력 검출기를 갖는 본 발명은 도 5에 설명된 바와 같이 차동적인 방식으로 구현되었으며, 도 8에 도시된 바와 같이, 적응적 회로는 UAA3592에 설계를 기초한 UMTS 전력 증폭기용의 구현이라는 조건 하에 있다. 시뮬레이션 결과는 본 발명의 실현 가능성과 달성된 결과를 제시한다.
본 발명은 여러 출력 전력 범위에서 동작하는 모든 클래스-A 및 클래스-AB 전력 증폭기에 적용될 수 있다. 여기서 UMTS 전력 증폭기에 대해 구현이 수행된다. 그러나, 본 발명은 모든 이동 통신 표준(예를 들어, EDGE, UMTS, CDMA, W-CDMA, TD-SDMA) 및 전력 증폭기의 선형성을 요구하는 무선 표준에 대해 성공적으로 구현될 수 있다. 본 발명은 그들이 사용하는 기술(Si, SiGe, GaAs, InP)과 무관하게 양극성 및/또는 (MOS)FET 전력 증폭기에 적용될 수 있다. 애플리케이션에 나타낸 모든 회로는 BJT 포맷이지만, MOS 방식에서도 용이하게 구현될 수 있다.
본 명세서에 포함되는 본 발명의 새로운 특징 및 장점을 앞서 설명하였다. 그러나, 이는 단지 예시를 위한 것으로 이해될 것이다. 본 발명의 범위를 벗어남 없이, 부적인 변경, 특히, 형태, 크기 및 부품의 배열에 관한 변경이 이루어질 수 있을 것이다. 물론, 본 발명의 범위는 첨부된 청구 범위의 표현에 의해 정의된다.

Claims (21)

  1. 무선 통신 시스템용 전력 증폭기의 전력 소비를 감소시키기 위한 방법으로서,
    상기 전력 증폭기는 정지 전류(quiescent current)를 나타내는 트랜지스터를 구비하고, 상기 전력 증폭기의 상기 정지 전류는 상기 전력 증폭기의 평균 출력 전력에 따라 적응적으로 변경되는
    방법.
  2. 제 1 항에 있어서,
    2개 이상의 스테이지를 갖는 상기 전력 증폭기의 적응적 바이어싱(adaptive biasing)은 상기 전력 증폭기의 상기 스테이지 중 하나 이상의 스테이지의 IQ 값을 변경시킴으로써 수행되는
    방법.
  3. 제 1 항에 있어서,
    2개 이상의 스테이지를 갖는 상기 전력 증폭기의 적응적 바이어싱은 상기 전력 증폭기의 모든 스테이지의 IQ 값을 변경시킴으로써 수행되는
    방법.
  4. 제 1 항에 있어서,
    2개 이상의 스테이지를 갖는 상기 전력 증폭기의 적응적 바이어싱은 상기 전력 증폭기의 전력 스테이지의 IQ 값을 변경시킴으로써 수행되는
    방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    2개 이상의 스테이지를 갖는 상기 전력 증폭기의 적응적 바이어싱은 전력 검출기에서 상기 전력 증폭기의 평균 출력 전력을 검출하고 검출된 전력 및 적응적 바이어싱 회로의 특정 기능에 따라 상기 2개의 스테이지의 IQ 값을 변경시킴으로써 수행되는
    방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 평균 출력 전력에 비례하는 전압량 또는 전류량이 상기 전력 증폭기의 평균 출력 전력으로 검출되는
    방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 평균 출력 전력에 비례하는 전압량 또는 전류량이 상기 전력 증폭기의 스테이지 중 임의의 스테이지, 바람직하게는 상기 전력 증폭기의 구동기 스테이지에서 검출되는
    방법.
  8. 제 5 항에 있어서,
    상기 평균 출력 전력은 스퀘어링 기능(squaring function)을 적용하고 상기 구동기 스테이지 및/또는 전력 스테이지의 컬렉터 전류의 스케일링된 카피(scaled copy)를 평균화함으로써 검출되는
    방법.
  9. 제 8 항에 있어서,
    상기 전력 검출기에서 상기 평균화 기능은 상기 스퀘어링 기능 직후에 수행되는
    방법.
  10. 제 8 항에 있어서,
    상기 평균화 기능이 상기 적응적 바이어싱 회로에서 수행되는
    방법.
  11. 무선 통신 시스템용 전력 증폭기로서,
    상기 전력 증폭기는 정지 전류를 나타내는 트랜지스터를 구비하고,
    상기 전력 증폭기에서의 전력 소비를 감소시키기 위해 상기 전력 증폭기의 평균 출력 전력에 따라 상기 전력 증폭기의 상기 정지 전류를 변경시키는 적응적 바이어싱 수단을 포함하는
    전력 증폭기.
  12. 제 11 항에 있어서,
    상기 적응적 바이어싱 수단은 상기 전력 증폭기의 출력 전력에 비례하는 양(quantity)을 검출하는 전력 검출기 및 적응적 바이어싱 회로를 포함하는
    전력 증폭기.
  13. 제 12 항에 있어서,
    상기 전력 검출기는 상기 전력 증폭기의 출력 전력에 비례하는 양에 대한 스퀘어링 기능 및 평균화 기능을 제공하도록 구성되는
    전력 증폭기.
  14. 제 12 항에 있어서,
    구동기 스테이지, 상기 구동기 스테이지에 접속되는 전류 바이어싱 네트워크, 중간 매칭 네트워크(intermediate matching network), 전력 스테이지 및 상기 전력 스테이지에 접속되는 전류 바이어싱 네트워크를 포함하며,
    상기 전력 검출기는 상기 구동기 스테이지의 입력단에 접속되고, 상기 적응적 바이어싱 회로는 상기 전력 스테이지의 입력단에 접속되는
    전력 증폭기.
  15. 제 12 항에 있어서,
    상기 적응적 바이어싱 회로는 상기 전력 검출기에 접속되는 프로세싱 블록 및 상기 프로세싱 블록과 상기 전력 스테이지의 입력단 사이에 접속되는 전류 바이어싱 네트워크를 포함하는
    전력 증폭기.
  16. 제 15 항에 있어서,
    상기 프로세싱 블록은 아날로그-디지털 변환기, 상기 전력 증폭기의 평균 출력 전력에 따라 상기 전력 증폭기의 상기 정지 전류를 변경시키는 기능을 제공하는 룩-업 테이블 및 디지털-아날로그 변환기를 포함하는
    전력 증폭기.
  17. 제 15 항에 있어서,
    상기 프로세싱 블록은 함수
    를 구현하는 차동 아날로그 회로를 포함하고,
    ΔG는 이득 변동량이고 ΔGmax는 애플리케이션에 의해 허용되는 최대 이득 변동량이며 spec(선형성)은 애플리케이션에 대한 선형성 사양(linearity specification)인
    전력 증폭기.
  18. 제 15 항에 있어서,
    상기 프로세싱 블록은 Ipow = Isq-Iref의 차가 전류 도메인에서 산출되고 Ipow를 흐르게 하는 노드와 접지 사이에 접속되는 커패시터에 의해 평균화가 수행되는 아날로그 구현 회로를 포함하는
    전력 증폭기.
  19. 제 18 항에 있어서,
    Ipow를 흐르게 하는 노드와 접지 사이에 다이오드 스테이지가 접속되는
    전력 증폭기.
  20. 제 18 항에 있어서,
    Ipow를 흐르게 하는 노드와 상기 프로세싱 블록의 출력단에 제공되어 Iout을 출력하는 미러 회로(mirror circuit) 사이에 저항기가 접속되는
    전력 증폭기.
  21. 제 11 항 내지 제 20 항 중 어느 한 항에서 청구된 바와 같이 구성되는 전력 증폭기를 포함하는
    UMTS 핸드셋(hand set).
KR1020057005703A 2002-10-03 2003-09-12 무선 통신 시스템용 전력 증폭기, 이를 포함한 ｕｍｔｓ핸드셋 및 그 전력 증폭기의 전력 소비 감소 방법 KR20050083712A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02079137 2002-10-03
EP02079137.2 2002-10-03

Publications (1)

Publication Number Publication Date
KR20050083712A true KR20050083712A (ko) 2005-08-26

Family

ID=32050059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057005703A KR20050083712A (ko) 2002-10-03 2003-09-12 무선 통신 시스템용 전력 증폭기, 이를 포함한 ｕｍｔｓ핸드셋 및 그 전력 증폭기의 전력 소비 감소 방법

Country Status (8)

Country Link
US (1) US7157974B2 (ko)
EP (1) EP1550209A1 (ko)
JP (1) JP2006501743A (ko)
KR (1) KR20050083712A (ko)
CN (1) CN1689222A (ko)
AU (1) AU2003260845A1 (ko)
TW (1) TW200423553A (ko)
WO (1) WO2004032317A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101560B1 (ko) * 2009-12-07 2012-01-02 삼성전기주식회사 전력 증폭기

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE407477T1 (de) * 2003-06-18 2008-09-15 Nxp Bv Schaltungsanordnung zur detektion der ausgangsleistung
EP1594222A1 (en) * 2004-05-07 2005-11-09 Alcatel Operating point adjusting method and power amplifier circuit
EP1601096A1 (en) * 2004-05-27 2005-11-30 Alcatel Bias voltage adjusting method and electronic loop circuit
US7729672B2 (en) * 2006-03-22 2010-06-01 Qualcomm, Incorporated Dynamic bias control in power amplifier
US7355477B2 (en) * 2006-06-13 2008-04-08 Agere Systems Inc. Transmitter power control loop for high-speed wireless LANs
US7439806B2 (en) * 2007-02-27 2008-10-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Bias control circuit and method of controlling bias of RF power amplifier
US7583150B2 (en) * 2007-03-20 2009-09-01 Viasat, Inc. Power efficient multistage amplifier and design method
US8618876B2 (en) 2008-05-30 2013-12-31 Qualcomm Incorporated Reduced power-consumption transmitters
US8385854B2 (en) * 2009-05-21 2013-02-26 Qualcomm Incorporated Adaptive parametric power amplifier protection circuit
KR20160088625A (ko) 2015-01-16 2016-07-26 삼성전자주식회사 전력 검출 방법 및 장치
US10897228B1 (en) * 2019-12-06 2021-01-19 Samsung Electronics Co., Ltd. Systems and methods for detecting local oscillator leakage and image tone in I/Q mixer based transceivers
US11609253B2 (en) 2020-09-30 2023-03-21 Qualcomm Incorporated Apparatus and method to determine impedance and/or admittance in a wireless device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493255A (en) 1995-03-21 1996-02-20 Nokia Mobile Phones Ltd. Bias control circuit for an RF power amplifier
US5537080A (en) * 1995-06-06 1996-07-16 Chawla; Yogendra K. Gain stability arrangement for HV MOSFET power amplifier
US5923215A (en) * 1996-06-13 1999-07-13 The Whitaker Corporation Linearized amplifier
US6122491A (en) * 1996-12-27 2000-09-19 Lucent Technologies Inc. Communications system using power amplifier with dynamic biasing
US5977829A (en) * 1997-11-18 1999-11-02 Harris Corporation Low distortion current feedback amplifier with dynamic biasing
JP2000332542A (ja) * 1999-05-20 2000-11-30 Mitsubishi Electric Corp 多段電力増幅器のバイアス回路及びそのバイアス供給方法
US6522197B2 (en) * 2000-04-21 2003-02-18 Paradigm Wireless Systems, Inc. Method and apparatus for optimum biasing of cascaded MOSFET radio-frequency devices
US6333677B1 (en) * 2000-10-10 2001-12-25 Rf Micro Devices, Inc. Linear power amplifier bias circuit
US6782244B2 (en) * 2001-03-16 2004-08-24 Rf Micro Devices, Inc. Segmented power amplifier and method of control
US6404284B1 (en) * 2001-04-19 2002-06-11 Anadigics, Inc. Amplifier bias adjustment circuit to maintain high-output third-order intermodulation distortion performance
US6859098B2 (en) * 2003-01-17 2005-02-22 M/A-Com, Inc. Apparatus, methods and articles of manufacture for control in an electromagnetic processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101560B1 (ko) * 2009-12-07 2012-01-02 삼성전기주식회사 전력 증폭기
US8093947B2 (en) 2009-12-07 2012-01-10 Samsung Electro-Mechanics Co., Ltd. Power amplifier

Also Published As

Publication number Publication date
CN1689222A (zh) 2005-10-26
AU2003260845A1 (en) 2004-04-23
TW200423553A (en) 2004-11-01
EP1550209A1 (en) 2005-07-06
US7157974B2 (en) 2007-01-02
JP2006501743A (ja) 2006-01-12
WO2004032317A1 (en) 2004-04-15
US20060066403A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
EP2387150B1 (en) Automatic bias control circuit for linear power amplifiers
EP1702405B1 (en) Single chip power amplifier and envelope modulator
US6233440B1 (en) RF power amplifier with variable bias current
KR101124914B1 (ko) 전류-모드 진폭 변조를 위한 시스템 및 방법
KR101451455B1 (ko) 선형 및 포화 모드에서의 동작을 위한 멀티모드 증폭기
US7439808B2 (en) High-frequency power amplifier
EP1855379B1 (en) Output power control of an RF amplifier
US6236266B1 (en) Bias circuit and bias supply method for a multistage power amplifier
JP3664990B2 (ja) 高周波回路及び通信システム
JP2005518684A (ja) 電力増幅器の制御
WO2008054649A1 (en) Circuit and method for biasing a gallium arsenide (gaas) power amplifier
KR20050083712A (ko) 무선 통신 시스템용 전력 증폭기, 이를 포함한 ｕｍｔｓ핸드셋 및 그 전력 증폭기의 전력 소비 감소 방법
US8432228B1 (en) Power control circuit for radio frequency power amplifiers
EP1586161B1 (en) Self adaptable bias circuit for enabling dynamic control of quiescent current in a linear power amplifier
US9024689B2 (en) Electronic system—radio frequency power amplifier and method for self-adjusting bias point
JP2001024447A (ja) 歪み補償方法および無線通信装置
US7271656B2 (en) Sliding bias circuit for enabling dynamic control of quiescent current in a linear power amplifier
JP2003324323A (ja) 高出力増幅回路
EP3909127B1 (en) Bias circuit and power amplifier circuit
JP2010283556A (ja) 高周波増幅器及びそれを用いた高周波モジュール
Kim et al. A 45% PAE/18mA quiescent current CDMA PAM with a dynamic bias control circuit [power amplifier module]
JPH0964757A (ja) 無線送信機用の電力増幅器
KR20010079373A (ko) 선형화기 커패시터를 이용한 전력증폭회로
Yang High efficiency CDMA power amplifier with dynamic current control circuits
KR20000030272A (ko) 이동 통신 단말기의 정진폭 추적 증폭기의 이득 개선 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20050401

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid