KR20050082514A - Method treating substrates in an apparatus for manufacturing semiconductor devices - Google Patents
Method treating substrates in an apparatus for manufacturing semiconductor devices Download PDFInfo
- Publication number
- KR20050082514A KR20050082514A KR1020040010976A KR20040010976A KR20050082514A KR 20050082514 A KR20050082514 A KR 20050082514A KR 1020040010976 A KR1020040010976 A KR 1020040010976A KR 20040010976 A KR20040010976 A KR 20040010976A KR 20050082514 A KR20050082514 A KR 20050082514A
- Authority
- KR
- South Korea
- Prior art keywords
- index
- wafer
- robot
- substrates
- chambers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F23/00—Advertising on or in specific articles, e.g. ashtrays, letter-boxes
- G09F23/0058—Advertising on or in specific articles, e.g. ashtrays, letter-boxes on electrical household appliances, e.g. on a dishwasher, a washing machine or a refrigerator
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42F—SHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
- B42F1/00—Sheets temporarily attached together without perforating; Means therefor
- B42F1/02—Paper-clips or like fasteners
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 포토리소그래피 설비에서 반도체 기판을 처리하는 방법에 관한 것이다. 본 발명에 의하면 그룹별로 기판들이 각각 수용된 복수의 카세트들이 인덱스부에 놓여지고 복수의 공정모듈들이 배치된 챔버들이 서로 적층된다. 인덱스부에 놓여진 인덱스 로봇은 각각의 카세트로부터 기판을 하나씩 순차적으로 언로딩하여 각 그룹별로 정해진 공정을 수행하도록 설정된 각각의 챔버로 교대로 기판을 이송한다. 기판은 각각의 챔버에서 도포 또는 현상공정이 수행된다.The present invention relates to a method of processing a semiconductor substrate in a photolithography facility. According to the present invention, a plurality of cassettes each containing substrates in each group are placed in an index portion, and chambers in which a plurality of process modules are arranged are stacked on each other. The index robot placed in the index unit sequentially unloads the substrates from each cassette one by one and alternately transfers the substrates to each chamber set to perform a predetermined process for each group. The substrate is applied or developed in each chamber.
Description
본 발명은 반도체 소자를 제조하는 방법에 관한 것으로, 더 상세하게는 소정의 공정이 수행되는 설비에서 기판을 처리하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for processing a substrate in a facility in which a predetermined process is performed.
반도체 제조 공정에서 포토리소그래피 공정은 크게 빛에 민감한 물질인 감광액(photoresist)을 기판 표면에 고르게 도포시키는 공정, 스텝퍼(stepper)를 사용하여 회로패턴이 그려진 레티클(reticle)에 빛을 통과시켜 감광액이 도포된 기판을 노광하는 공정, 그리고 노광 공정을 통하여 기판의 표면에서 빛을 받은 부분의 막을 현상(development)하는 공정으로 나누어진다.In the semiconductor manufacturing process, the photolithography process is a process of evenly applying a photoresist, a material sensitive to light, to the surface of a substrate. The photoresist is applied by passing light through a reticle on which a circuit pattern is drawn using a stepper. It is divided into the process of exposing the board | substrate which was used, and the process of developing the film | membrane of the part which received the light on the surface of a board | substrate through an exposure process.
일반적인 포토레지스트 설비는 웨이퍼들이 수용된 카세트가 놓여지는 인덱스부, 도포 또는 현상공정 수행을 위한 복수의 모듈들이 설치되는 도포 및 현상부, 인터페이스부, 그리고 노광공정이 수행되는 노광부가 순차적으로 배치된다. 인덱스부에는 인덱스 로봇이 배치되어 카세트와 도포 및 현상부 간에 웨이퍼를 이송하고, 인터페이스부에는 인터페이스로봇이 배치되어 도포 및 현상부와 노광부 간에 웨이퍼를 이송한다. In general, a photoresist apparatus includes an index unit in which a cassette containing wafers is placed, an application unit in which a plurality of modules are installed for performing an application or development process, an interface unit, and an exposure unit in which an exposure process is performed. An index robot is disposed in the index unit to transfer the wafer between the cassette and the coating and developing unit, and an interface robot is arranged at the interface unit to transfer the wafer between the coating and developing unit and the exposure unit.
인덱스 로봇은 카세트에 수용된 웨이퍼들을 순차적으로 도포 및 현상부로 이송하나, 도포 및 현상부의 각 모듈 내에서 공정에 소요되는 시간이 길어, 카세트로부터 하나의 웨이퍼를 도포 및 현상부로 인계한 후 다음 웨이퍼를 도포 및 현상부로 인계하기까지 인덱스 로봇은 상당시간을 대기한다. 따라서 일반적인 설비에서 인덱스 로봇의 대기시간이 길어 설비의 최대 효율을 내지 못한다. The index robot sequentially transfers the wafers contained in the cassette to the coating and developing unit, but the process takes a long time in each module of the coating and developing unit, so that one wafer is transferred from the cassette to the coating and developing unit and the next wafer is applied. And the index robot waits a considerable time until the turn over to the developing unit. Therefore, the waiting time of the index robot is long in the general installation, so that the maximum efficiency of the installation is not achieved.
본 발명은 반도체 제조 설비에서 인덱스 로봇의 대기시간을 줄여 설비의 효율을 극대화할 수 있는 기판 처리 방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a substrate processing method that can maximize the efficiency of the equipment by reducing the waiting time of the index robot in the semiconductor manufacturing equipment.
상술한 목적을 달성하기 위하여 본 발명의 기판 처리 방법은 그룹별로 기판들이 각각 수용된 복수의 카세트들이 인덱스부에 놓여지고 복수의 공정모듈들이 배치된 챔버들이 적층되어 있는 설비에서 상기 인덱스부에 놓여진 인덱스 로봇은 각각의 상기 카세트로부터 기판을 하나씩 순차적으로 언로딩하여 각 그룹별로 정해진 공정을 수행하도록 설정된 각각의 상기 챔버로 교대로 상기 기판을 이송한다. In order to achieve the above object, the substrate processing method of the present invention includes an index robot placed in the index unit in a facility in which a plurality of cassettes each containing substrates are placed in an index unit and chambers in which a plurality of process modules are arranged are stacked. Alternately transfers the substrates from each of the cassettes to each of the chambers set to perform a predetermined process for each group by unloading the substrates one by one.
각각의 상기 챔버로 이송된 기판은 도포 또는 현상 공정이 수행될 수 있다. 또한, 각각의 상기 챔버로 이송된 기판은 동일 공정이 서로 다른 레시피로 수행될 수 있다.Substrates transferred to each of the chambers may be subjected to an application or development process. In addition, the substrates transferred to the respective chambers may be performed in different recipes.
또한, 본 발명의 기판 처리 방법은 복수의 웨이퍼들이 수용된 카세트들이 인덱스부에 놓여지고, 복수의 공정모듈들이 배치된 챔버들이 적층되어 있는 설비에서 상기 인덱스부에 놓여진 인덱스 로봇은 상기 카세트로부터 기판을 하나씩 순차적으로 언로딩하여 상기 챔버들로 교대로 상기 기판을 이송한다.In addition, in the substrate processing method of the present invention, the cassettes in which the plurality of wafers are placed are placed in the index unit, and the index robot placed in the index unit in the facility in which the chambers in which the plurality of process modules are arranged is stacked is one substrate from the cassette. Unloading sequentially transports the substrates alternately into the chambers.
이하, 본 발명의 실시예를 첨부된 도면 도 1 내지 도 5를 참조하면서 보다 상세히 설명한다. 본 발명의 실시예는 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.Hereinafter, an embodiment of the present invention will be described in more detail with reference to FIGS. 1 to 5. The embodiments of the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. This embodiment is provided to more completely explain the present invention to those skilled in the art. Therefore, the shape of the elements in the drawings are exaggerated to emphasize a clearer description.
도 1은 본 발명인 기판 처리 방법이 적용되는 반도체 제조 설비의 일 예를 보여주는 평면도이고, 도 2는 도 1에서 도포 및 현상부(200)의 사시도이다. 본 실시예에서 반도체 제조 설비는 포토리소그래피 공정이 수행되는 설비로, 인덱스부(100), 도포 및 현상부(200), 인터페이스부(300), 그리고 노광부(400)를 가지며, 이들은 순차적으로 일방향(이하, 제 1방향)으로 나란히 배치된다. 인덱스부(100)는 카세트 거치대(120)와 로봇 이동로(140)를 가진다. 웨이퍼와 같은 반도체 기판들이 수용된 카세트들(10)은 카세트 거치대(120)에 놓여지고, 웨이퍼를 이송하는 인덱스 로봇(144)은 로봇 이동로(140)에 배치된다. 인덱스 로봇(144)은 카세트(10)와 도포 및 현상부(200)간에 웨이퍼를 이송한다. 비록 도면에 상세히 도시되지는 않았으나 인덱스 로봇(144)은 수평면상에서 상술한 제 1방향과 수직한 방향(이하, 제 2방향)으로 레일(142)을 따라 이동가능하며, 또한 상하로 구동될 수 있는 구조를 가진다. 수평 방향 및 상하 방향으로 인덱스 로봇(144)을 이송하는 구조는 당업자라면 용이하게 구성할 수 있으므로 상세한 설명은 생략한다. 1 is a plan view illustrating an example of a semiconductor manufacturing apparatus to which a substrate treating method of the present invention is applied, and FIG. 2 is a perspective view of the coating and developing unit 200 of FIG. 1. In the present embodiment, the semiconductor manufacturing equipment is a photolithography process in which the indexing part 100, the coating and developing part 200, the interface part 300, and the exposure part 400 are sequentially disposed. They are arranged side by side in the following (first direction). The index unit 100 has a cassette holder 120 and a robot movement path 140. The cassettes 10 in which semiconductor substrates such as a wafer are accommodated are placed in the cassette holder 120, and the index robot 144 for transferring the wafer is disposed in the robot movement path 140. The index robot 144 transfers the wafer between the cassette 10 and the application and development unit 200. Although not shown in detail in the drawings, the index robot 144 is movable along the rail 142 in a direction perpendicular to the above-described first direction (hereinafter, referred to as a second direction) on a horizontal plane, and may be driven up and down. Has a structure. Since the structure for transferring the index robot 144 in the horizontal direction and the vertical direction can be easily configured by those skilled in the art, a detailed description thereof will be omitted.
도포 및 현상부(200)는 웨이퍼에 포토레지스트와 같은 감광액을 도포하는 도포공정과 후술할 노광부(400)에서 노광된 웨이퍼에 노광된 영역 또는 그 반대 영역을 제거하는 현상공정을 수행한다. 도포 및 현상부(200)는 복수의 모듈들(240a, 240b)을 포함한다. 도포공정을 수행하는 모듈로 어디히젼 공정을 수행하는 모듈, 웨이퍼 냉각을 수행하는 모듈, 웨이퍼 표면에 감광액을 도포하는 모듈, 그리고 소프트 베이크(soft bake) 공정을 수행하는 모듈 등이 제공될 수 있고, 현상공정을 수행하는 모듈로 노광된 웨이퍼를 소정온도로 가열하는 모듈, 웨이퍼를 냉각하는 모듈, 웨이퍼에 현상액을 뿌려 노광된 영역 또는 그 반대 영역을 제거하는 모듈, 하드 베이크(hard bake) 공정을 수행하는 모듈 등이 제공될 수 있다.The application and development unit 200 performs an application process of applying a photoresist such as a photoresist to the wafer and a development process of removing an area exposed to the wafer exposed by the exposure unit 400 to be described later, or vice versa. The coating and developing unit 200 includes a plurality of modules 240a and 240b. The module for performing the coating process may be provided with a module for performing an electrostatic process, a module for performing wafer cooling, a module for applying photoresist to a wafer surface, and a module for performing a soft bake process. Module that heats the exposed wafer to a predetermined temperature, a module that cools the wafer, a module that sprays the developer onto the wafer and removes the exposed or vice versa, and a hard bake process. Module may be provided.
본 실시예에 의하면 도포 및 현상부(200)는 적층된 구조를 가진다. 본 실시예에서는 도포 및 현상부(200)는 적층된 제 1챔버와 제 2챔버를 가진다. 제 2챔버는 제 1챔버의 위에 적층되며, 이하 제 1챔버를 하부챔버(200a)라 하고 제 2챔버를 상부챔버(200b)라 한다. 하부챔버(200a)는 중앙에 제 1로봇(260a)이 이동되는 제 1이동로(220a)가 배치되고, 제 1이동로(220a)의 양측에는 모듈들(240a)이 일렬로 배치될 수 있다. 하부챔버(200a)에 설치되는 모듈들(240a)은 도포 공정을 수행하는 모듈들과 현상공정을 수행하는 모듈들이 수 있다. 상부챔버(200b)는 하부챔버(200a)와 동일한 배치를 가질 수 있다. 즉, 상부챔버(200b)의 중앙에는 제 2로봇(260b)이 이동되는 제 2이동로(220b)가 형성되고, 제 2이동로(220b)의 양측에는 모듈들(240b)이 일렬로 배치될 수 있다. 이 경우, 상부챔버(200b)와 하부챔버(200a)는 모두 도포 공정과 현상 공정을 수행할 수 있다.According to this embodiment, the coating and developing unit 200 has a stacked structure. In the present embodiment, the coating and developing unit 200 has a stacked first chamber and a second chamber. The second chamber is stacked on the first chamber, hereinafter the first chamber is referred to as the lower chamber 200a and the second chamber is referred to as the upper chamber 200b. The lower chamber 200a may include a first moving path 220a in which the first robot 260a is moved, and modules 240a may be arranged in a row on both sides of the first moving path 220a. . The modules 240a installed in the lower chamber 200a may be modules that perform an application process and modules that perform a development process. The upper chamber 200b may have the same arrangement as the lower chamber 200a. That is, a second moving path 220b is formed in the center of the upper chamber 200b to move the second robot 260b, and modules 240b are arranged in a row on both sides of the second moving path 220b. Can be. In this case, both the upper chamber 200b and the lower chamber 200a may perform an application process and a development process.
도 3은 모듈들(240b′)의 배치가 도 1과 상이한 예를 보여주는 반도체 제조 설비의 평면도이다. 하부챔버(도시되지 않음)의 일측은 상술한 제 1로봇이 이동되는 제 1이동로가 배치되고, 타측에는 도포공정이 수행되는 모듈들이 설치될 수 있다. 그리고 상부챔버(200b)의 일측에는 제 2로봇(260b′)이 이동되는 제 2이동로(220b′)가 배치되고, 타측에는 현상공정이 수행되는 모듈들(240b′)이 설치될 수 있다. 이와 반대로, 하부챔버(200a)에는 도포공정이 수행되는 모듈들이 설치되고, 상부챔버(200b′)에는 현상공정이 수행되는 모듈들이 설치될 수 있다.3 is a plan view of a semiconductor fabrication facility showing an example in which modules 240b 'are different from FIG. One side of the lower chamber (not shown) is provided with a first moving path to move the above-described first robot, the other side may be installed modules are performed the coating process. In addition, a second moving path 220b 'through which the second robot 260b' is moved may be disposed at one side of the upper chamber 200b, and modules 240b 'may be installed at the other side. On the contrary, modules in which the coating process is performed may be installed in the lower chamber 200a, and modules in which the developing process is performed may be installed in the upper chamber 200b '.
다시 도 1을 참조하면, 노광부(400)는 웨이퍼 상에 도포된 포토 레지스트막을 노광처리하는 스테퍼와 웨이퍼의 가장자리를 노광하는 가장자리 노광부(400)(wafer edge exposure : WEE)를 가지며, 노광부(400)와 도포 및 현상부(200) 사이에는 인터페이스부(300)가 배치된다. 인터페이스부(300)에는 노광부(400)와 도포 및 현상부(200)간에 웨이퍼를 이송하는 인터페이스 로봇(340)이 배치된다. 인터페이스 로봇(340)은 레일(320)을 따라 상술한 제 2방향으로 이동가능하며, 또한 상하로 이송될 수 있는 구조를 가진다.Referring back to FIG. 1, the exposure unit 400 has a stepper for exposing a photoresist film applied on a wafer and a wafer edge exposure (WEE) for exposing an edge of the wafer. The interface unit 300 is disposed between the 400 and the coating and developing unit 200. The interface 300 is disposed with an interface robot 340 for transferring a wafer between the exposure unit 400 and the coating and developing unit 200. The interface robot 340 is movable along the rail 320 in the above-described second direction and has a structure that can be moved up and down.
일반적으로 포토리소그래피 공정 수행시, 인덱스 로봇(144)에 의해 웨이퍼는 카세트(10)로부터 언로딩되어 도포 및 현상부(200)로 이송된 후 도포공정이 수행된다. 이후 인터페이스 로봇(340)에 의해 노광부(400)로 이송되어 노광공정이 수행된다. 노광된 웨이퍼는 다시 인터페이스 로봇(340)에 의해 도포 및 현상부(200)로 이송된 후 현상공정이 수행된다. 이후에 웨이퍼는 인덱스 로봇(144)에 의해 카세트(10)로 로딩된다. 그러나 단층으로 이루어진 일반적인 설비 사용시, 종래기술에 기재된 바와 같이 인덱스 로봇(144)의 대기시간이 길어 공정효율이 떨어지는 문제가 있다. 또한, 일반적으로 웨이퍼들은 롯단위로 그룹지어져 공정이 수행되고, 그룹에 따라 상이한 공정이 진행될 수 있다. 예컨대, 제 1그룹의 웨이퍼는 도포공정만이 수행되고, 제 2그룹의 웨이퍼는 현상공정만이 수행될 수 있다. 또는, 제 1그룹의 웨이퍼와 제 2그룹의 웨이퍼에 도포공정만이 수행되며, 이들 공정은 서로 다른 레시피(recipe)로 수행될 수 있다. 서로 상이한 그룹의 웨이퍼가 수용된 카세트들(10)이 거치대(120)에 놓여진 경우, 제 1그룹의 웨이퍼에 대해 공정이 완료된 이후에 제 2그룹의 웨이퍼가 도포 및 현상부(200)로 이송된다. 그러나 본 실시예에 도시된 설비 사용시에는 서로 상이한 그룹에 속하는 웨이퍼들에 대해 동시에 공정이 진행되므로 인덱스 로봇(144)의 대기시간이 짧아 공정효율을 향상시킬 수 있다.In general, during the photolithography process, the wafer is unloaded from the cassette 10 by the index robot 144, transferred to the coating and developing unit 200, and then the coating process is performed. Thereafter, the interface robot 340 is transferred to the exposure unit 400 to perform an exposure process. The exposed wafer is transferred to the coating and developing unit 200 by the interface robot 340, and then a developing process is performed. The wafer is then loaded into the cassette 10 by the index robot 144. However, when using a general equipment consisting of a single layer, as described in the prior art, the waiting time of the index robot 144 is long, resulting in a problem of low process efficiency. Also, in general, wafers are grouped into lots and may be processed, and different processes may be performed according to groups. For example, only a coating process may be performed on the wafer of the first group, and only a developing process may be performed on the wafer of the second group. Alternatively, only the coating process is performed on the wafer of the first group and the wafer of the second group, and these processes may be performed with different recipes. When cassettes 10 in which different groups of wafers are accommodated are placed in the holder 120, after the process is completed for the first group of wafers, the second group of wafers is transferred to the coating and developing unit 200. However, when the equipment shown in the present embodiment is used, since the process is performed on wafers belonging to different groups at the same time, the waiting time of the index robot 144 is short, thereby improving process efficiency.
도 4는 본 실시예의 설비를 사용하여, 인덱스 로봇(144)에 의해 웨이퍼가 이송되는 방법의 일예를 순차적으로 보여주는 플로우차트이다. 제 1그룹의 웨이퍼들은 제 1카세트에 수용되고, 제 2그룹의 웨이퍼들은 제 2카세트에 수용되며, 제 1그룹의 웨이퍼들에는 제 1공정이 수행되고, 제 2그룹의 웨이퍼들에는 제 2공정이 수행된다. 도 1에 도시된 설비 사용시, 제 1공정과 제 2공정은 모두 도포공정이거나 현상공정일 수 있다. 또한, 제 1공정과 제 2공정은 동일 레시피에 의해 공정이 수행될 수 있으며, 선택적으로 다른 레시피에 의해 공정이 수행될 수 있다. 선택적으로 제 1공정은 도포공정이고 제 2공정은 현상공정일 수 있다. 도 3에 도시된 설비 사용시에 제 1공정과 제 2공정은 서로 상이한 공정으로, 제 1공정은 도포공정이고 제 2공정은 현상공정일 수 있다. 본 실시예에서는 도 1에 도시된 설비를 사용하며, 제 1그룹의 웨이퍼들과 제 2그룹의 웨이퍼들에는 서로 상이한 레시피로 도포공정이 수행되는 경우를 예로 들어 설명한다. 처음에 제 1카세트와 제 2카세트가 인덱스부의 거치대(120)에 놓여진다(스텝 S22). 인덱스 로봇(144)은 제 1카세트로부터 웨이퍼를 언로딩하여 하부챔버(200a)의 제 1로봇(260a)으로 인계하고(스텝 S24), 곧바로 제 2카세트로부터 웨이퍼를 언로딩하여 상부챔버(200b)의 제 2로봇(260b)으로 인계한다(스텝 S26). 인덱스 로봇(144)은 상술한 과정을 순차적으로 반복하여 진행하며, 도중에 상부챔버(200b) 또는 하부챔버(200a)로부터 공정이 완료되면, 웨이퍼를 다시 카세트로 로딩한다(스텝 S28). 상부챔버(200b)와 하부챔버(200a)에서 각각의 모듈에는 온도, 처리시간 등이 해당 레시피에 맞도록 조절된다. 제 1그룹의 웨이퍼들에 도포공정이 수행되고, 제 2그룹의 웨이퍼들에 현상공정이 수행되는 경우에는 도 1 또는 도 3에 도시된 설비가 선택적으로 사용될 수 있다.4 is a flowchart sequentially showing an example of how wafers are transferred by the index robot 144 using the facilities of this embodiment. The wafers of the first group are housed in the first cassette, the wafers of the second group are housed in the second cassette, the first process is performed on the wafers of the first group, and the second process on the wafers of the second group. This is done. When using the facility shown in Figure 1, both the first process and the second process may be an application process or a development process. In addition, the first process and the second process may be performed by the same recipe, optionally the process may be performed by another recipe. Optionally, the first process may be an application process and the second process may be a development process. When using the equipment shown in FIG. 3, the first process and the second process may be different from each other, the first process may be an application process, and the second process may be a development process. In the present embodiment, the apparatus shown in FIG. 1 is used, and a case where an application process is performed with different recipes on the wafers of the first group and the wafers of the second group will be described as an example. First, the first cassette and the second cassette are placed on the holder 120 of the index portion (step S22). The index robot 144 unloads the wafer from the first cassette and takes over to the first robot 260a of the lower chamber 200a (step S24). The index robot 144 immediately unloads the wafer from the second cassette and thus the upper chamber 200b. The robot is turned over to the second robot 260b (step S26). The index robot 144 repeats the above-described process sequentially and, upon completion of the process from the upper chamber 200b or the lower chamber 200a, loads the wafer back into the cassette (step S28). In the upper chamber 200b and the lower chamber 200a, the temperature, the processing time, and the like of each module are adjusted to fit the corresponding recipe. When the coating process is performed on the wafers of the first group and the developing process is performed on the wafers of the second group, the equipment shown in FIG. 1 or 3 may be selectively used.
도 5는 본 실시예의 설비를 사용하여, 인덱스 로봇(144)에 의해 웨이퍼가 이송되는 방법의 다른 예를 순차적으로 보여주는 플로우차트이다. 여기에서 설비는 도 3에 도시된 설비가 사용된다. 처음에 인덱스부(100)의 거치대(120)에 웨이퍼들이 수용된 카세트(10)가 놓여진다(스텝 S42). 인덱스 로봇(144)은 카세트(10)로부터 하나의 웨이퍼를 언로딩하여 하부챔버(200a)로 이송한다(스텝 S44). 이후 인덱스 로봇(144)은 카세트(10)로부터 다음 웨이퍼를 언로딩하여 상부챔버(200b)로 이송한다(스텝 S46). 인덱스 로봇(144)은 카세트(10)에 수용된 모든 웨이퍼들에 대해 공정이 완료될 때까지 상술한 과정을 순차적으로 반복하여 진행하며, 도중에 상부챔버(200b) 또는 하부챔버(200a)로부터 공정이 완료되면, 웨이퍼(10)를 다시 카세트로 로딩한다(스텝 S48). 상부챔버(200b)와 하부챔버(200a)에서는 웨이퍼들에 대해 동일공정을 동일레시피로 수행한다. 5 is a flowchart sequentially showing another example of how wafers are transferred by the index robot 144 using the facilities of this embodiment. Herein, the equipment shown in FIG. 3 is used. First, the cassette 10 in which the wafers are accommodated is placed in the holder 120 of the index portion 100 (step S42). The index robot 144 unloads one wafer from the cassette 10 and transfers it to the lower chamber 200a (step S44). The index robot 144 then unloads the next wafer from the cassette 10 and transfers it to the upper chamber 200b (step S46). The index robot 144 sequentially repeats the above-described process until all the wafers accommodated in the cassette 10 are completed, and the process is completed from the upper chamber 200b or the lower chamber 200a. Then, the wafer 10 is loaded into the cassette again (step S48). In the upper chamber 200b and the lower chamber 200a, the same process is performed on the wafers with the same recipe.
본 실시예에서는 도포 및 현상부(200)가 2개의 층으로 적층된 상부챔버(200b)와 하부챔버(200a)를 가지는 것으로 설명하였다. 그러나 이는 일예에 불과하면 도포 및 현상부(200)는 3개 이상의 층으로 적층될 수 있으며, 이 경우 인덱스 로봇(144)은 각각의 층에 배치된 챔버로 순차적으로 번갈아가며 웨이퍼를 이송할 수 있다. 또한, 본 실시예에서는 웨이퍼들에 도포공정 또는 현상공정만 수행하는 경우를 예로 들어 설명하였으나, 도 4에 도시된 설비 사용시에는 복수의 그룹의 웨이퍼들에 대해 동일레시피 또는 상이한 레시피로 포토리소그래피 공정 전체(노광공정 포함)를 수행될 수 있다.In the present embodiment, the coating and developing unit 200 has been described as having an upper chamber 200b and a lower chamber 200a stacked in two layers. However, this is only an example, and the coating and developing unit 200 may be stacked in three or more layers. In this case, the index robot 144 may sequentially transfer wafers to the chambers disposed in the respective layers. . In addition, in the present embodiment, the case where only the coating process or the developing process is performed on the wafers is described as an example. However, when using the equipment shown in FIG. 4, the entire photolithography process may be performed using the same recipe or different recipes for a plurality of groups of wafers. (Including exposure process) can be carried out.
본 실시예에서는 포토리소그래피 공정이 수행되는 설비를 예로 들어 설명하였으나 본 발명의 기술적 사상은 이에 한정되지 않고, 하나의 인덱스 로봇(144)이 설치된 인덱스부(100)와 동일공정을 각각 수행할 수 있는 복수의 챔버들로 이루어진 모든 설비에 적용될 수 있다.In the present embodiment, a description is given of an apparatus in which a photolithography process is performed, but the technical concept of the present invention is not limited thereto, and the same process as that of the index unit 100 in which one index robot 144 is installed may be performed. It can be applied to any facility consisting of a plurality of chambers.
본 발명에 의하면, 동일 또는 다른 그룹으로 그룹지어진 웨이퍼들에 대해 동일 레시피 또는 상이한 레시피로 동시에 공정을 수행할 수 있으며, 이에 사용되는 인덱스 로봇의 대기시간을 크게 단축하여 공정 효율을 향상시킬 수 있는 효과가 있다.According to the present invention, the same recipe or different recipes can be simultaneously performed on wafers grouped into the same or different groups, and the effect of improving the process efficiency by greatly reducing the waiting time of the index robot used therein There is.
도 1은 일반적인 포토리소그래피 설비를 개략적으로 보여주는 평면도;1 is a plan view schematically showing a typical photolithography facility;
도 2는 본 발명의 바람직한 일 실시예에 따른 포토리소그래피 설비를 개략적으로 보여주는 사시도;2 is a perspective view schematically showing a photolithography apparatus according to an embodiment of the present invention;
도 3은 모듈들의 배치가 도 1과 상이한 예를 보여주는 반도체 제조 설비의 평면도이다. 3 is a plan view of a semiconductor manufacturing facility showing an example in which the arrangement of the modules is different from that in FIG.
도 4는 본 발명의 바람직한 일 실시예에 따른 기판 처리 방법의 일 예를 순차적으로 보여주는 플로우차트; 그리고4 is a flowchart sequentially showing an example of a substrate processing method according to an embodiment of the present invention; And
도 5는 기판 처리 방법의 다른 예를 순차적으로 보여주는 플로우차트이다.5 is a flowchart sequentially showing another example of the substrate processing method.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 인덱스부 144 : 인덱스 로봇100: index portion 144: index robot
200 : 도포 및 현상부 200a : 상부챔버200: coating and developing part 200a: upper chamber
200b : 하부챔버 240a, 240b : 모듈200b: lower chamber 240a, 240b: module
300 : 인터페이스부 400 : 노광부300: interface unit 400: exposure unit
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040010976A KR20050082514A (en) | 2004-02-19 | 2004-02-19 | Method treating substrates in an apparatus for manufacturing semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040010976A KR20050082514A (en) | 2004-02-19 | 2004-02-19 | Method treating substrates in an apparatus for manufacturing semiconductor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050082514A true KR20050082514A (en) | 2005-08-24 |
Family
ID=37268916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040010976A Withdrawn KR20050082514A (en) | 2004-02-19 | 2004-02-19 | Method treating substrates in an apparatus for manufacturing semiconductor devices |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20050082514A (en) |
-
2004
- 2004-02-19 KR KR1020040010976A patent/KR20050082514A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3202929B2 (en) | Processing system | |
US5970717A (en) | Cooling method, cooling apparatus and treatment apparatus | |
KR101422853B1 (en) | Substrate treatment system | |
KR100892756B1 (en) | Substrate processing apparatus and substrate transfer method using the same | |
JPH1084029A (en) | Treatment system | |
US7726891B2 (en) | Substrate processing apparatus and substrate processing method | |
JPH1079343A (en) | Processing system and application and development processing system | |
KR100697939B1 (en) | Coating development method and coating development system | |
KR102000013B1 (en) | Apparatus and method for treating substrates | |
KR102516725B1 (en) | bake apparatus a having the unit and method processing substrate by using thereof | |
KR20190053340A (en) | Apparatus and method for treating substrates | |
JP2000124127A (en) | Resist application/developing apparatus, substrate heat treatment device and substrate transfer apparatus used therefor | |
KR102066044B1 (en) | Substrate treating apparatus, index robot and substrate transferring method | |
KR101069821B1 (en) | Photolithography apparatus used in manufacturing semiconductor substrates | |
KR20050082514A (en) | Method treating substrates in an apparatus for manufacturing semiconductor devices | |
KR100542631B1 (en) | Semiconductor manufacturing equipment | |
JPH10308428A (en) | Processor with nonelectrifying method and function | |
JP2001319845A (en) | Coating developing system | |
KR20220021295A (en) | Substrate transport apparatus, substrate processing apparatus, and substrate transport method | |
KR100699539B1 (en) | Substrate Processing System and Substrate Processing Method Using the Same | |
KR20200026563A (en) | Transfer robot and Apparatus for treating substrate with the robot | |
KR102037904B1 (en) | Substrate treating apparatus and substrate treating method | |
KR101036604B1 (en) | Substrate processing apparatus | |
KR100695231B1 (en) | Apparatus and Method for Processing Substrates | |
KR20040052415A (en) | Photolithography system for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040219 |
|
PG1501 | Laying open of application | ||
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |