KR20050072840A - Temperature compensated self refresh circuit with temperature sensor limiter - Google Patents
Temperature compensated self refresh circuit with temperature sensor limiter Download PDFInfo
- Publication number
- KR20050072840A KR20050072840A KR1020040000584A KR20040000584A KR20050072840A KR 20050072840 A KR20050072840 A KR 20050072840A KR 1020040000584 A KR1020040000584 A KR 1020040000584A KR 20040000584 A KR20040000584 A KR 20040000584A KR 20050072840 A KR20050072840 A KR 20050072840A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- temperature
- refresh
- unit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 230000008859 change Effects 0.000 claims abstract description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 abstract description 12
- 230000004044 response Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 8
- 101100232433 Arabidopsis thaliana IDD6 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 온도변화에 따라 리프레쉬 신호의 발생 주기를 자동 조절하는 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로를 개시한다.The present invention discloses a temperature compensation self refresh circuit having a temperature sensing limit function for automatically adjusting a generation period of a refresh signal in response to a temperature change.
본 발명의 온도보상 셀프 리프레쉬 회로는 기준전압과 온도변화에 따라 가변되는 전압의 크기를 비교하여 그 비교결과에 대응되는 신호를 출력하는 전압 비교부; 상기 전압 비교부의 출력신호를 반전 지연시켜 출력하는 반전 지연부; 리프레쉬 신호가 기 설정된 일정 주기 이내에 발생되지 않는 경우 상기 리프레쉬 신호를 강제적으로 발생시키기 위한 온도감지 제한신호를 생성하여 출력하는 온도감지 제한부; 온도보상에 따른 리프레쉬 신호 발생 수행시, 상기 반전 지연부의 출력신호와 상기 온도감지 제한신호에 따라 상기 리프레쉬 신호의 발생을 제어하는 제어부; 및 온도변화에 따라 가변되는 전압을 상기 전압 비교부로 출력하는 온도감지부를 구비함으로써, 온도가 너무 낮아 리프레쉬 주기가 필요 이상으로 길어지는 것을 방지하여 리프레쉬가 정상적으로 이루어지도록 하여 휘발성 메모리의 신뢰성을 높여줄 수 있다.The temperature compensation self-refresh circuit of the present invention includes: a voltage comparator for comparing a magnitude of a voltage varying with a reference voltage and a temperature change and outputting a signal corresponding to the comparison result; An inversion delay unit which inverts and outputs the output signal of the voltage comparison unit; A temperature sensing limiter configured to generate and output a temperature sensing limit signal for forcibly generating the refresh signal when the refresh signal is not generated within a predetermined period; A control unit controlling generation of the refresh signal according to an output signal of the inversion delay unit and the temperature detection limit signal when performing a refresh signal generation according to temperature compensation; And a temperature sensing unit for outputting a voltage variable according to temperature change to the voltage comparing unit, thereby preventing the refresh period from being longer than necessary because the temperature is so low that the refreshing can be performed normally, thereby increasing the reliability of the volatile memory. have.
Description
본 발명은 온도 변화에 따라 서로 다른 주기의 리프레쉬 신호를 출력하는 온도 보상 셀프 리프레시(TCSR) 회로에 관한 것으로서, 보다 상세하게는 일정한 주기의 펄스신호를 이용하여 그 주기안에 온도 보상 회로에 의한 리프레쉬 신호가 발생하지 않으면 강제적으로 상기 일정 주기로 셀프 리프레쉬 신호를 발생시켜 온도 보상에 따른 리프레쉬 주기의 지나친 확장을 방지하는 셀프 리프레쉬 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a temperature compensated self refresh (TCSR) circuit that outputs refresh signals of different periods in response to temperature changes. More particularly, the present invention relates to a refresh signal generated by a temperature compensation circuit within a period using a pulse signal of a constant cycle. If does not occur, the self-refresh circuit forcibly generating a self-refresh signal at the predetermined period to prevent excessive expansion of the refresh cycle according to the temperature compensation.
핸드폰이나 노트북 등의 모바일 제품에서 가장 중요한 사항 중 하나는 주어진 배터리로 얼마나 오랫동안 연속해서 제품을 동작시킬 수 있느냐 하는 것이다. 따라서, 이러한 제품들에 탑재되는 모바일 디램에서는 디램의 대기 상태에서 발생하는 셀프 리프레쉬 전류를 줄이는 것이 매우 중요하다.One of the most important things about mobile products such as cell phones and laptops is how long the product can run continuously with a given battery. Therefore, it is very important to reduce the self-refresh current generated in the standby state of the DRAM in the mobile DRAM mounted in these products.
셀프 리프레쉬 전류를 줄이는 방법으로, PASR(Partial Array Self Refresh), TCSR(Temperature Compensated Self Refresh), DPD(Deep Power Down mode) 등의 기능을 탑재하여 전력 소모를 줄이는 방법들이 사용되고 있다. 이 중, PASR과 TCSR은 사용자가 프로그램화(EMRS : Extended Mode Register Set)하여 사용하고 있다.As a method of reducing self refresh current, methods such as partial array self refresh (PASR), temporal compensated self refresh (TCSR), and deep power down mode (DPD) are used to reduce power consumption. Among these, PASR and TCSR are used by a user programmed (EMRS).
저온에서 소자의 데이터 보존 시간은 고온에서 보다 증가하므로, 종래 프로그래화된 TCSR은 사용자가 설정한 온도에 따라 셀프 리프레쉬 주기를 변화시켜 디램을 저온에서 사용하는 경우 셀프 리프레쉬 주기를 길게 설정함으로서 전력 소모를 감소시킬 수 있다.At low temperatures, the data retention time of the device is higher than at high temperatures, so the conventionally programmed TCSR changes the self-refresh cycle according to the temperature set by the user. Can be reduced.
그러나, 이러한 프로그램화된 조건(EMRS-TCSR)에서는 실제 제품의 사용 온도가 프로그램된 온도범위를 벗어나는 경우, 디램의 동작을 보장할 수 없어 제한적인 사용방법이라 할 수 있다.However, in such a programmed condition (EMRS-TCSR), when the actual temperature of the product is out of the programmed temperature range, the operation of the DRAM cannot be guaranteed and thus it is a limited use method.
상술된 문제점을 개선한 기능이 오토(Auto) TCSR로서, 오토 TCSR은 사용자가 온도를 설정하는 것이 아니라 칩내에 온도를 감지하여 온도에 따른 리프레쉬 신호(TEMPOSC:Temperature Oscillation)의 발생 주기를 자동으로 조절한다. 특히, 메모리 칩내에 온도센서를 탑재한 오토 TCSR을 온 다이(on Die) TCSR이라 한다. 이러한 오토 TCSR은 온도에 따라 다이오드에 흐르는 전류량이 달라지는 특성을 이용하여 저온에서 리프레쉬 주기를 길게 해준다. The feature that improves the above-mentioned problem is the Auto TCSR, which does not set the temperature by the user but rather senses the temperature in the chip and automatically adjusts the frequency of the refresh signal (TEMPOSC) according to the temperature. do. In particular, an auto TCSR equipped with a temperature sensor in a memory chip is called an on die TCSR. This auto TCSR takes advantage of the fact that the amount of current flowing through the diode varies with temperature, allowing longer refresh cycles at lower temperatures.
그러나, 다이오드에 흐르는 전류의 양을 이용하는 온도센서에 의한 리프레쉬 신호 TEMPOSC 발생 회로는 동일 로트(lot), 동일 웨이퍼(wafer) 내에서도 리프레쉬 신호 TEMPOSC의 주기 분포를 크게 갖는다.However, the refresh signal TEMPOSC generation circuit by the temperature sensor using the amount of current flowing through the diode has a large distribution of the refresh signal TEMPOSC even in the same lot and the same wafer.
도 1은 64M P Handy에서 측정한 동일 웨이퍼내에서의 리프레쉬 신호 TEMPOSC와 IDD6의 값의 분포를 나타내는 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the distribution of the value of the refresh signal TEMPOSC and IDD6 in the same wafer measured by 64M P Handy.
도 1의 분포도에서와 같이, 동일 웨이퍼내에서도 리프레쉬 신호 TEMPOSC의 주기가 두배 이상의 차이를 가지며, 이러한 차이가 IDD6 값이 넓게 분포되는 원인으로 작용하는 것을 알 수 있다.As shown in the distribution diagram of FIG. 1, even in the same wafer, the period of the refresh signal TEMPOSC has a difference of more than twice, and it can be seen that this difference causes the IDD6 value to be widely distributed.
도 1에서와 같이 넓은 분포를 갖는 IDD6 값을 일정 레벨 이하로 조절하기 위해서는 리프레쉬 신호 TEMPOSC의 주기 또는 분주를 조절해주어야 한다. 그러나, 종래의 리프레쉬 회로는 기본 주기(normal self refresh)에 대비하여 리프레쉬 신호 TEMPOSC의 주기를 조절함으로서, 리프레쉬 페일의 가능성이 증대하게 되는 문제가 있다.As shown in FIG. 1, in order to adjust the IDD6 value having a wide distribution to a predetermined level or less, the period or division of the refresh signal TEMPOSC should be adjusted. However, the conventional refresh circuit has a problem in that the possibility of refresh fail is increased by adjusting the period of the refresh signal TEMPOSC in preparation for the normal self refresh.
예컨대, 85℃에서 기본 주기를 λ(㎲)로 하는 다이(Die)의 리프레쉬 신호 TEMPOSC 주기가 2.0㎲라면, 리프레쉬 신호 TEMPOSC에 의한 리프레쉬 타임은 4분주, 4k 사이클 리프레쉬로 계산할 경우 32㎳가 된다. 이때, IDD6을 줄이기 위해 리프레쉬 타임을 64㎳로 하고자 한다면, 분주를 8분주 또는 주기를 4.0㎲로 하면된다. 그러나, 이러한 경우 다음과 같은 문제가 발생한다.For example, if the refresh signal TEMPOSC period of a die having a fundamental period of lambda (㎲) at 85 ° C is 2.0 ms, the refresh time by the refresh signal TEMPOSC is 32 ms when calculated by 4 divisions and 4k cycle refresh. At this time, if the refresh time is to be 64 ms to reduce IDD6, the frequency division may be 8 divisions or the cycle is 4.0 ms. However, in this case, the following problem occurs.
즉, 리프레쉬 신호 TEMPOSC가 기본 주기(normal self refresh)의 8배가 되는 온도를 T라 할 때, 온도 T 부근에서 4분주의 리프레쉬 신호 TEMPOSC는 (2 + α) * 4 * 4k 의 리프레쉬 타임을 갖게 된다. 그러나, 8분주로 트리밍(trimming)이 되면 리프레쉬 타임이 (2 + α) * 8 * 4k 로 되어 4분주 대비 2배로 증가하게 된다.That is, when T is the temperature at which the refresh signal TEMPOSC becomes eight times the normal period, the four-minute refresh signal TEMPOSC has a refresh time of (2 + α) * 4 * 4k near the temperature T. . However, if trimming is performed in 8 divisions, the refresh time is (2 + α) * 8 * 4k, which is doubled compared to 4 divisions.
또한, 온도 T 부근에서 리프레쉬 신호 TEMPOSC 주기가 2.0㎲인 경우에 리프레쉬 신호 TEMPOSC 주기는 2 + α= 8 * λ라는 값을 갖게 된다. 그러나, 주기를 2배(4.0㎲)로 증가시키면 온도 T에서 리프레쉬 신호 TEMPOSC 주기는 2 * (2 + α)로 되어 기본 주기의 8배보다 큰 값을 갖게되어 온도 T 보다 고온의 영역에서 리프레쉬 신호 TEMPOSC가 리셋된다. 즉, 온도 T 보다 고온인 T'에서 리프레쉬 신호 TEMPOSC가 리셋됨으로서, T ∼ T'의 온도 영역에서는 전류 감소의 효과가 없어지게 된다.In the case where the refresh signal TEMPOSC period is 2.0 ms near the temperature T, the refresh signal TEMPOSC period has a value of 2 + α = 8 * λ. However, if the period is increased by 2 times (4.0㎲), the refresh signal TEMPOSC period becomes 2 * (2 + α) at temperature T, which is larger than 8 times the basic period, and the refresh signal is higher than the temperature T. TEMPOSC is reset. That is, the refresh signal TEMPOSC is reset at T 'which is higher than the temperature T, so that the effect of current reduction is lost in the temperature range of T to T'.
따라서, 상술된 문제를 해결하기 위한 본 발명의 목적은 일정한 주기의 펄스신호를 이용하여 온도 보상에 따른 리프레쉬 신호의 주기가 지나치게 확장되는 것을 방지하여 메모리의 리프레쉬 동작이 안정적으로 이루어지도록 하는데 있다.Accordingly, an object of the present invention to solve the above-described problem is to prevent the expansion of the cycle of the refresh signal according to the temperature compensation by using a pulse signal of a constant cycle to ensure that the refresh operation of the memory is made stable.
위와 같은 목적을 달성하기 위한 본 발명의 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로는 기준전압과 온도변화에 따라 가변되는 전압의 크기를 비교하여 그 비교결과에 대응되는 신호를 출력하는 전압 비교부; 상기 전압 비교부의 출력신호를 반전 지연시켜 출력하는 반전 지연부; 리프레쉬 신호가 기 설정된 일정 주기 이내에 발생되지 않는 경우 상기 리프레쉬 신호를 강제적으로 발생시키기 위한 온도감지 제한신호를 생성하여 출력하는 온도감지 제한부; 온도보상에 따른 리프레쉬 신호 발생 수행시, 상기 반전 지연부의 출력신호와 상기 온도감지 제한신호에 따라 상기 리프레쉬 신호의 발생을 제어하는 제어부; 및 온도변화에 따라 가변되는 전압을 상기 전압 비교부로 출력하는 온도감지부를 구비한다.A temperature compensating self refresh circuit having a temperature sensing limit function of the present invention for achieving the above object is a voltage comparison unit for comparing the magnitude of the voltage which varies with the reference voltage and the temperature change and outputs a signal corresponding to the comparison result ; An inversion delay unit which inverts and outputs the output signal of the voltage comparison unit; A temperature sensing limiter configured to generate and output a temperature sensing limit signal for forcibly generating the refresh signal when the refresh signal is not generated within a predetermined period; A control unit controlling generation of the refresh signal according to an output signal of the inversion delay unit and the temperature detection limit signal when performing a refresh signal generation according to temperature compensation; And a temperature sensing unit for outputting a voltage which varies according to temperature change to the voltage comparing unit.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 2는 본 발명에 따른 온도보상 셀프 리프레쉬 회로의 구성을 나타내는 회로도이다.2 is a circuit diagram showing the configuration of a temperature compensation self refresh circuit according to the present invention.
본 발명의 온도보상 셀프 리프레쉬 회로는 전압 비교부(10), 반전 지연부(20), 제어부(30), 온도 감지부(40) 및 온도감지 제한부(50)를 구비한다.The temperature compensation self refresh circuit of the present invention includes a voltage comparator 10, an inversion delay unit 20, a controller 30, a temperature sensor 40, and a temperature detection limiter 50.
전압 비교부(10)는 기준전압과 온도 감지부(40)의 출력전압 즉 온도변화에 따라 가변되는 전압을 비교하여 그 비교결과에 대응되는 하이레벨 또는 로우레벨의 신호를 출력한다. 이러한, 전압 비교부(10)는 전원전압을 일정비율로 분압하여 전압 비교부(10)의 기준전압을 생성하는 전압 분압부(12) 및 전압 분압부(12)의 출력전압(기준전압)과 온도 감지부(40)의 출력전압을 비교하여 그 비교결과에 대응되는 신호를 출력하는 차동 증폭부(14)를 구비한다.The voltage comparator 10 compares the reference voltage with the output voltage of the temperature detector 40, that is, a voltage that varies according to a temperature change, and outputs a high or low level signal corresponding to the comparison result. The voltage comparator 10 divides the power supply voltage at a predetermined ratio to generate a reference voltage of the voltage comparator 10 and an output voltage (reference voltage) of the voltage divider 12 and the voltage divider 12. And a differential amplifier 14 for comparing the output voltage of the temperature sensing unit 40 and outputting a signal corresponding to the comparison result.
반전 지연부(20)는 전압 비교부(10)의 출력신호를 반전 및 지연시켜 리프레쉬 신호 TEMPOSC의 펄스폭(Width)을 일정수준 확보해준다. 이러한 반전 지연부(20)는 인버터 체인 IV1 ∼ IV3 및 각 인버터 IV1 ∼ IV3의 출력단과 접지접안단 사이에 연결되어 각 인버터 IV1 ∼ IV3의 출력전압을 유지시켜주는 캐패시터들 C3 ∼ C5을 구비한다. The inversion delay unit 20 inverts and delays the output signal of the voltage comparator 10 to secure a predetermined level of the pulse width of the refresh signal TEMPOSC. The inversion delay unit 20 includes capacitors C3 to C5 connected between the output chains of the inverter chains IV1 to IV3 and the inverters IV1 to IV3 and the ground eyepiece to maintain the output voltages of the inverters IV1 to IV3.
제어부(30)는 온도보상 기능을 이용한 리프레쉬 신호 발생 동작을 수행시, 반전 지연부(20)의 출력신호, 온도감지 제한부(50)의 출력신호 TOSCRSTB에 따라 리프레쉬 신호 TEMPOSC의 발생을 제어한다. 이러한 제어부(30)는 온도보상 기능을 이용한 리프레쉬 신호 발생 동작 수행시 항상 온 되는 온도감지 동작신호 TEMPON, 반전 지연부(20)의 출력신호 및 온도감지 제한부(50)의 출력신호 TOSCRSTB 및 온도감지 동작신호 TEMPON를 낸드연산하여 출력하는 낸드게이트 ND1 및 낸드게이트 ND1의 출력신호를 반전시켜 출력하는 인버터 IV4를 구비한다. 즉, 온도보상 기능을 이용한 리프레쉬 신호 발생 동작을 수행시에는 온도감지 동작신호 TEMPON가 항상 온되므로, 제어부(30)는 온도변화에 따라 가변되는 반전 지연부(20)의 출력신호와 온도감지 제한부(50)의 출력신호 TOSCRSTB에 따라 리프레쉬 신호 TEMPOSC의 발생을 제어한다.The controller 30 controls the generation of the refresh signal TEMPOSC according to the output signal of the inversion delay unit 20 and the output signal TOSCRSTB of the temperature detection limiter 50 when performing the refresh signal generation operation using the temperature compensation function. The control unit 30 is a temperature sensing operation signal TEMPON that is always on when the refresh signal generation operation using the temperature compensation function is performed, an output signal of the inversion delay unit 20 and an output signal TOSCRSTB of the temperature sensing limiting unit 50 and a temperature sensing unit. And a NAND gate ND1 for NAND operation of the operation signal TEMPON, and an inverter IV4 for inverting and outputting the output signal of the NAND gate ND1. That is, since the temperature sensing operation signal TEMPON is always on when the refresh signal generation operation using the temperature compensation function is performed, the controller 30 controls the output signal of the inversion delay unit 20 and the temperature sensing limiting unit that are varied according to the temperature change. The generation of the refresh signal TEMPOSC is controlled in accordance with the output signal TOSCRSTB at 50.
온도 감지부(40)는 온도변화에 따라 가변되는 전압을 전압 비교부(10)로 출력한다. 이러한, 온도 감지부(40)는 전원전압단과 온도 감지부(40)의 출력노드 A 사이에 연결되며 게이트가 제어부(30)의 출력단과 연결되는 PMOS 트랜지스터 P1, 온도 감지부(40)의 출력노드 A와 접지전압 사이에 직렬 연결되는 MOS 다이오드 D1, D2 및 NMOS 트랜지스터 N3, 및 전원전압과 MOS 다이오드 D1의 출력단 사이에 연결되며 게이트가 제어부(30)의 출력단과 연결되는 PMOS 트랜지스터 P2를 구비한다. NMOS 트랜지스터 N3의 게이트는 제어부(30)의 출력단과 연결되어 리프레쉬 신호 TEMPOSC가 활성화된 후 다시 비활성화되면 온도 감지부(40)를 활성화시킨다.The temperature detector 40 outputs a voltage that varies according to the temperature change to the voltage comparator 10. The temperature sensing unit 40 is connected between the power supply voltage terminal and the output node A of the temperature sensing unit 40, and a PMOS transistor P1 having a gate connected to the output terminal of the control unit 30 and an output node of the temperature sensing unit 40. MOS diodes D1, D2 and NMOS transistor N3 connected in series between A and ground voltage, and PMOS transistor P2 connected between a power supply voltage and an output terminal of the MOS diode D1 and having a gate connected to an output terminal of the controller 30. The gate of the NMOS transistor N3 is connected to the output terminal of the controller 30 to activate the temperature detector 40 when the refresh signal TEMPOSC is activated and then deactivated again.
온도감지 제한부(50)는 리프레쉬 신호 TEMPOSC가 기 설정된 일정 주기 이내에 발생되지 않는 경우 온도감지 제한신호 TOSCRSTB를 생성하여 강제적으로 리프레쉬 신호 TEMPOSC를 활성화시킨다. 즉, 온도보상 기능에 의한 전압 비교부(10)의 출력이 일정 주기 이내에 하이 레벨로 천이되지 않으면, 온도감지 제한부(50)의 출력이 로우레벨로 천이되어 제어부(30)의 출력을 강제적으로 로우레벨로 천이시킨다.When the refresh signal TEMPOSC is not generated within a predetermined period, the temperature detection limiting unit 50 generates the temperature detection limit signal TOSCRSTB to forcibly activate the refresh signal TEMPOSC. That is, if the output of the voltage comparator 10 by the temperature compensation function does not transition to the high level within a certain period, the output of the temperature sensing limiter 50 is transitioned to the low level to force the output of the controller 30. Transition to low level.
도 3은 도 2의 온도감지 제한부의 구성을 보다 상세하게 나타내는 구성도이다.3 is a configuration diagram showing the configuration of the temperature sensing limiter of FIG. 2 in more detail.
이러한 온도감지 제한부(50)는 분주부(52), 지연부(54), 앤드게이트 AD1 및 펄스폭 조절부(56)를 구비한다.The temperature sensing limiting unit 50 includes a dividing unit 52, a delay unit 54, an AND gate AD1, and a pulse width adjusting unit 56.
분주부(52)는 펄스신호 PSRF에 따라 일정 주기의 펄스신호 SLOSCVBP를 일정 배수로 분주하여 출력한다. 즉, 분주부(52)는 펄스신호 PSRF가 인가되면 분주된 펄스신호 SLOSCVBP를 출력하지 않으며, 펄스신호 PSRF가 인가되지 않으면 분주된 펄스신호 SLOSCVBP를 출력한다.The division unit 52 divides and outputs the pulse signal SLOSCVBP of a predetermined cycle in a predetermined multiple according to the pulse signal PSRF. That is, the division unit 52 does not output the divided pulse signal SLOSCVBP when the pulse signal PSRF is applied, and outputs the divided pulse signal SLOSCVBP when the pulse signal PSRF is not applied.
이때, 펄스신호 PSRF(Pulse Self ReFresh)는 리프레쉬 신호 TEMPOSC가 분주 및 주기 조절되어 리프레쉬 1 사이클 주기마다 발생되는 펄스신호이며, 펄스신호 SLOSCVBP는 온도 보상 기능을 사용하지 않을 경우 셀프 리프레쉬의 기본 주기 발생기(미도시)에서 발생되는 온도 변화에 둔감한 펄스신호이다.At this time, the pulse signal PSRF (Pulse Self ReFresh) is a pulse signal generated every refresh cycle by the refresh signal TEMPOSC is divided and cycled, and the pulse signal SLOSCVBP is a basic period generator of self refresh when the temperature compensation function is not used. It is a pulse signal insensitive to the temperature change generated in (not shown).
지연부(54)는 분주부(52)의 출력신호를 일정시간 지연시켜 출력한다.The delay unit 54 delays the output signal of the division unit 52 for a predetermined time and outputs it.
앤드게이트 AD1는 분주부(52)와 지연부(54)의 출력신호를 앤드연산하여 출력한다. The AND gate AD1 performs an AND operation on the output signals of the frequency divider 52 and the delay unit 54 and outputs them.
펄스폭 조절부(56)는 앤드게이트 AD1에서 출력되는 신호의 펄스폭을 일정 수준으로 확장시켜 충분한 크기의 펄스폭을 갖는 온도감지 제한신호 TOSCRSTB를 생성하여 출력한다. 이처럼, 펄스폭 조절부(56)를 이용하여 분주된 펄스신호 SLOSCVBP의 펄스폭을 다시 확장하는 이유는 펄스신호 SLOSCVBP의 펄스폭이 필요한 온도감지 제한신호 TOSCRSTB의 펄스폭보다 워낙 작기 때무에 분주된 펄스신호 SLOSCVBP와 그 지연신호 만으로는 원하는 주기의 온도감지 제한신호 TOSCRSTB를 생성하는데 한계가 있기 때문이다.The pulse width adjusting unit 56 extends the pulse width of the signal output from the AND gate AD1 to a predetermined level to generate and output a temperature sensing limit signal TOSCRSTB having a pulse width of sufficient magnitude. The reason why the pulse width of the divided pulse signal SLOSCVBP is expanded again by using the pulse width adjusting unit 56 is because the pulse width divided by the pulse width is smaller than the pulse width of the temperature detection limit signal TOSCRSTB. This is because the signal SLOSCVBP and its delay signal alone are limited in generating the temperature sensing limit signal TOSCRSTB of a desired period.
이처럼, 온도감지 제한부(50)는 온도 변화에 따라 그 주기가 가변되는 리프레쉬 신호 TEMPOSC가 기 설정된 주기 이내에 발생되지 않으며, 펄스신호 PSRF도 그 주기 이내에 발생되지 않으므로 펄스신호 SLOSCVBP를 분주 및 펄스폭 조절하여 로우레벨의 온도감지 제한신호 TOSCRSTB를 출력한다. 그러나, 온도감지 제한부(50)는 리프레쉬 신호 TEMPOSC가 기 설정된 주기 이내에 발생되면, 펄스신호 PSRF가 그 주기 이내에 분주부(52)로 인가되므로 분주부(52)를 리셋시켜 온도감지 제한신호 TOSCRSTB를 하이레벨로 고정시킨다.As such, the temperature detection limiting unit 50 does not generate the refresh signal TEMPOSC whose period is variable according to the temperature change, and does not generate the pulse signal PSRF within the period, so that the pulse signal SLOSCVBP is divided and the pulse width is adjusted. Outputs the low-level temperature detection limit signal TOSCRSTB. However, when the refresh signal TEMPOSC is generated within a predetermined period, the temperature detection limiting unit 50 applies the pulse signal PSRF to the division unit 52 within the period, thereby resetting the division unit 52 to reset the temperature detection limit signal TOSCRSTB. Fixed to high level.
상술된 도 2 및 도 3의 구성을 갖는 본 발명의 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로의 동작을 간략하게 설명하면 다음과 같다.The operation of the temperature compensation self refresh circuit having the temperature sensing limit function of the present invention having the configuration of FIGS. 2 and 3 described above will be briefly described as follows.
온도보상 기능을 수행하기 이전에는 온도감지 동작신호 TEMPON가 로우레벨로 비활성화되므로, 노드 A의 전압은 PMOS 트랜지스터 P1에 의해 전원전압 레벨(1.5V)로 프리차지되고 이에 따라 전압 비교부(10)의 캐패시터 C1도 전원전압으로 충전된다. 이때, 온도감지 제한신호 TOSCRSTB는 하이레벨을 유지한다. Since the temperature sensing operation signal TEMPON is deactivated to a low level before performing the temperature compensation function, the voltage of the node A is precharged to the power supply voltage level (1.5V) by the PMOS transistor P1, and thus the voltage comparator 10 Capacitor C1 is also charged to the supply voltage. At this time, the temperature detection limit signal TOSCRSTB maintains a high level.
다음에 온도감지 동작신호 TEMPON가 하이레벨로 활성화되어 제어부(30)의 출력이 하이벨레로 천이되면, NMOS 트랜지스터 N1이 온되어 온도 감지부(40)가 온도보상 기능을 수행하고, PMOS 트랜지스터 P1, P2는 오프된다. PMOS 트랜지스터 P1, P2가 오프되면, 노드 A에서는 NMOS 다이오드 D1, D2에 의한 전류누출로 인해 전압강하가 발생하며 그 강하정도는 NMOS 다이오드 D1, D2에 흐르는 전류량에 의해 결정된다. 그리고, NMOS 다이오드 D1, D2에 흐르는 전류량은 온도에 따라 변화된다.Next, when the temperature sensing operation signal TEMPON is activated to a high level and the output of the controller 30 transitions to a high level, the NMOS transistor N1 is turned on so that the temperature sensing unit 40 performs a temperature compensation function, and the PMOS transistors P1, P2 is off. When the PMOS transistors P1 and P2 are off, a voltage drop occurs at the node A due to current leakage by the NMOS diodes D1 and D2, and the degree of the drop is determined by the amount of current flowing through the NMOS diodes D1 and D2. The amount of current flowing through the NMOS diodes D1 and D2 varies with temperature.
노드 A의 전압강하로 캐패시터 C1의 전압이 방전되기 시작하며, 캐패시터 C1의 전압이 캐패시터 C2의 전압(기준전압)보다 작아지면, 차동 증폭부(14)의 출력이 하이레벨로 천이된다. 이에 따라, 리프레쉬 신호 TEMPOSC가 하이로 활성화된다.The voltage of the capacitor C1 starts to discharge due to the voltage drop of the node A, and when the voltage of the capacitor C1 becomes smaller than the voltage of the capacitor C2 (reference voltage), the output of the differential amplifier 14 transitions to a high level. Accordingly, the refresh signal TEMPOSC is activated high.
또한, PMOS 트랜지스터 P1, P2가 온되어 노드 A를 다시 전원전압 레벨로 만들어 줌으로써 캐패시터 C1가 다시 충전된다. 캐패시터 C1의 충전으로 차동 증폭부(14)의 출력신호는 로우레벨로 천이되어 리프레쉬 신호 TEMPOSC를 비활성화시키고 온도 감지부(40)의 PMOS 트랜지스터 P1, P2를 오프시켜 다시 온도보상 기능을 수행한다.In addition, the capacitor C1 is charged again by turning on the PMOS transistors P1 and P2 to bring the node A back to the power supply voltage level. As the capacitor C1 charges, the output signal of the differential amplifier 14 transitions to a low level to deactivate the refresh signal TEMPOSC and to turn off the PMOS transistors P1 and P2 of the temperature sensing unit 40 to perform the temperature compensation function.
이러한 동작이 계속 반복됨으로써 리프레쉬 신호 TEMPOSC는 NMOS 다이오드 D1, D2에 흐르는 전류에 의해 가변적인 주기를 갖는 펄스신호가 된다. 이처럼, 일정 주기 이내에 리프레쉬 신호 TEMPOSC가 가변되게 발생되는 것은 해당 일정 주기 이내에 펄스신호 PSRF가 정상적으로 발생되는 것을 의미하므로, 분주부(52)가 펄스신호 PSRF에 의해 리셋되어 온도감지 제한부(50)는 온도감지 제한신호 TOSCRSTB를 하이레벨로 고정시킨다. By repeating this operation, the refresh signal TEMPOSC becomes a pulse signal having a variable period by the current flowing through the NMOS diodes D1 and D2. As such, the variable generation of the refresh signal TEMPOSC within a predetermined period means that the pulse signal PSRF is normally generated within the predetermined period. Thus, the division unit 52 is reset by the pulse signal PSRF, so that the temperature sensing limiting unit 50 is The temperature detection limit signal TOSCRSTB is fixed at a high level.
그런데, 영하 25℃ 정도의 저온에서는 NMOS 다이오드 D1, D2에 흐르는 전류가 워낙 작아 캐패시터 C1의 방전시간이 길어져 리프레쉬 신호 TEMPOSC의 주기가 수십 ㎲ 정도로 길어진다. 이처럼, 리프레쉬 신호 TEMPOSC의 주기가 너무 길어져 기 리프레쉬 신호 TEMPOSC가 발생되지 않으면, 분주부(52)로 펄스신호 PSRF가 기 설정된 시간 이내에 인가되지 않게 된다. 따라서, 온도감지 제한부(50)는 온도변화에 둔감한 일정 주기의 펄스신호 SLOSCVBP를 분주 및 펄스폭 조절하여 로우 레벨의 온도감지 제한신호 TOSCRSTB를 제어부(30)로 인가함으로써 리프레쉬 신호 TEMPOSC가 강제적으로 활성화되게 된다.However, at a low temperature of about minus 25 ° C, the currents flowing through the NMOS diodes D1 and D2 are so small that the discharge time of the capacitor C1 is long, and the period of the refresh signal TEMPOSC is about several tens of microseconds. As such, when the period of the refresh signal TEMPOSC is too long and the refresh signal TEMPOSC is not generated, the pulse signal PSRF is not applied to the division unit 52 within a preset time. Accordingly, the temperature sensing limiting unit 50 divides and adjusts the pulse signal SLOSCVBP of a predetermined period insensitive to temperature change, and applies the low temperature sensing limit signal TOSCRSTB to the controller 30 to force the refresh signal TEMPOSC. Will be activated.
상술한 바와 같이, 본 발명의 온도보상 셀프 리프레쉬 회로는 온도센서를 이용하여 온도보상 기능을 수행하는 리프레쉬 회로에서 온도가 너무 낮아 리프레쉬 주기가 필요 이상으로 길어지는 것을 방지함으로써 리프레쉬가 정상적으로 이루어지도록 하여 휘발성 메모리의 신뢰성을 높여줄 수 있다.As described above, in the temperature compensation self refresh circuit of the present invention, the refresh circuit performs a temperature compensation function by using a temperature sensor, thereby preventing the temperature from being too low and causing the refresh cycle to be longer than necessary so that the refresh is normally performed. It can increase the reliability of memory.
도 1은 64M P Handy에서 측정한 동일 웨이퍼내에서의 리프레쉬 신호 TEMPOSC와 IDD6의 값의 분포를 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS The figure which shows distribution of the value of the refresh signal TEMPOSC and IDD6 in the same wafer measured by 64M P Handy.
도 2는 본 발명에 따른 온도보상 셀프 리프레쉬 회로의 구성을 나타내는 회로도.2 is a circuit diagram showing a configuration of a temperature compensation self refresh circuit according to the present invention.
도 3은 도 2의 온도감지 제한부의 구성을 보다 상세하게 나타내는 구성도.3 is a configuration diagram showing in more detail the configuration of the temperature detection limiter of FIG.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040000584A KR20050072840A (en) | 2004-01-06 | 2004-01-06 | Temperature compensated self refresh circuit with temperature sensor limiter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040000584A KR20050072840A (en) | 2004-01-06 | 2004-01-06 | Temperature compensated self refresh circuit with temperature sensor limiter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050072840A true KR20050072840A (en) | 2005-07-12 |
Family
ID=37262047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040000584A Withdrawn KR20050072840A (en) | 2004-01-06 | 2004-01-06 | Temperature compensated self refresh circuit with temperature sensor limiter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050072840A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728973B1 (en) * | 2005-12-28 | 2007-06-15 | 주식회사 하이닉스반도체 | Low Active Time Delay Circuit |
| KR100834403B1 (en) * | 2007-01-03 | 2008-06-04 | 주식회사 하이닉스반도체 | A memory device and a self-refresh period control signal generating method for performing a stable self-refresh operation |
| US9465757B2 (en) | 2013-06-03 | 2016-10-11 | Samsung Electronics Co., Ltd. | Memory device with relaxed timing parameter according to temperature, operating method thereof, and memory controller and memory system using the memory device |
-
2004
- 2004-01-06 KR KR1020040000584A patent/KR20050072840A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728973B1 (en) * | 2005-12-28 | 2007-06-15 | 주식회사 하이닉스반도체 | Low Active Time Delay Circuit |
| KR100834403B1 (en) * | 2007-01-03 | 2008-06-04 | 주식회사 하이닉스반도체 | A memory device and a self-refresh period control signal generating method for performing a stable self-refresh operation |
| US7876636B2 (en) | 2007-01-03 | 2011-01-25 | Hynix Semiconductor Inc. | Semiconductor memory device and method for driving the same |
| US9465757B2 (en) | 2013-06-03 | 2016-10-11 | Samsung Electronics Co., Ltd. | Memory device with relaxed timing parameter according to temperature, operating method thereof, and memory controller and memory system using the memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100549621B1 (en) | Oscillator for self-refresh | |
| US6597614B2 (en) | Self refresh circuit for semiconductor memory device | |
| US7675350B2 (en) | VPP voltage generator for generating stable VPP voltage | |
| KR100900784B1 (en) | A semiconductor memory device | |
| KR20080111017A (en) | Method for self-refreshing memory cells with temperature compensated self-refresh and dynamic random access memory device | |
| KR100524807B1 (en) | Temperature compensated Self Refresh(TCSR) circuit having a temperature sensor limiter | |
| US7471136B2 (en) | Temperature compensated self-refresh circuit | |
| US7286432B2 (en) | Temperature update masking to ensure correct measurement of temperature when references become unstable | |
| US20070268080A1 (en) | Oscillator circuit generating oscillating signal having stable cycle | |
| KR101607489B1 (en) | Refresh control circuit, semiconductor memory device having the refresh control circuit and memory system | |
| US7610165B2 (en) | Semiconductor memory device having on die thermal sensor | |
| KR100610455B1 (en) | Pulse generator circuit for self refresh | |
| KR100626915B1 (en) | Temperature Compensated Self Refresh Cycle Control | |
| US20100117716A1 (en) | Periodic signal generating circuit dependent upon temperature for establishing a temperature independent refresh frequency | |
| US7177219B1 (en) | Disabling clocked standby mode based on device temperature | |
| US7173501B1 (en) | Dual slope temperature dependent oscillator | |
| KR20050072840A (en) | Temperature compensated self refresh circuit with temperature sensor limiter | |
| US20070018715A1 (en) | Clocked standby mode with maximum clock frequency | |
| US20050162215A1 (en) | Temperature sensing variable frequency generator | |
| KR100922884B1 (en) | Semiconductor memory device | |
| KR20120004017A (en) | Apparatus and method for determining dynamic voltage regulation mode and apparatus and method for sensing pumping voltage using same | |
| KR20060011588A (en) | Temperature Compensation Oscillator Circuit | |
| KR100792364B1 (en) | High voltage generator and semiconductor memory device including same | |
| KR100701705B1 (en) | Self-Refresh Control Circuit of Semiconductor Memory Device | |
| KR20160138616A (en) | Self refresh device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040106 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |