KR20050066955A - 전력증폭기의 전치왜곡 선형화기 - Google Patents

Abstract

본 발명의 전치왜곡 선형화기는, 입력단과 출력단 사이에 배치되는 전력증폭기의 이득 및 위상 왜곡을 억제하기 위한 전치왜곡 선형화기로서, 입력단과 전력증폭기 사이에 배치되며 베이스-에미터 접합 다이오드를 포함하는 트랜지스터, 및 트랜지스터와 전력증폭기 사이에서 직렬로 배치되는 저항을 구비한다.

Description

전력증폭기의 전치왜곡 선형화기{Predistortion linealizer for power amplifier}

본 발명은 이동 및 위성 통신 등에서 사용되는 고효율 및 선형 마이크로 전력증폭기에 관한 것으로서, 특히 전력증폭기의 이득 및 위상 왜곡을 보상하기 위한 전치왜곡 선형화기에 관한 것이다.

일반적으로 이동 및 위성 통신 등에서 사용되는 전력증폭기의 효율을 증대시키기 위해서는 전력증폭기를 포화영역 근처에서 동작시켜야 한다. 그런데 전력증폭기를 포화영역 근처에서 동작시키면, 입력전력이 증가함에 따라 진폭 및 위상 왜곡이 증가하는 문제가 발생한다. 진폭 및 위상 왜곡이 발생하는 경우, 인접한 채널 사이의 간섭(interference)이 발생하여 시스템의 성능을 열화시킨다. 진폭 및 위상 왜곡을 보상하기 위한 여러 가지 방법들이 제안된 바 있는데, 그 중 하나는 전력증폭기의 앞단에 전치왜곡 선형화기(predistortion linealizer)를 배치시키는 방법이다.

도 1은 일반적인 전력증폭기를 나타내 보인 회로도이다. 그리고 도 2는 전치왜곡 선형화기를 갖는 전력증폭기의 입력전력에 대한 이득 및 위상 특성을 나타내 보인 도면이다.

먼저 도 1을 참조하면, 입력단(P11)과 출력단(P12) 사이에 전력증폭기로서의 트랜지스터(Q11)가 배치된다. 트랜지스터(Q11)의 베이스는 입력단(P11)에 연결되고, 컬렉터는 출력단(P12)에 연결된다. 입력단(P11)과 트랜지스터(Q11)의 베이스 사이에는 저항들(R11, R12)로 이루어진 바이어스회로가 배치된다.

입력전력이 증가하면, 트랜지스터(Q11)의 베이스-에미터 다이오드의 정류 전류(rectified current)가 증가한다. 그러나 바이어스회로를 구성하는 저항들(R11, R12)로 인하여 트랜지스터(Q11)의 베이스-에미터 다이오드의 양단 전압은 감소한다. 그 결과 출력신호의 이득은 입력전력의 증가에 따라 감소하는 음(negative)의 왜곡변화량을 갖게 된다. 한편 입력전력이 증가하면, 트랜지스터(Q11)의 베이스-컬렉터 접합 커패시턴스가 변화하며, 그 결과 출력신호의 위상은 입력전력의 증가에 따라 증가하는 양(positive)의 왜곡변화량을 갖게 된다.

다음에 도 2를 참조하면, 입력단(P21)과 출력단(P22) 사이에 전치왜곡 선형화기(210) 및 전력증폭기(220)가 순차적으로 배치된다. 전력증폭기(220)는, 그래프 (b)에서 나타내듯이, 입력전력이 증가함에 따라 이득은 감소하고 위상은 증가된 출력신호를 발생시킨다. 이에 반하여 전치왜곡 선형화기(210)는, 그래프 (a)에서 나타내듯이, 입력전력이 증가함에 따라 이득은 증가하고 위상은 감소된 출력신호를 발생시킨다. 이와 같이 전치왜곡 선형화기(210)의 이득 증가 및 위상 감소는, 전력증폭기(220)의 이득 감소 및 위상 증가를 보상하여, 최종적으로 그래프 (c)에서 나타내듯이, 입력전력이 증가하더라도 이득 및 위상의 왜곡이 없는 출력신호가 발생되도록 한다.

도 3은 도 2의 전치왜곡 선형화기의 종래의 일 예를 나타내 보인 회로도이다.

도 3을 참조하면, 입력단(P31)과 출력단(P32) 사이에 상호 병렬로 연결되는 커패시터(Cp31) 및 다이오드(D31)가 배치된다. 다이오드(D31)의 애노드는 입력단(P31)을 향하고 캐소드는 출력단(P32)을 향한다. 다이오드(D31)와 입력단(P31) 사이 및 다이오드(D31)와 출력단(P32) 사이에는 각각 직류전류 차단을 위한 커패시터(C31, C32)가 각각 배치된다. 한편 도면에서 인덕터(L31, L32)는 직류전류 피드(feed)를 위한 것이고, 참조부호 "Vcc31"는 바이어스인가단자를 나타낸다.

이와 같은 구조의 전치왜곡 선형화기에 있어서, 입력전력이 증가하면 다이오드(D31)의 등가저항의 비선형성에 의해 진폭이 증가하고 위상이 감소하는 특성이 나타나며, 이와 같은 특성으로 인하여 전력증폭기의 이득감소 및 위상증가를 보상할 수 있다. 그러나 상기 전치왜곡 선형화기는 다이오드(D31) 구동을 위한 별도의 바이어스회로를 필요로 하며, 그 결과 추가적인 전류소비가 발생한다는 단점을 갖는다.

도 4는 도 2의 전치왜곡 선형화기의 종래의 다른 예를 나타내 보인 회로도이다.

도 4를 참조하면, 상기 전치왜곡 선형화기는, 입력단(P41) 및 출력단(P42) 사이에서 병렬연결된 다이오드(D41), 바이어스 피드 저항(R41) 및 직류전류 차단을 위한 커패시터(C41, C42)를 포함한다. 이와 같은 전치왜곡 선형화기에 있어서, 입력전력이 증가하면, 다이오드(D41)를 통해 흐르는 정류전류에 의한 전압강하로 인하여, 다이오드(D41)에 인가되는 전압(Vd)이 감소한다. 전압(Vd)이 감소함에 따라 다이오드(D41)의 등가저항은 증가하고, 그 결과 진폭이 증가하고 위상은 감소된 출력특성을 나타낸다. 그런데 상기 전치왜곡 선형화기도 또한 다이오드(D41) 구동을 위한 별도의 바이어스회로를 필요로 하며, 그 결과 추가적인 전류소비가 발생한다는 단점을 갖는다.

도 5는 도 2의 전치왜곡 선형화기의 종래의 또 다른 예를 나타내 보인 회로도이다.

도 5를 참조하면, 증폭기로 사용되는 트랜지스터(Q51)의 베이스 및 컬렉터가 각각 입력단(P51) 및 출력단(P52)에 연결된다. 트랜지스터(Q51)의 베이스는 트랜지스터(Q52)의 컬렉터에 연결된다. 트랜지스터(Q52)의 베이스는 저항(R52)을 통하여 바이어스 인가전압 단자(Vbb51)에 연결된다. 트랜지스터(Q52)의 베이스-컬렉터 다이오드와 저항(R52)은 트랜지스터(Q51)의 베이스 바이어싱(biasing) 회로를 형성하면서 동시에 전치왜곡 선형화기를 구성한다. 트랜지스터(Q52)의 베이스-에미터 사이에 연결되는 저항기(R51)는 선형화기에 아무런 영향을 미치지 않으며, 트랜지스터(Q52)가 순방향 바이어스를 형성하기 위한 것으로 트랜지스터(Q42)의 베이스와 에미터 사이에는 전류가 흐르지 않는다. 커패시터(C52)는 입력단(P51)으로부터 인가되는 초고주파(RF) 신호에 대한 낮은 임피던스를 제공하기 위한 것이다.

이와 같은 전치왜곡 선형화기에 있어서, 입력전력이 증가하면, 트랜지스터(Q52)의 베이스-컬렉터 다이오드를 통해 흐르는 정류전류가 증가하고 다이오드 양단에 걸리는 dc전압을 감소한다. 트랜지스터(Q52)의 베이스-컬렉터 전압이 감소됨에 따라 트랜지스터(Q51)의 베이스-에미터 전압이 다소(slightly) 증가한다. 트랜지스터(Q51)의 베이스-에미터 전압의 증가분은 입력전력의 증가에 따른 트랜지스터(Q51)의 이득 감쇄 및 위상 왜곡특성을 개선할 수 있다.

이와 같은 전치왜곡 선형화기는, 도 3 및 도 4의 전치왜곡 선형화기와는 다르게 트랜지스터(Q52)의 베이스-컬렉터 다이오드를 구동시키기 위한 별도의 바이어스회로가 불필요하지 않다는 장점이 있지만, 고효율 특성을 얻기 위하여 포화영역 근처에서 동작점을 갖는 전력증폭기, 예컨대 AB급 전력증폭기의 설계시 입력전력에 따른 구동전류의 증가를 제어하지 못한다는 단점을 갖는다.

도 6은 도 2의 전치왜곡 선형화기의 종래의 또 다른 예를 나타내 보인 회로도이다.

도 6을 참조하면, 증폭기로 사용되는 트랜지스터(Q61)의 베이스 및 컬렉터가 각각 입력단(P61) 및 출력단(P62)에 연결된다. 트랜지스터(Q61)의 베이스는 트랜지스터(Q62)의 에미터와 연결된다. 트랜지스터(Q62)의 베이스-에미터 다이오드와 병렬(shunt) 커패시터(C61)는 전치왜곡 선형화기를 구성한다. 트랜지스터(Q62)의 컬렉터는 바이어스전압 인가단자(Vref61)에 연결된다. 다이오드로 작용하는 트랜지스터들(Q63, Q64)은 트랜지스터(Q62)의 베이스에 일정한 정전압을 제공하기 위하여 배치된다.

이와 같은 전치왜곡 선형화기의 동작은, 트랜지스터(Q62)와 병렬로 연결된 커패시터(C61)를 이용한다는 점에서 도 5의 전치왜곡 선형화기와 유사하다. 즉 초고주파(RF) 주파수에서 커패시터(C61)의 임피던스보다 저항(R)과 두 개의 직렬 다이오드(Q63, Q64)의 임피던스가 더 크며, 그 결과 트랜지스터(Q62)의 베이스에서의 모든 초고주파 신호는 커패시터(C61)를 통해 흐르고, 트랜지스터(Q62)의 베이스에서의 전압을 일정하게 유지시킨다. 입력전력이 증가하면 트랜지스터(Q62)의 베이스-에미터 다이오드의 전압강하로 인해 트랜지스터(Q61)의 베이스 바이어스 강하가 보상된다.

그런데 이와 같은 전치왜곡 선형화기에 있어서도, 고효율 특성을 얻기 위하여 포화영역 근처에서 동작점을 갖는 전력증폭기, 예컨대 AB급 전력증폭기의 설계시 입력전력에 따른 구동전류의 증가를 제어하지 못한다는 단점을 갖는다.

본 발명이 이루고자 하는 기술적 과제는, 전치왜곡 선형화기를 구성하는 다이오드의 바이어스 회로를 별도로 요구하지 않으면서, 동시에 입력전력에 따른 구동전류의 증가를 제어할 수 있는 전력증폭기의 전치왜곡 선형화기를 제공하는 것이다.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 전치왜곡 선형화기는, 입력단과 출력단 사이에 배치되는 전력증폭기의 이득 및 위상 왜곡을 억제하기 위한 전치왜곡 선형화기에 있어서, 상기 입력단과 전력증폭기 사이에 배치되며 베이스-에미터 접합 다이오드를 포함하는 트랜지스터; 및 상기 트랜지스터와 상기 전력증폭기 사이에서 직렬로 배치되는 저항을 구비하는 것을 특징으로 한다.

상기 전력증폭기는 이종접합(Hetero-junction)을 포함하는 바이폴라접합트랜지스터인 것이 바람직하다.

이 경우, 상기 바이폴라접합트랜지스터는 베이스가 상기 입력단 및 상기 저항에 연결되고 컬렉터가 상기 출력단에 연결되는 npn형 바이폴라접합트랜지스터인 것이 바람직하다.

상기 전치왜곡 선형화기를 구성하는 트랜지스터는 이종접합을 포함하는 npn형 바이폴라접합트랜지스터인 것이 바람직하다.

이 경우 상기 전치왜곡 선형화기를 구성하는 npn형 바이폴라접합트랜지스터의 에미터는 상기 저항과 직렬로 연결되는 것이 바람직하다.

그리고 상기 전치왜곡 선형화기를 구성하는 npn형 바이폴라접합트랜지스터 및 저항에 병렬로 연결되는 바이어스저항 및 다이오드를 더 포함하는 것이 바람직하다.

이 경우 상기 다이오드는 2개 이상이 직렬로 연결되며, 각각은 베이스와 컬렉터가 연결된 이종접합을 포함하는 npn형 바이폴라접합트랜지스터인 것이 바람직하다.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.

도 7은 본 발명에 따른 전치왜곡 선형화기를 나타내 보인 회로도이다.

도 7을 참조하면, 전력증폭기로 사용되는 트랜지스터(Q71)의 베이스 및 컬렉터는 각각 입력단(P71) 및 출력단(P72)에 연결된다. 트랜지스터(Q71)의 베이스와 입력단(P71) 사이에는 커패시터(C71)가 배치된다. 트랜지스터(Q71)의 컬렉터와 출력단(P72) 사이에도 커패시터(C72)가 배치된다. 이 커패시터들(C71, C72)은 직류전류 차단을 위한 것이다. 트랜지스터(Q71)의 컬렉터에는 인덕터(L71)를 통해 전압(Vcc)이 인가된다. 트랜지스터(Q71)의 베이스에는 전치왜곡 선형화기(700)를 구성하는 트랜지스터(Q72) 및 저항(R72)이 연결된다. 트랜지스터(Q71)의 베이스는 저항(R72)을 통해 트랜지스터(Q72)의 에미터에 연결된다. 본 실시예에서 상기 트랜지스터들(Q71, Q72)은 모두 이종접합을 포함하는 npn형 바이폴라접합트랜지스터(BJT)이다.

트랜지스터(Q72)의 컬렉터에는 기준전압(Vref)이 인가된다. 트랜지스터(Q72) 및 저항(R72)과는 병렬로 저항(R71) 및 트랜지스터들(Q73, Q74)이 직렬로 연결된다. 트랜지스터들(Q73, Q74)은 바이어스회로를 구성하며, 모두 npn형 바이폴라접합트랜지스터로서 컬렉터와 베이스가 연결되어 다이오드로 동작한다. 저항(R71) 및 트랜지스터들(Q73, Q74) 또한 기준전압(Vref)을 인가받는다.

이와 같은 구성의 전치왜곡 선형화기(700)의 동작을 설명하면 다음과 같다.

트랜지스터(Q72)의 베이스에서의 전압(V71)은 트랜지스터들(Q73, Q74)에 의해 일정한 값을 유지한다. 이 상태에서 입력전력이 증가하면, 트랜지스터(Q72)의 베이스-에미터 전압이 증가한다. 트랜지스터(Q72)의 베이스-에미터 전압이 증가하게 되면, 전력증폭기로서의 트랜지스터(Q71)의 베이스-에미터 전압이 감소하는 것이 억제된다. 그 결과 트랜지스터(Q71)의 베이스-에미터 전압의 감소로 인한 이득이 왜곡되기 시작하는 이득 감쇄점을 증가시켜서 전력증폭기의 선형성을 증가시킨다. 이때 저항(R72)은 입력전력의 증가에 의해 함께 증가하는 정류전류를 제어하는 기능을 수행한다. 즉 적절한 크기의 저항값을 갖도록 함으로써, 정류전류의 증가에 따라 동작점이 변화할 때 증가하는 전류의 변화량을 조절할 수 있으며, 그 결과 전력증폭기의 효율을 향상시킨다.

도 8은 본 발명에 따른 전치왜곡 선형화기를 갖는 전력증폭기의 입력전력에 대한 전력부가효율 특성을 나타내 보인 그래프이다.

도 8을 참조하면, 입력전력이 증가함에 따라 전력부가효율(PAE; Power Added Effieciency)도 증가한다. 이때 증가하는 정도는 저항(R72)이 갖는 저항값에 의해 다르다. 구체적으로 참조부호 "810"으로 나타낸 선은 저항(R72)이 갖는 저항값이 40Ω인 경우이고, 참조부호 "820"으로 나타낸 선은 저항(R72)이 갖는 저항값이 90Ω인 경우이고, 참조부호 "830"으로 나타낸 선은 저항(R72)이 갖는 저항값이 140Ω인 경우이고, 참조부호 "840"으로 나타낸 선은 저항(R72)이 갖는 저항값이 190Ω인 경우이며, 그리고 참조부호 "850"으로 나타낸 선은 저항(R72)이 갖는 저항값이 200Ω인 경우이다. 그래프에서 나타낸 바와 같이, 저항(R72)이 갖는 저항값을 증가할수록 전력부가효율이 높다는 것을 알 수 있다. 예컨대 저항(R72)이 갖는 저항값이 200Ω인 경우(850 참조), 저항(R72)이 갖는 저항값이 40Ω인 경우(810 참조)에 비하여 대략 34.8% 증가한다.

도 9는 본 발명에 따른 전치왜곡 선형화기를 갖는 전력증폭기의 입력전력에 대한 컬렉터전류 특성을 나타내 보인 그래프이다.

도 9를 참조하면, 입력전력이 증가함에 따라 트랜지스터(Q71)의 컬렉터전류도 증가한다. 이때 증가하는 정도는 저항(R72)이 갖는 저항값에 의해 다르다. 구체적으로 참조부호 "910"으로 나타낸 선은 저항(R72)이 갖는 저항값이 40Ω인 경우이고, 참조부호 "920"으로 나타낸 선은 저항(R72)이 갖는 저항값이 90Ω인 경우이고, 참조부호 "930"으로 나타낸 선은 저항(R72)이 갖는 저항값이 140Ω인 경우이고, 참조부호 "940"으로 나타낸 선은 저항(R72)이 갖는 저항값이 190Ω인 경우이며, 그리고 참조부호 "950"으로 나타낸 선은 저항(R72)이 갖는 저항값이 200Ω인 경우이다. 그래프에서 나타낸 바와 같이, 저항(R72)이 갖는 저항값을 증가할수록, 입력전력이 증가할 때 트랜지스터(Q71)의 컬렉터전류가 적게 증가한다는 것을 알 수 있다.

결과적으로 상기 도 8 및 도 9에서 알 수 있듯이, 출력전력을 일정하게 유지하면서 전력부가효율을 증대시킬 수 있으며, 이는 입력전력이 증가함에 따라 정류전류의 증가에 따른 전류증가를 저항(R71)에 의해 제어할 수 있기 때문이다.

이상의 설명에서와 같이, 본 발명에 따른 전력증폭기의 전치왜곡 선형화기에 의하면, 전치왜곡 선형화기를 구성하기 위하여 베이스-에미터 다이오드를 갖는 트랜지스터의 에미터와 전력증폭기로서의 트랜지스터의 베이스를 연결하고, 그 사이에 직렬 저항을 삽입함으로써, 전력증폭기의 이득 감쇄를 및 위상 왜곡을 감소시켜 소자의 선형성을 증대시킬 수 있으며, 특히 상기 직렬 저항에 의해 출력전력을 일정하게 유지하면서 전력부가효율을 증대시킬 수 있다는 이점을 제공한다.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

도 1은 일반적인 전력증폭기를 나타내 보인 회로도이다.

도 2는 전치왜곡 선형화기를 갖는 전력증폭기의 입력전력에 대한 이득 및 위상 특성을 나타내 보인 도면이다.

도 3은 도 2의 전치왜곡 선형화기의 특성을 갖는 종래의 일 예를 나타내 보인 회로도이다.

도 4는 도 2의 전치왜곡 선형화기의 특성을 갖는 종래의 다른 예를 나타내 보인 회로도이다.

도 5는 도 2의 전치왜곡 선형화기의 특성을 갖는 종래의 또 다른 예를 나타내 보인 회로도이다.

도 6은 도 2의 전치왜곡 선형화기의 특성을 갖는 종래의 또 다른 예를 나타내 보인 회로도이다.

도 7은 본 발명에 따른 전치왜곡 선형화기를 나타내 보인 회로도이다.

도 8은 본 발명에 따른 전치왜곡 선형화기를 갖는 전력증폭기의 입력전력에 대한 전력부가효율 특성을 나타내 보인 그래프이다.

도 9는 본 발명에 따른 전치왜곡 선형화기를 갖는 전력증폭기의 입력전력에 대한 컬렉터전류 특성을 나타내 보인 그래프이다.

Claims (7)

1. 입력단과 출력단 사이에 배치되는 전력증폭기의 이득 및 위상 왜곡을 억제하기 위한 전치왜곡 선형화기에 있어서,

   상기 입력단과 전력증폭기 사이에 배치되며 베이스-에미터 접합 다이오드를 포함하는 트랜지스터; 및

   상기 트랜지스터와 상기 전력증폭기 사이에서 직렬로 배치되는 저항을 구비하는 것을 특징으로 하는 전치왜곡 선형화기.
2. 제1항에 있어서,

   상기 전력증폭기는 바이폴라접합트랜지스터인 것을 특징으로 하는 전치왜곡 선형화기.
3. 제2항에 있어서,

   상기 바이폴라접합트랜지스터는 베이스가 상기 입력단 및 상기 저항에 연결되고 컬렉터가 상기 출력단에 연결되는 npn형 바이폴라접합트랜지스터인 것을 특징으로 하는 전치왜곡 선형화기.
4. 제1항에 있어서,

   상기 트랜지스터는 npn형 바이폴라접합트랜지스터인 것을 특징으로 하는 전치왜곡 선형화기.
5. 제4항에 있어서,

   상기 npn형 바이폴라접합트랜지스터의 에미터는 상기 저항과 직렬로 연결되는 것을 특징으로 하는 전치왜곡 선형화기.
6. 제4항에 있어서,

   상기 npn형 바이폴라접합트랜지스터 및 저항에 병렬로 연결되는 바이어스저항 및 다이오드를 더 포함하는 것을 특징으로 하는 전치왜곡 선형화기.
7. 제6항에 있어서,

   상기 다이오드는 2개 이상이 직렬로 연결되며, 각각은 베이스와 컬렉터가 연결된 npn형 바이폴라접합트랜지스터인 것을 특징으로 하는 전치왜곡 선형화기.