[go: up one dir, main page]

KR20050028665A - 반도체 소자의 확산방지막 형성 방법 - Google Patents

반도체 소자의 확산방지막 형성 방법 Download PDF

Info

Publication number
KR20050028665A
KR20050028665A KR1020030065172A KR20030065172A KR20050028665A KR 20050028665 A KR20050028665 A KR 20050028665A KR 1020030065172 A KR1020030065172 A KR 1020030065172A KR 20030065172 A KR20030065172 A KR 20030065172A KR 20050028665 A KR20050028665 A KR 20050028665A
Authority
KR
South Korea
Prior art keywords
layer
forming
tasin
diffusion barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020030065172A
Other languages
English (en)
Other versions
KR100545194B1 (ko
Inventor
이한춘
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030065172A priority Critical patent/KR100545194B1/ko
Priority to US10/925,777 priority patent/US7186646B2/en
Publication of KR20050028665A publication Critical patent/KR20050028665A/ko
Application granted granted Critical
Publication of KR100545194B1 publication Critical patent/KR100545194B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 소자의 확산방지막 형성 방법에 관한 것으로, 그 목적은 접속홀의 내벽에 증착하는 확산방지막으로서 확산방지 기능이 우수하면서도 비저항이 낮고, 또한 스텝 커버리지가 우수한 TaSiN을 형성하는 것이다. 이를 위해 본 발명에서는 원자층증착(atomic layer deposition : ALD) 방법을 이용하여 TaSiN을 형성하는 것을 특징으로 한다. 즉, 본 발명에 따른 반도체 소자의 확산방지막 형성 방법은, 반도체 기판의 구조물 상에 형성된 금속막의 상부 전면에 층간절연막을 형성한 후 선택적으로 식각하여 금속막의 일부를 노출시키는 소정폭의 홀을 형성하는 제1단계; 홀의 내벽에 Si 소스층을 형성하는 제2단계; Si 소스층 상에 Ta층을 형성함과 동시에, Ta층의 상부로 질소를 포함한 가스를 주입하여 Si 소스층, Ta층 및 질소를 반응시키고, 반응의 결과 TaSiN층을 형성하는 제3단계; TaSiN층의 상부로 수소를 포함한 가스를 주입하여 TaSiN층 내에 함유된 불순물을 수소와 반응시켜 제거하는 제4단계를 포함하여 이루어진다..

Description

반도체 소자의 확산방지막 형성 방법 {Formation method of barrier metal in semiconductor device}
본 발명은 반도체 소자 제조방법에 관한 것으로, 더욱 상세하게는 홀의 내벽에 확산방지막으로서 비저항이 낮은 TaSiN막을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자 제조 공정에서 컨택홀 또는 비아홀과 같은 홀의 내벽에는 확산방지막을 증착한 후, 확산방지막 상에 금속물질을 형성하여 홀의 내부를 매립한다.
TaSiN은 가장 우수한 확산방지막으로 인정되고 있지만, 비저항이 너무 높다는 단점이 있다. TaSiN은 물리기상증착(PVD : physical vapor deposition) 또는 화학기상증착(chemical vapor deposition) 방법으로 형성한다.
물리기상증착 방법에서는 TaSi 타겟을 물리적으로 기상화시키면서 질소와 반응시켜 TaSiN을 증착한다. 이러한 물리기상증착 방법을 이용하면 제작이 용이하다는 장점이 있는 반면에, TaSiN이 다결정상태로 존재하여 구리금속배선에 대한 확산방지막으로 사용 시에는 구리가 쉽게 확산하여 TaSiN과 Cu와의 계면에 Cu3Si가 형성된다는 문제점이 있다.
또한, 물리기상증착 방법을 이용하면 높은 종횡비를 요구하는 소자에서는 원하는 수준의 스텝 커버리지를 얻을 수 없다는 문제점이 있다. 이러한 문제점들로 인해 물리기상증착 방법 보다는 화학기상증착 방법을 연구하게 되었고, 현재에도 TaSiN 형성을 위한 화학기상증착 방법에 대해 많은 연구가 진행되고 있다.
그러나, 화학기상증착 방법에서 사용하는 반응가스(precursor)에 포함되는 각종 유기 잔재물에 의해 증착된 TaSiN의 비저항이 높다는 문제점이 있다. 비저항이 높은 TaSiN을 구리금속배선의 확산방지막으로 사용할 경우, 소자의 전체 저항을 증가시켜 금속배선의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 홀의 내벽에 증착하는 확산방지막으로서, 확산방지 기능이 우수하면서도 비저항이 낮은 TaSiN을 증착하는 것이다.
본 발명의 다른 목적은 스텝 커버리지가 우수한 TaSiN 형성 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 원자층증착(atomic layer deposition : ALD) 방법을 이용하여 TaSiN을 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자의 확산방지막 형성 방법은, 반도체 기판의 구조물 상에 형성된 금속막의 상부 전면에 층간절연막을 형성한 후 선택적으로 식각하여 금속막의 일부를 노출시키는 소정폭의 홀을 형성하는 제1단계; 홀의 내벽에 Si 소스층을 형성하는 제2단계; Si 소스층 상에 Ta층을 형성함과 동시에, Ta층의 상부로 질소를 포함한 가스를 주입하여 Si 소스층, Ta층 및 질소를 반응시키고, 반응의 결과 TaSiN층을 형성하는 제3단계; TaSiN층의 상부로 수소를 포함한 가스를 주입하여 TaSiN층 내에 함유된 불순물을 수소와 반응시켜 제거하는 제4단계를 포함하여 이루어진다.
이 때, Si 소스층 및 Ta층은 원자층증착(atomic layer deposition : ALD) 방법을 이용하여 수-수십Å의 두께로 형성한다.
Si 소스층으로는 SiH4층 또는 Si층을 형성할 수 있는데, 이를 위해서는 기판을 챔버 내에 투입하고 기판의 온도를 170-550℃로 가열한 상태에서 챔버 내로 SiH4 가스를 주입하여 SiH4층 또는 Si층을 형성하는 것이 바람직하며, 이 때 챔버 내의 압력은 90-300 torr로 하고 10초-2분 동안 유지시켜 SiH4층 또는 Si층을 형성하는 것이 바람직하다.
Ta층을 형성하는 제3단계에서는, 기판의 온도를 170-550℃로 하고 챔버 내에 Ta을 포함한 반응가스를 주입하여 Ta층을 형성하는 것이 바람직하다.
Ta을 포함한 반응가스로는 터트부틸이미도 (트리스디에틸아마이드) 탄탈륨(tertbutylimido (trisdiethylamide) tantalum : TBTDET), 펜타키스 (디에틸아마이드) 탄탈륨(pentakis (diethylamide) tantalum : PDEAT), 펜타키스 (디메틸아마이드) 탄탈륨(pentakis (dimethylamide) tantalum : PDMAT), 및 펜타키스 (에틸메틸아미노) 탄탈륨(pentakis (ethylmethylamino) tantalum : PEMAT 중의 어느 하나를 사용할 수 있다.
질소를 포함한 가스로는 NH3 또는 N2 가스를 주입하는 것이 바람직하다.
TaSiN층 내에 함유된 불순물을 제거하는 제4단계에서는, 기판의 온도를 170-550℃로 하고 챔버 내에 NH3 또는 H2 가스와 같은 수소를 포함한 가스를 100-400 sccm의 유량으로 주입하는 것이 바람직하다.
TaSiN층 내에 함유된 불순물을 수소와 반응시켜 제거하는 과정에서 TaSiN층의 부피가 수축되어 치밀화되며, 이렇게 치밀화된 TaSiN층의 두께는 수-수십Å 두께이다.
이러한 제4단계 이후에 제2단계 내지 제4단계를 소정횟수 반복하여 TaSiN층을 원하는 두께만큼 형성하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자의 확산방지막 형성 방법에 대해 상세히 설명한다.
도 1a 내지 1d는 본 발명의 일 실시예에 따른 TaSiN 확산방지막 형성 방법을 그 공정 순서에 따라 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 개별소자가 형성된 반도체 기판의 구조물(11) 상에 금속막(12)을 형성하고 선택적으로 식각하여 소정폭으로 남긴다.
다음, 소정폭의 금속막(12)을 포함하여 반도체 기판 구조물(11)의 상부 전면에 층간절연막(13)을 두껍게 증착한 후, 층간절연막(13)을 선택적으로 식각하여 금속막(12)을 소정영역 노출시키는 소정폭의 컨택홀(H)을 형성한다.
다음, 도 1b에 도시된 바와 같이, 컨택홀이 형성된 층간절연막 및 컨택홀을 통해 노출된 금속막의 상부 전면에 원자층증착 방법을 이용하여 Si 소스층(14)을 수-수십Å 정도의 얇은 두께로 형성한다.
이 때 Si 소스층(14)이란 반응성이 높은 Si을 제공해줄 수 있는 층을 의미한다. Si 소스층(14)을 형성하는 방법으로는 SiH4 가스를 이용하는 방법이 있으나 이에 한정되는 것은 아니다.
SiH4 가스를 이용하는 방법은, 챔버 내에 웨이퍼를 넣고 웨이퍼를 170-550℃로 가열한 상태에서 챔버 내로 SiH4 가스를 주입하여 챔버 내의 90-300 torr로 하고 10초-2분 동안 유지시킴으로써, 하부 구조물의 상면에 SiH4층 또는 Si층을 얇게 형성하는 방법이다.
이어서, 웨이퍼 온도를 170-550℃로 유지한 상태에서 챔버 내에 Ta을 포함한 반응가스를 주입하여 Si 소스층(14) 위에 수-수십Å 두께로 Ta층(15)을 형성함과 동시에, 질소를 포함한 가스를 주입한다.
이 때 Ta을 포함한 반응가스로는 터트부틸이미도 (트리스디에틸아마이드) 탄탈륨(tertbutylimido (trisdiethylamide) tantalum : TBTDET), 펜타키스 (디에틸아마이드) 탄탈륨(pentakis (diethylamide) tantalum : PDEAT), 펜타키스 (디메틸아마이드) 탄탈륨(pentakis (dimethylamide) tantalum : PDMAT), 또는 펜타키스 (에틸메틸아미노) 탄탈륨(pentakis (ethylmethylamino) tantalum : PEMAT 등을 사용할 수 있다.
질소를 포함한 가스로는 NH3 또는 N2 가스를 주입한다.
그러면, 도 1c에 도시된 바와 같이, Ta층(15)과 Si 소스층(14)의 Si이 서로 반응하여 TaSi층이 형성됨과 동시에, 주입된 NH3 또는 N2 가스로부터 N이 TaSi층과 반응하여 TaSiN층(16)이 형성된다.
Si 소스층(14)과 Ta층(15)이 각각 수-수십Å 두께로 얇게 형성되었기 때문에, 이 둘을 합한 TaSiN층(16) 역시 수-수십Å 두께 범위를 가지게 된다.
그런데 이렇게 형성된 TaSiN층(16) 내에는 O, C 등의 불순물과 유기물 등이 다량 포함되어 있어서 TaSiN층(16)은 높은 비저항을 가진다. 따라서, 불순물과 유기물 등을 제거할 필요가 있다.
이어서, 웨이퍼 온도를 170-550℃로 유지한 상태에서 챔버 내로 수소를 포함하는 가스, 일 예로 NH3 또는 H2 가스를 100-400 sccm의 유량으로 주입하면, NH 3 또는 H2 가스의 H와 TaSiN층(16)의 O 또는 C계 불순물이 반응하여 각각 H2O 또는 CH x 등의 화합물을 만들고, 이로써 TaSiN층(16) 내의 불순물이 제거된다.
이와 같이 불순물이 제거되는 과정에서 TaSiN층(16)은 치밀화되고 경우에 따라서는 부피 수축도 일어난다.
그 결과 도 1d에 도시된 바와 같이, 불순물이 제거되어 비저항이 낮은 TaSiN층(17a)이 수-수십Å 두께로 형성된다.
비저항이 낮은 TaSiN층을 원하는 두께만큼 형성하기 위해서는 앞의 공정을 반복하면 된다. 즉, 최초로 형성된 TaSiN층(17a) 상에 Si 소스층 형성 단계에서부터 다시 시작하여 제2 TaSiN층(17b)을 형성할 수 있으며, 여기에 다시 Si 소스층 형성 단계에서부터 시작하여 제3 TaSiN층(17c)을 형성할 수 있다.
이러한 TaSiN층 형성공정은 수 회에서 수십회 혹은 수백회까지 반복하여 원하는 두께로 형성할 수 있다.
상술한 바와 같이, 본 발명에서는 Si 소스층과 Ta층을 수-수십Å 두께로 얇게 형성하고, 여기에 질소를 포함한 가스를 주입하여 Si 소스층과 Ta층 및 질소가 서로 반응하여 수-수십Å 두께의 TaSiN층을 형성하며, 이렇게 형성된 TaSiN층을 NH3 또는 H2가스와 반응시켜 TaSiN층 내의 불순물을 제거하기 때문에, 비저항이 낮은 TaSiN 확산방지막을 형성하는 효과가 있다.
또한, 본 발명에서는 원자층증착 방법을 이용하여 수-수십Å 두께의 TaSiN층 형성공정을 수 회에서 수십회 혹은 수백회까지 반복하여 원하는 두께로 형성하기 때문에, 종횡비가 크고 폭 사이즈가 나노미터 규모인 접속홀에 대해서도 우수한 스텝 커버리지를 가지도록 형성하는 효과가 있다.
그리고, 본 발명에 따라 형성된 TaSiN층은 비정질상태로 증착되기 때문에, 얇은 두께임에도 불구하고 확산방지기능이 우수하여 구리금속 등의 확산을 최소화하는 효과가 있다.
또한, 본 발명의 원자층증착 방법에서는 기존의 화학기상증착용 챔버를 그대로 사용하므로, 신규 개발비용의 추가 없이 본 발명을 적용할 수 있는 효과가 있다.
도 1a 내지 1d는 본 발명에 따른 반도체 소자의 확산방지막 형성 방법을 그 공정 순서에 따라 도시한 단면도이다.
* 도면의 주요 부분에 대한 부호 설명 *
11 : 반도체 기판의 구조물 12 : 금속막
13 : 층간절연막 14 : Si 소스층
15 : Ta층 16 : 비저항이 높은 TaSiN층
17a, 17b, 17c : 비저항이 낮은 TaSiN층

Claims (12)

  1. 반도체 기판의 구조물 상에 형성된 금속막의 상부 전면에 층간절연막을 형성한 후 선택적으로 식각하여 금속막의 일부를 노출시키는 소정폭의 홀을 형성하는 제1단계;
    상기 홀의 내벽에 Si 소스층을 형성하는 제2단계; 및
    상기 Si 소스층 상에 Ta층을 형성함과 동시에, 상기 Ta층의 상부로 질소를 포함한 가스를 주입하여 상기 Si 소스층, Ta층 및 질소를 반응시키고, 상기 반응의 결과 TaSiN층을 형성하는 제3단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  2. 제 1 항에 있어서,
    상기 형성된 TaSiN층 상에 수소를 포함한 가스를 주입하여 상기 TaSiN층 내에 함유된 불순물을 상기 수소와 반응시켜 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  3. 제 1 항에 있어서,
    상기 Si 소스층 및 Ta층은 원자층증착(atomic layer deposition : ALD) 방법을 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  4. 제 1 항에 있어서,
    상기 Si 소스층으로는 SiH4층 또는 Si층을 이용하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  5. 제 4 항에 있어서,
    상기 Si 소스층을 형성함에 있어, 상기 기판을 챔버 내에 투입하고 상기 기판의 온도를 170-550℃로 가열한 상태에서 상기 챔버 내로 SiH4 가스를 주입하여 SiH4층 또는 Si층을 형성하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  6. 제 5 항에 있어서,
    상기 Si 소스층을 형성함에 있어 챔버 내의 압력을 90-300 torr로 하고 10초-2분 동안 유지시켜 상기 SiH4층 또는 Si층을 형성하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  7. 제 1 항에 있어서,
    상기 Ta층을 형성함에 있어, 상기 기판의 온도를 170-550℃로 하고 상기 챔버 내에 Ta을 포함한 반응가스를 주입하여 상기 Ta층을 형성하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  8. 제 1 항에 있어서,
    상기 Ta을 포함한 반응가스로는 터트부틸이미도 (트리스디에틸아마이드) 탄탈륨(tertbutylimido (trisdiethylamide) tantalum : TBTDET), 펜타키스 (디에틸아마이드) 탄탈륨(pentakis (diethylamide) tantalum : PDEAT), 펜타키스 (디메틸아마이드) 탄탈륨(pentakis (dimethylamide) tantalum : PDMAT), 및 펜타키스 (에틸메틸아미노) 탄탈륨(pentakis (ethylmethylamino) tantalum : PEMAT 중의 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  9. 제 1 항에 있어서,
    상기 질소를 포함한 가스로는 NH3 또는 N2 가스를 주입하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  10. 제 2 항에 있어서,
    상기 TaSiN층 내에 함유된 불순물을 제거하는 단계에서는, 상기 기판의 온도를 170-550℃로 하고 상기 챔버 내에 수소를 포함한 가스를 주입하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  11. 제 2 항에 있어서,
    상기 수소를 포함한 가스로는 NH3 또는 H2 가스를 100-400 sccm의 유량으로 주입하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
  12. 제 1 항에 있어서,
    상기 TaSiN층을 원하는 두께만큼 형성하기 위해 상기 제2단계 내지 제3단계를 소정횟수 반복하는 것을 특징으로 하는 반도체 소자의 확산방지막 형성 방법.
KR1020030065172A 2003-09-19 2003-09-19 반도체 소자의 확산방지막 형성 방법 Expired - Fee Related KR100545194B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030065172A KR100545194B1 (ko) 2003-09-19 2003-09-19 반도체 소자의 확산방지막 형성 방법
US10/925,777 US7186646B2 (en) 2003-09-19 2004-08-25 Semiconductor devices and methods of forming a barrier metal in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030065172A KR100545194B1 (ko) 2003-09-19 2003-09-19 반도체 소자의 확산방지막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050028665A true KR20050028665A (ko) 2005-03-23
KR100545194B1 KR100545194B1 (ko) 2006-01-24

Family

ID=34309460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065172A Expired - Fee Related KR100545194B1 (ko) 2003-09-19 2003-09-19 반도체 소자의 확산방지막 형성 방법

Country Status (2)

Country Link
US (1) US7186646B2 (ko)
KR (1) KR100545194B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552820B1 (ko) * 2004-09-17 2006-02-21 동부아남반도체 주식회사 반도체 소자의 제조 방법
KR100845052B1 (ko) * 2006-06-07 2008-07-09 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101258369B1 (ko) * 2011-06-24 2013-04-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 및 탄탈륨 함유 배리어의 인시츄 형성
CN118645472A (zh) * 2024-08-16 2024-09-13 杭州积海半导体有限公司 一种半导体器件的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800142B1 (ko) 2006-02-10 2008-02-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100807065B1 (ko) * 2006-12-27 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153519A (en) 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6117769A (en) * 1998-08-11 2000-09-12 Advanced Micro Devices, Inc. Pad structure for copper interconnection and its formation
US6436825B1 (en) 2000-04-03 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of copper barrier layer formation
US20040009336A1 (en) * 2002-07-11 2004-01-15 Applied Materials, Inc. Titanium silicon nitride (TISIN) barrier layer for copper diffusion

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552820B1 (ko) * 2004-09-17 2006-02-21 동부아남반도체 주식회사 반도체 소자의 제조 방법
KR100845052B1 (ko) * 2006-06-07 2008-07-09 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101258369B1 (ko) * 2011-06-24 2013-04-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 및 탄탈륨 함유 배리어의 인시츄 형성
US8946083B2 (en) 2011-06-24 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formation of silicon and tantalum containing barrier
US9543234B2 (en) 2011-06-24 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formation of silicon and tantalum containing barrier
CN118645472A (zh) * 2024-08-16 2024-09-13 杭州积海半导体有限公司 一种半导体器件的制备方法

Also Published As

Publication number Publication date
US7186646B2 (en) 2007-03-06
KR100545194B1 (ko) 2006-01-24
US20050062159A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
KR102636173B1 (ko) 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물
JP4899171B2 (ja) 窒化チタン層を形成する方法、及び窒化チタン層を含む電子デバイスを形成する方法
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
US20010051444A1 (en) Method for manufacturing aluminum oxide film for use in semiconductor device
KR100719177B1 (ko) 선택적 원자층 증착법을 이용한 텅스텐막 형성 방법
KR100602087B1 (ko) 반도체 소자 및 그 제조방법
TW202115270A (zh) 第六族金屬沈積方法
JPH09172083A (ja) 半導体素子の金属配線製造方法
US8344352B2 (en) Using unstable nitrides to form semiconductor structures
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
KR100545194B1 (ko) 반도체 소자의 확산방지막 형성 방법
KR101628843B1 (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
KR100552820B1 (ko) 반도체 소자의 제조 방법
US7015138B2 (en) Multi-layered barrier metal thin films for Cu interconnect by ALCVD
KR20150101359A (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
US7645699B2 (en) Method of forming a diffusion barrier layer using a TaSiN layer and method of forming a metal interconnection line using the same
KR20080057086A (ko) 반도체 소자의 비트 라인 제조 방법
KR102839392B1 (ko) 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물
KR100680940B1 (ko) 반도체 소자의 금속배선 형성방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR19990055159A (ko) 반도체 장치의 텅스텐 금속배선 형성방법
JPH10189491A (ja) 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法
JP2006173299A (ja) 半導体装置の製造方法
KR100311501B1 (ko) 에이엘디를 이용한 알루미늄 박막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030919

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20050314

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050620

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051214

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091224

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20111220

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20131209