KR20050014343A

KR20050014343A - 반도체 발광 소자

Info

Publication number: KR20050014343A
Application number: KR1020030052934A
Authority: KR
Inventors: 유태경
Original assignee: 에피밸리 주식회사
Priority date: 2003-07-30
Filing date: 2003-07-30
Publication date: 2005-02-07
Anticipated expiration: 2023-07-30
Also published as: WO2005013382A1; KR100601143B1

Abstract

본 발명은 GaN를 기본으로 하는 Ⅲ 족 - N 화합물 반도체 LED 소자에 있어서, 활성층에서 발생된 빛을 효과적으로 외부로 끌어내는 LED에 관한 것이다. 일반적으로 투명전극의 상부에 위치하는 p-형 본딩 패드를 사파이어 기판 상에 배치하는 기술을 사용하여 활성층에서 발생된 빛을 효과적으로 외부로 끌어내어 외부 양자 효율을 획기적으로 개선한 소자에 관한 것이다.

Description

반도체 발광 소자{ Semiconductor Light Emitting Device }

본 발명은 높은 외부 양자 효율을 개선하기 위한 전극 구조를 가지는 GaN를 기반으로 하는 광소자에 관한 것이다. 일반적인 발광 소자를 구성하는 반도체는 외부 환경 (에폭시 혹은 공기층)에 비해 높은 굴절률을 가지므로 전자와 정공의 결합으로 인해 생기는 대다수의 광자는 소자 내부에 머물기 때문에, 외부 양자 효율은 그 소자가 가지는 구조적인 형태와 그 소자를 구성하는 물질들의 광적 특성에 따라 많은 영향을 받게 된다. 소자 내부에서 생성된 광자는 외부로 탈출하기 전에 박막, 기판, 전극 등을 여러 경로를 통해서 거치게 되는데 이에 따른 흡수는 외부 양자 효율을 감소시키게 된다. 특히 GaN를 기본으로 하는 Ⅲ-Nitride 화합물 반도체 광소자에 있어서는 P-GaN의 낮은 전도도 때문에, 효율적인 전류 확산을 위해서 상층의 대다수의 영역에 일정한 두께의 투명 전도막을 형성하게 되는데, 이러한 투명 전도막 의한 광자의 흡수는 외부 효율의 감소로 소자의 효율을 많이 저하시키게 된다. 따라서 투명 전도막은 전류 확산을 충분히 할 수 있는 범위 내에서 가능한한 광투과도를 확보하기 위해서 얇게 제작된다. 일반적으로 사용되는 반투명전도막은 수십에서 수백 옹스트롱 두께의 Ni/Au를 기반으로 하는 물질들로 구성된다. 외부 패키지에 Au 와이어 본딩을 위해서는 수백 nm에서 수천 nm 두께의 금속 전극이 필요한데 위에 언급된 투명 전도막으로 구성하기 불가능하다. 따라서 도 1에서와 같이 투명 전도막 위에 부가적인 Au패드가 형성되어 있다. 그림에서 보이듯이 활성층에서 발생되어 상측으로 나오려는 빛이 Au 패드에 반사 또는 흡수가 일어나서 외부 양자 효율을 급격히 저하시키게 된다.

도 1은 기존의 LED 의 단면도를 보인 것이다. 기판(10) 위에 적절한 버퍼층(11), 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤1, O≤y≤1, 0≤z≤1) 층(12), Al(x)Ga(y)In(z)N(0≤x≤l, 0≤y≤1, 0≤z≤1) 활성층(13), p-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(14) 구조를 구비하고, 최상층에 접하여 전면 또는 일부에 투광성 전극(15)을 형성하고, p-Al(x)Ga(y)In(z)N (0≤x≤1, O≤y≤1, 0≤z≤1) 층(14), 활성층(13) 및 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤l, O≤y≤1, 0≤z≤1) 층(12) 일부를 제거하여 n형Al(x)Ga(y)In(z)N 층(12)에 접하여 제 1 전극(17)을 형성하고, 투광성 전극(15)에 접하여 Au패드인 제 2 전극(18)을 형성하고, 투명 절연막(16)을 형성한 것이 특징이다.

도 2는 기존 LED의 평면도를 보인 것인데, 그림에서 보이듯이 투명 전극상에 위치한 Au 패드가 상당히 넓은 면적을 차지하고 있다. 도 3은 활성층에서 방출된 빛이 Au 패드와 투명 전도막에서 흡수되는 것을 보여주고 있다. 따라서 상측으로 방출되는 빛이 반사 또는 흡수 과정을 거치게 되어 외부 양자 효율이 급격히 저하되는 단점이 있다.

본 발명에서는 일반적으로 Ⅲ족-Nitride LED의 투명 전도막 상층에 구성되는 본딩패드를 사파이어 기판상에 배치시켜 상측으로 방출되는 빛의 경로를 최대한 확보하여 기존의 본딩 패드에서 흡수 또는 반사되는 빛을 최소화하여 외부 양자 효율을 극대화한 구조에 관한 것이다.

제 1 도 기존의 LED 단면도

제 2 도 기존의 LED 평면도

제 3 도 기존의 LED에서 p패드 및 투광성 전극에서의 광 흡수 원리를 나타내는 그림

제 4 도 본 발명에 의한 LED 단면도

제 5 도 본 발명에 의한 LED 평면도

제 6 도 본 발명에 의한 전류 확산을 최적화한 LED 구조

＜ 도면의 주요 부분에 대한 부호의 설명 ＞

10 : 기판 11 : 버퍼층

12 : n-Al(x)Ga(y)In(z)N 13 : 활성층 -Al(x)Ga(y)In(z)N

14 : p-Al(x)Ga(y)In(z)N 15, 20 : 투광성 전극

16, 24 : n형 본딩 pad 17, 23 : p 형 본딩 pad

18 : 투광성 절연체 보호막 21 : 일부 두께 n - AIGalnN 식각 후의 경계면

22 : 칩 외곽을 표시하는 선 25 : 사파이어가 드러난 경계면

기존에 사용되었던 LED 광소자에 있어서는 제 1 도에서 알 수 있듯이, p 형 본딩 패드는 투명 전도막 상측에 배치되므로 상측으로 탈출되는 빛의 많은 부분이 본딩 패드에 반사 또는 흡수가 일어난다. 이러한 문제를 해결하기 위해서 안출된 본 발명에 의한 LED 단면도를 도 4에서 표시하였고, 본 발명에 의한 LED 평면도의 예를 도 5에 표시하였다.

기판(10) 위에 적절한 버퍼층(11), 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤l, O≤y≤l, 0≤z≤1) 층(12), Al(x)Ga(y)In(z)N(0≤x≤1, O≤y≤1, 0≤z≤1) 활성층(13), p-Al(x)Ga(y)In(z)N(0≤x≤1, O≤y≤1, 0≤z≤1) 층(14) 구조를 구비한 화합물 반도체 에피 구조를 기본으로 하고, 최상층에 접하여 전면 또는 일부에 투광성 전극(15)을 형성하고, 정방형(도 5 참고)의 모서리 부분에 p-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(14), 활성층(13) 및 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(12)을 부분적으로 제거하여 기판(10)이 드러나게 하고, p-Al(x)Ga(y)In(z)N (0≤x≤1, O≤y≤1, 0≤z≤1) 층(14), 활성층(13) 및 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤1, O≤y≤1, 0≤z≤1) 층(12) 일부를 제거하여 n형Al(x)Ga(y)In(z)N 층(12)이 드러나게 하고, 드러난 기판 부분과 드러난 n형 Al(x)Ga(y)In(z)N 층(12) 및 일부의 투명 전극을 제외하고 투명 절연막(16)을 형성하고, 드러난 기판 부분과 드러난 투명 전극을 연결하는 제 1 전극(18)을 형성하고, 드러난 n형Al(x)Ga(y)In(z)N 층(12) 상에 제 2 전극(17)을 형성한다. 도 4에서 보이듯이 외부 양자 효율 저하에 기여하는 p-형 본딩 패드가 투명 전도막의 상측에 배치되어 있지 않고 사파이어기판상에 배치되어 있고, 최소의 면적을 가지고 전기 전도를 위한 배선만 투명 전도막의 상측에 배치되는 구조를 가지고 있다. 일반적인 LED의 경우 스크라이빙(scribing) 라인의 폭을 제외한 칩의 유효 크기는 W1 × W2(예, 260um × 260um)이고, p-형 본딩 패드의 면적은 직경이 D=100um인 원형의 경우 7850 um²이고, n-형 본딩 패드의 면적은 직경이 100um인 원형의 경우 7850 um²이고, n-패드와 p-패드를 제외한 발광 면적인 칩의 유효면적이 W1 × W2 - 2 × (3.14 × D/2) × (D/2) = 51900 um²일 경우 칩의 유효 면적에서 p-형 패드가 차지하는 면적 비율은 7850 / 51900 = 0.15로 15%가 된다. 도 5에서와 같은 전기 배선만을 고려할 경우, 배선의 폭이 5um이고 길이가 100um인 배선이 양쪽으로 2 개일 경우 배선 면적은 1000 um²으로서 칩의 유효 면적에서 p-형 배선이 차지하는 면적 비율은 1.9%가 된다. 따라서 상측으로 방출되는 빛이 획기적으로 증가되어 외부 양자 효율이 개선된다고 볼 수 있다. 이러한 효과는 칩의 크기가 작아질수록 더욱 유용하게 된다.

도 6은 제 1 실시예로 n-전극과 p-전극의 일부를 마주보는 변으로 확장하여 p-전극(24)에서 n-전극(23)으로 흐르는 전류 밀도가 균일하도록 한 구조를 보이고 있다.

본 공정을 사용하면 부가적인 효과가 기대되는데, 칩과 칩 사이에 있는 GaN을 모두 식각하므로 전면에서 스크라이빙(scribing)을 진행 할 수 있어 칩의 수율을 극대화 할 수 있다. 일반적인 LED의 경우 칩과 칩 사이에 GaN이 존재하며 뒷면에서 스크라이빙을 하여 전면까지 칩이 분리되는 기술을 사용하고 있다. 이 경우 사파이어나 GaN의 결정 방향이 스크라이빙 방향과 일치하지 않음으로써 뒷면에서 전면으로 칩이 분리되면서 비스듬한 방향으로 분리가 진행되어 칩의 전면에서 칩의 발광 부분으로 침범하는 경우가 발생된다. 본 발명에 의한 기술을 사용함으로써 전면 스크라이빙 가능하고, 따라서 칩의 수율을 극대화할 수 있다. 또한 p-voem 상에 Au 와이어 본딩시 발생되는 활성층으로의 충격(stress)를 최소화하여 소자의 신뢰성을 획기적으로 개선할 수 있다.

일반적인 GaN를 기본으로 하는 Ⅲ 족-N 화합물 반도체 LED소자에 있어서 p -Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층위에 얇은 투명 전도막을 가지고 본딩을 위한 패드가 투명 전도막 상측에 위치한다. 이로 인해서 상측으로 빠져나모는 빛의 일부가 본딩 패드에 반사되거나 흡수되어 외부 양자 효율을 감소시킨다. 이를 해결하기 위한 본 발명의 효과는 다음과 같다. 외부 양자 효율을 저감시키는 p- 형 본딩 패드를 사파이어 기판상에 구성하여 투명 전도막의 상측으로 빠져나오는 광 경로를 최대한 확보하여 외부 양자 효율을 극대화한 장점을 가지고 있다. 본 발명에 의한 칩 사이의 GaN을 제거하여 전면 스크라이빙으로 칩을 분리하면 칩의 수율을 획기적으로 개선할 수 있는 장점도 가지고 있다.

Claims

기판(20) 위에 적절한 버퍼층(11), 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(12), Al(x)Ga(y)In(z)N(0≤x≤1, O≤y≤1, 0≤z≤1) 활성층(13), P-Al(x)Ga(y)In(z)N(0≤x≤1, 0≤y≤1, 0≤z≤1) 층(14) 구조를 구비한 화합물 반도체 발광 디바이스에 있어서, 최상층에 접하여 전면 또는 일부에 투광성 전극(15)을 형성하고, p-Al(x)Ga(y)In(z)N (0≤x≤1, O≤y≤1, 0≤z≤1) 층(14), 활성층(13) 및 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤1, O≤y≤1, 0≤z≤1) 층(12)을 부분적으로 제거하여 기판(10)이 드러나게 하고, p-Al(x)Ga(y)In(z)N (0≤x≤1, O≤y≤1, 0≤z≤1) 층(14), 활성층(13) 및 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(12) 일부를 제거하여 n형 Al(x)Ga(y)In(z)N 층(12)이 드러나게 하고, 드러난 기판 부분과 드러난 n형 Al(x)Ga(y)In(z)N 층(12) 및 일부의 투명 전극을 제외하고 투명 절연막(16)을 형성하고, 드러난 기판 부분과 드러난 투명 전극을 연결하는 제 1 전극(18)을 형성하고, 드러난 n형 Al(x)Ga(y)In(z)N 층(12) 상에 제 2 전극(17)을 형성하는 화합물 반도체 소자.
제 1항에 있어서, 상기 제 1 전극과 상기 제 2 전극이 장방형상 칩의 대각선상에 배치되어 있는 화합을 반도체 소자.
제 1항에 있어서, 투광성 전극(15)으로 니켈, 금, 은, 백금, 크롬, 티타늄,알루미늄, 인듐, 로듐 중에서 1개 또는 2개 이상의 조합으로 이루어진 화합물 반도체 소자.
제 1 항에 있어서, 제 1 전극(18) 또는 제 2 전극(17)이 티타늄, 알루미늄, 크롬, 금, 니켈, 은, 백금, 인듐, 로듐 중에서 1개 또는 2개 이상의 조합으로 이루어진 화합물 반도체 소자.
제 1항에 있어서, 상기 제 1 전극이 장방형상 칩의 한 변에 인접하여 배치되고, 제 2 전극이 마주보이는 변에 인접하여 배치되어 있는 화합물 반도체 소자.
제 1항에 있어서, 실시 예1에서와 같이 상기 제 1 전극과 제 2 전극이 장방형상 칩의 대각선상에 배치되고 전류 확산 밀도를 균일하게 하기 위한 전극이 제 1 전극과 제 2 전극이 마주보는 변까지 확장된 구조의 LED 소자.
제 1항, 제 2항에 있어서, 절연성 보호막으로 산화 규소, 질화 규소, 질화 알루미늄, 산화 알루미늄, 산화 티타늄인 화합물 반도체 소자.