KR20040080354A

KR20040080354A - 증폭기를 제어하는 방법 및 장치

Info

Publication number: KR20040080354A
Application number: KR1020040016165A
Authority: KR
Inventors: 케닝튼피터블레이크보러프; 로저스조나단폴; 비솝존; 스미드슨안토니제임스
Original assignee: 앤드류 코포레이션
Priority date: 2003-03-11
Filing date: 2004-03-10
Publication date: 2004-09-18
Also published as: US20050007191A1; GB2400509A; DE102004010697A1; GB2400509B; US6919764B2; GB0405288D0; CN1531195B; CN1531195A

Abstract

증폭기를 제어하는 방법은, 샘플러를 이용하여, 상기 증폭기의 출력 신호 및 기준 신호 양방의 디지털 샘플을 획득하는 샘플링 단계, 상기 샘플로부터 제 1 파라미터의 값 및 제 2 파라미터의 관련 값을 획득하는 유도(derivation) 단계, 각 범위에 대해, 제 1 파라미터의 평균이 관련된 제 2 파라미터 값이 상기 범위내에 있는 제 1 파라미터 값을 평균함으로써 획득되도록 제 2 파라미터의 범위에 걸쳐 제 1 파라미터 값을 평균하는 평균 단계, 상기 평균으로부터 상기 증폭기에 대한 제어 신호를 발생시키는 발생 단계, 상기 기준 신호의 상기 샘플을 이용하여, 상기 샘플러의 동작 시에 에러의 상기 제어 신호에 영향을 미치지 않게 하는 억제(suppression) 단계 및, 상기 증폭기의 동작을 관리하도록 상기 증폭기에 제어 신호를 인가하는 제어 단계를 포함한다. 본 발명은 또한 상기 방법을 실행할 시에 포함된 장치에 관한 것이다.

Description

증폭기를 제어하는 방법 및 장치{A METHOD AND APPARATUS OF CONTROLLING AN AMPLIFIER}

본 발명은 증폭 소자의 동작을 제어하는 방법 및 장치에 관한 것이다.

무선 전송기는 통상적으로 전송될 무선 주파수(RF) 신호의 전력을 부스트(boost)하기 위한 무선 주파수 전력 증폭기(RFPA)를 포함한다. RFPA는 증폭하는 RF 신호에 다소 왜곡 효과를 발휘할 것이다. 이런 왜곡 효과는 보통 전송기가 RF 간섭에 관한 모든 일반적인 규격을 확실히 충족하도록 제어될 필요가 있다. 이 왜곡 효과는 보통 주로 1개 또는 2개의 특징, 즉 AM-AM 왜곡 및 AM-PM 왜곡의 형태로 나타난다.

AM-AM 왜곡은 RFPA의 이득이 입력 신호의 진폭의 함수로서 변할 시에 발생한다. 보통, 이득은 입력 신호의 진폭이 증가할 시에 감소한다. 이것은, 압축 이득 특징(compressive gain characteristic)이라 불리워진다.

AM-PM 왜곡은, RFPA의 출력 신호의 위상이 입력 신호의 진폭의 함수로서 변하는 경우이다. 즉, 입력 신호의 진폭 변조(AM)는 출력 신호의 위상 변조(PM)를 유발시킨다.

일반적으로, RFPA에 의해 발생되는 왜곡을 제어하는 제어 기구를 사용한다. RFPA를 제어하기 위한 2개의 주요 기술은 전치 보상(predistortion) 기술 및 피드포워드(feed-forward) 기술이다.

전치 보상 기술에서, RFPA로의 입력 신호는, RFPA의 왜곡 효과에 의해 삭제되어 RFPA의 출력 신호가 실질적으로 왜곡되지 않도록 계산되는 왜곡이 제어된다.

피드포워드 기술에서는, 보통 RFPA로의 입력 신호으로부터 유도된 "피드포워드" 신호가 RFPA의 출력 신호에 주입되어 출력 신호에 나타나는 왜곡을 보정한다.

왜곡 제거의 정밀도를 향상시키기 위한 노력으로 전치 보상 및 피드포워드 시스템에 대한 각종 제어 기구가 제안되었다. 그러나, 왜곡 제어 기구의 효율성의 증가로 보통 비용이 증가된다.

본 발명의 목적은, 비용면에서 효율적인 방식으로 실시될 수 있는 RFPA 등의 증폭 소자용 효율적인 왜곡 감소 기구를 제공하기 위한 것이다.

도 1은 이동 전화 네트워크의 기지국내의 RF 신호 처리 기구(scheme)의 블록도.

도 2는 도 1의 기지국의 디지털 처리 설비내의 디지털 신호 처리 동작을 설명한 블록도.

도 3은 이동 전화 네트워크의 기지국내의 RF 신호 처리 기구의 블록도.

도 4는 이동 전화 네트워크의 기지국내의 RF 신호 처리 기구의 블록도.

도 5는 이동 전화 네트워크의 기지국내의 RF 신호 처리 기구의 블록도.

도 6은 이동 전화 네트워크의 기지국내의 RF 신호 처리 기구의 블록도.

도 7은 이동 전화 네트워크의 기지국내의 RF 신호 처리 기구의 블록도.

도 8은 이동 전화 네트워크의 기지국내의 RF 신호 처리 기구의 블록도.

도 9는 이동 전화 네트워크의 기지국내의 신호 처리 기구에서 2개의 상이한 지점으로부터 획득된 신호 트레이스(trace)를 설명한 다이어그램.

도 10은 이동 전화 네트워크의 기지국내의 RF 신호 처리 기구의 블록도.

한 양태에 따르면, 본 발명은 증폭기를 제어하는 방법을 제공하는데, 이 방법은, 샘플러를 이용하여, 상기 증폭기의 출력 신호 및 기준 신호 양방의 디지털 샘플을 획득하는 샘플링 단계, 상기 샘플로부터 제 1 및 2 파라미터의 값을 획득하는 유도 단계, 각 범위에 대해, 제 1 파라미터의 평균이 관련된 제 2 파라미터 값이 상기 범위내에 있는 제 1 파라미터 값을 평균함으로써 획득되도록 제 2 파라미터의 범위에 걸쳐 제 1 파라미터 값을 평균하는 평균 단계, 상기 평균으로부터 상기 증폭기에 대한 제어 신호를 발생시키는 발생 단계, 상기 기준 신호의 상기 샘플을 이용하여, 상기 샘플러의 동작 시에 에러의 상기 제어 신호에 영향을 미치지 않게 하는 억제 단계 및, 상기 증폭기의 동작을 관리하도록 상기 증폭기에 제어 신호를 인가하는 제어 단계를 포함한다.

본 발명은 또한 증폭기를 위한 제어기에 관계하며, 상기 제어기는, 상기 증폭기의 출력 신호 및 기준 신호 양방의 디지털 샘플을 획득하는 샘플러 및, 상기샘플로부터 제 1 및 2 파라미터의 값을 획득하고, 각 범위에 대해, 제 1 파라미터의 평균이 관련된 제 2 파라미터 값이 상기 범위내에 있는 제 1 파라미터 값을 평균함으로써 획득되도록 제 2 파라미터의 범위에 걸쳐 제 1 파라미터 값을 평균하며, 상기 평균으로부터 상기 증폭기에 대한 제어 신호를 발생시키고, 상기 기준 신호의 상기 샘플을 이용하여, 상기 샘플러의 동작 시에 에러의 상기 제어 신호에 영향을 미치지 않게 하는 처리 설비물(facility)을 포함한다.

본 발명은 또한, 증폭기, 상기 증폭기의 출력 신호 및 기준 신호 양방의 디지털 샘플을 획득하는 샘플러 및, 상기 샘플로부터 제 1 및 2 파라미터의 값을 획득하고, 각 범위에 대해, 제 1 파라미터의 평균이 관련된 제 2 파라미터 값이 상기 범위내에 있는 제 1 파라미터 값을 평균함으로써 획득되도록 제 2 파라미터의 범위에 걸쳐 제 1 파라미터 값을 평균하며, 상기 평균으로부터 상기 증폭기에 대한 제어 신호를 발생시키고, 상기 기준 신호의 상기 샘플을 이용하여, 상기 샘플러의 동작 시에 에러의 상기 제어 신호에 영향을 미치지 않게 하는 처리 설비물을 포함한다.

제어 신호는, 처리 동작을 값의 스트림(stream)에 의해 실행함으로써 디지털식으로 발생되고, 상기 값의 각각은 어떤 수의 비트를 가진 디지털 워드를 이용하여 표시된다. 이 워드의 분해능(resolution)은, 워드내에 사용된 비트의 수를 증가시킴으로써, 비록 이것이 분해능의 증가가 제어 신호에 대한 의미있는 정보 보다는 노이즈를 나타내는 한계가 있기 때문에 반듯이 유용하지 않지만, 증진될 수 있다. 본 발명은 샘플러의 출력에 나타나는 랜덤 및 계통적 에러에 기인할 수 있는 이 노이즈의 부분을 감소시킴으로써, 제어 신호를 발생시킬 시에 사용되는 워드의 최대 유용한 분해능을 설정하는 비트의 수를 증가시킬 수 있다. 본 발명은, 기준 신호를 포함하는 억제 프로세스를 통해 샘플러의 출력의 계통적 에러를 다루고, 평균 프로세스를 통해 샘플러의 출력의 랜덤 에러를 다룬다.

제어 신호를 발생시킬 시에 사용되는 워드의 최대 유용한 분해능을 설정하는 비트의 수를 증가시키는 가능성을 제공함으로써, 본 발명은 제어 신호를 발생시킬 시에 사용되는 워드의 주어진 최대 유용한 분해능을 바랄 시에 샘플러의 출력의 디지털 분해능을 감소시킬 기회를 제공할 수 있다(결과적으로, 샘플러의 비용이 절감됨). 본 발명은 증폭기의 동작에 영향을 미치는 하나 이상의 제어 신호를 발생시킬 수 있다.

한 실시예에서, 기준 신호는 공지된 문자를 가지고, 샘플러는 공지된 문자를 기초로 하여 교정된다. 선택적인 실시예에서, 기준 신호는, 증폭기가 출력 신호가 되도록 증폭하기 위해 배치되는 입력 신호이다. 후자의 경우에, 기준 신호가 샘플러의 동작 시에 에러의 제어 신호에 영향을 미치지 않게 하는데 사용되는 방법은 입력 신호 샘플을 대응하는 출력 신호 샘플과 비교하여, 제어 신호가 입력 신호 샘플에 정확한 지를 평가하는 것이다.

평균화는 제어 신호를 발생시키는 프로세스에서의 다수의 지점에서 일어날 수 있다. 어떤 실시예에서, 평균은 제어 신호의 값이다. 어떤 실시예에서는 평균은 제어 신호의 값에 적용하는 보정 요소이다. 다른 실시예에서, 평균은 샘플된 신호 중 하나의 직교 포맷 성분의 평균이다. 값의 평균화는 간단하거나, 중앙값(median)을 찾는 것과 같은 더욱 복잡한 통계적 프로세스일 수 있다.

어떤 상황에서, 실제 샘플링 프로세스가 일어나기 전에 기준 신호 및 출력 신호 중 적어도 하나를 사전 처리하는 것이 바람직할 수 있다. 이와 같은 사전 처리 동작은 주파수의 다운 컨버전(down-conversion)을 포함할 수 있다.

본 발명의 증폭기 제어 기구는, 예컨대, Universal Mobile Telephone System(UMTS)에 따라 조직화된 무선 전화 및 무선 전화 네트워크의 기지국에 사용될 수 있다.

이하, 단지 예로서, 첨부한 도면을 참조로 본 발명의 다수의 실시예를 설명하기로 한다.

도 1은, 이동 전화를 잘 나타냈지만, 이동 전화 네트워크의 기지국(10)을 도시한 것이다. 도 1에서, 도시된 기지국(10)의 부분은, 단지 기지국으로부터 전송될 수 있는 RF 신호를 증폭하는 프로세스를 제어할 시에 포함되는 부분이다. 예컨대, 도 1은 기지국으로 전송된 RF 신호를 복조시키는 수신기를 도시하지 않는다.

도 1에 도시된 바와 같이, 기지국(10)은 주 전송 경로(MTP) 및 전치 보상 제어 기구를 포함한다. MTP는 전송기(12), 2개의 스플리터(14 및 16), 지연 라인(18), 직교 스플리터(19), 2개의 승산기(20 및 22), 결합기(24), RFPA(26) 및 안테나(28)를 포함한다. 전치 보상 제어 기구는 스플리터(30), RF 스위치(32), 포락선 검파기(34), 국부 발진기(LO)(36), 승산기(38), 저역 통과 또는 대역 통과 필터(40) 및 디지털 처리 설비(DPF)(42)를 포함한다. 2개의 디지털-아날로그 변환기(DAC)(44 및 46)는 DPF(42)가 신호를 아날로그 영역으로 전송하도록 하고, 2개의 아날로그-디지털 변환기(ADC)(48 및 50)는 DPF(42)가 신호를 아날로그 영역으로부터 수신하도록 한다.

전송기(12)는 기지국(10)으로부터 전송될 수 있는 RF 신호를 발생시킨다. 이 RF 신호는 엔코드된 디지털 음성과 같은 정보로 변조된다. 본 예에서, 전송기(12)는 코드 분할 다중 접속(CDMA) 기술을 이용하여 확산 스펙트럼 신호의 그룹을 생성시키며, 이 그룹의 각각은 전송기(12)의 RF 출력을 발생시키기 위해 서로 합산되는 상이한 정보를 전달한다.

전송기(12)로부터의 RF 신호는 스플리터(14) 및 지연 라인(18)을 통해 직교 스플리터(19)로 통과한다. 직교 스플리터(19), 승산기(20 및 22) 및 결합기(24)는 모두 합하여 전송기(12)로부터의 RF 출력 신호를 조절하기 위한 벡터 변조기를 구성한다. 벡터 변조기로부터, 전송기(12)의 RF 출력 신호의 변형된 버전(version)은 신호의 전력이 증폭되는 RFPA(26)으로 진행한다. 그 후, RFPA(26)에 의해 발생되는 증폭 신호는 스플리터(16)를 통과하여 안테나(28)로부터 전송된다.

RFPA(26)는 그의 출력 신호에 AM-AM 및 AM-PM 왜곡을 생성시키는 경향이 있다. 벡터 변조기의 목적은, RFPA(26)로의 입력 신호의 진폭 및 위상을 조정하여, RFPA(26)가 그의 출력 신호에서 발생하는 모든 AM-AM 및 AM-PM 왜곡을 제거하기 위한 것이다. 벡터 변조기는 RFPA(26)의 왜곡 효과를 없애기 위해 RFPA(26)로의 입력 신호를 "전치 보상"하기 위한 것이다.

RFPA(26)로의 입력 신호를 전치 보상하기 위해, 벡터 변조기는 먼저 RFPA 입력 신호를 동상(I) 성분 및 직교 위상(Q) 성분으로 분해한다. I 및 Q 성분은 제각기 승산기(20 및 22)에 의해 변형된다. 승산기(20)는 I 성분을 DPF(42)의 DAC(44)로부터 수신된 I 채널 보정 신호와 승산함으로써 변형시킨다. 승산기(22)는 Q 성분을 DPF(42)의 DAC(46)로부터 수신된 Q 채널 보정 신호와 승산함으로써 변형시킨다. 그 후, I 및 Q 성분의 변형된 버전은 RFPA 입력 신호의 전치 보상된 버전를 생성시키기 위해 결합된다. 그 후, 이런 전치 보상된 신호는 신호의 전력이 증폭되는 RFPA(26)에 공급된다.

기지국이 정확히 동작할 경우, RFPA(26)로의 입력 신호의 전치 보상은 RFPA(26)의 출력에서 나타나는 왜곡을 소거한다.

상술한 바와 같이, DPF(42)는 벡터 변조기에서 RFPA 입력 신호를 전치 보상하는데 사용되는 I 및 Q 채널 보정 신호를 발생시킨다. DPF(42)는 2개의 주 프로세스, 즉 전치 보상 생성 프로세스 및 보정 프로세스를 실행시킨다. 전치 보상 프로세스는 I 및 Q 채널 보정 신호를 발생시키고, 보정 프로세스는 전치 보상 생성 프로세스를 유지시킴으로써, RFPA 출력 신호에 나타나는 잔여 왜곡량이 가능한 적게 유지되도록 한다. DPF(42)는 디지털 신호 프로세서(DSP) 및 필드 프로그래머블 게이트 어레이(FPGA)를 포함하며, 이들은 그들 간의 전치 보상 생성 프로세스 및 보정 프로세스에 포함된 태스크(task)를 공유한다. DSP 또는 FPGA에 대한 이들 태스크의 할당은 한 실시에서 다른 실시로 변할 수 있다. 다른 가능성은 FPGA 대신에 응용 주문형 집적 회로(ASIC)를 사용하는 것이다.

DPF(42)는, 전치 보상 생성 프로세스 및 보정 프로세스를 실행시키는 신호를 제공하는 스플리터(14 및 16)에 의해 MTP에 링크된다. 스플리터(14)는 MTP로부터전송기의 출력 신호의 버전을 전환하여 스플리터(30)에 공급한다. 스플리터(16)는 MTP로부터 RFPA의 출력 신호의 버전을 전환하여 RF 스위치(32)의 단자에 공급한다. 스플리터(30)는 전송기의 출력 신호의 버전을 포락선 검파기(34) 및 RF 스위치(32)의 단자 양방에 공급한다. 포락선 검파기(34)는 전송기의 출력 신호의 버전의 포락선을 감지하며, 그것은 감지된 포락선 및 그의 변형을 나타내는 포락선 신호를 수신하여 DPF(42)내에 사용하기 위한 ADC(50)에 공급한다.

RF 스위치(32)는 스플리터(14 및 16)로부터 제각기 전송기의 출력 신호 및 RFPA의 출력 신호의 버전을 수신한다. 스위치(32)는, DPF(42)로부터의 신호에 의해 제어되어, 전송기의 출력 신호의 버전 또는 RFPA의 출력 신호의 버전을 혼합기(38)에 공급한다. 혼합기(38), LO(36) 및 대역 통과 필터(BPF)(40)는 통틀어 스위치(32)의 출력 주파수를 감소시키는 다운 컨버터(down-converter)를 형성한다. LO(36)는 DPF(42)에 의해 제어되는 주파수를 가진 신호를 발생시킨다. LO 신호는 혼합기(38)에서 스위치(32)의 출력과 혼합된다. 이런 혼합 프로세스의 효과는, 혼합기(38)의 출력에서, 스위치(32)의 출력 신호의 2개의 버전을 생성시킬 수 있으며, 이 2개의 버전 중 한 버전은 LO 신호의 주파수와 동일한 량만큼 주파수가 증가되고, 다른 버전은 LO 신호의 주파수와 동일한 량만큼 주파수가 감소된다. BPF(40)의 목적은, 주파수가 증가된 버전을 제거하고, 주파수가 감소되거나 다운-컨버트된 스위치 출력의 버전만을 남겨두기 위한 것이다. 그 후, 스위치 출력의 다운-컨버트된 버전은 DPF(42)에 사용하기 위한 ADC(48)에 공급된다.

그래서, DPF(42)는 3개의 입력 신호, 즉 ADC(50)를 통한 전송기의 출력 신호의 포락선을 나타내는 신호, 전송기(12)의 출력 신호의 버전 및, ADC(48)을 통한 RFPA(26)의 신호를 수신한다. ADC(50)를 통해 수신된 신호는 전치 보상 생성 프로세스를 실행시키는데 사용되고, ADC(48)을 통해 수신된 신호는 전치 보상 생성 프로세스를 유지하기 위한 보정 프로세스를 실행하는데 사용된다.

MTP를 따라 통과하는 신호는, 주로 스플리터(14 및 16), 지연 라인(18), 벡터 변조기 및 RFPA(26)에 의해 유발된 전파 지연을 경험할 것이다. 그래서, ADC(48)를 스플리터(14)에 접속하여 MTP를 따라 통과하는 신호의 파형의 한 지점을 샘플링하도록 스위치(32)를 제어한 후, ADC(48)를 시간에 맞게 스플리터(16)에 접속하여 신호가 RFPA(26)를 나갈 시에 파형의 동일한 지점을 샘플링하도록 스위치(32)의 상태를 변화시킬 수 있다. 이런 점을 설명하기 위해, 2개의 신호 파형(82 및 84)를 도시한 도 9를 고려한다. 파형(82)은, 스플리터(14)에 접속되는 스위치(32)의 입력 중 하나에서 검파되듯이, RFPA(26)에 공급되는 입력 신호이다. 파형(84)은, 스플리터(16)에 접속되는 스위치(32)의 입력 중 하나에서 검파되듯이, RFPA가 파형(82)에 응답하여 제공하는 출력이다. 도 9를 참조하면, 스위치(32)에서의 파형(84)의 도달은 스위치(32)에서의 파형(82)의 도달에 비해 명백히 지연될 것이다. 이런 지연은 MTP를 따라 상술한 전파 지연에 기인한다. 스위치(32)가 파형(82 및 84) 모두를 그의 출력으로 통과시키는 경우, 스위치(32)를 스플리터(14)에서 스플리터(16)으로의 접속을 변화시키는 프로세스는 스플리터(16)에서 파형(84)이 도달하기 전에 실행되어야 한다. 이런 변경(change-over)이 행해지는 구간은 도 9에 도시되어 있다.

기지국(10)을 실시할 시에, RFPA 출력 신호의 잔여 왜곡을 샘플링하는 나이키스트는 ADC(48)의 최소 샘플링율을 약 150 MHz로 설정하고, 지연 라인(18)을 통한 전파 지연 및, RFPA(26)를 통한 전파 지연은 제각기 500 ns 및 15 ns이며, 스위치(32)를 한 상태에서 다른 상태로 변경하여, 다운 컨버터 및 ADC(48)를 정착(settling)하는데 소요되는 시간은 약 50 ns이다. 이것은, ADC(48)가 스플리터(14)에 접속되면, 스위치(32)의 상태를 변경하는 프로세스가 ADC(48)를 스플리터(16)에 시간내에 접속시켜 MTP를 따라 이동하는 신호의 파형의 동일한 지점에 대응하는 RFPA 출력 신호의 샘플을 스플리터(14)를 통해 획득된 제 1 샘플로서 입수하도록 개시되기 전에, 전송기 출력의 수십개의 샘플이 ADC(48)에 의해 수집될 수 있음을 의미한다.

환언하면, ADC(48)는, 스위치(32)의 기능(agency)을 통해, 전송기의 출력 신호의 일련의 샘플 및 RFPA 출력 신호의 일련의 샘플을 입수할 수 있고, 한 일련의 샘플의 각 샘플은 다른 일련의 샘플의 대응하는 샘플을 가짐으로써, 2개의 샘플이 MTP를 따라 이동하는 신호의 파형의 동일한 지점에 관계하도록 한다. MTP를 따라 이동하는 신호의 파형의 동일한 지점에 관계하는 한 쌍의 샘플, 즉, RFPA 출력 신호로부터의 샘플 및 전송기 출력 신호로부터의 샘플은 의사 동시 쌍(pseudo-simultaneous pair)이라 지칭된다. 이와 같은 한 쌍에서, RFPA 출력으로부터의 샘플 S_A및 전송기 출력 신호로부터의 샘플 S_T은 S_A= G₁.G₂.S_T로 관계되는데, 여기서, G₁은 전치 보상기의 효과를 나타내는 계수이고, G₂는 RFPA(26)의 이득이다. G₁및 G₂은 양자 모두 각각 위상을 회전시킬 수 있다는 것을 의미하는 복소수일 수 있다. 일반적인 용어에서, G₁및 G₂은 전송기 출력 신호의 진폭 및 위상의 비선형 함수이다.

의사 동시 쌍내의 샘플의 시간 정렬의 정확도는, DPF(42)내에서 한 샘플을 다른 샘플에 비해 지연시키거나, (DPF(42)에 의해 행해지는) 스위치(32)의 동작의 타이밍을 조정함으로써 향상될 수 있다.

(34)에서 전송기 출력 신호의 포락선을 검파하고, ADC(50)에서 포락선 신호를 샘플링하고, 조사표 LUT-I 및 LUT-Q로부터 값을 검색하며, 검색된 값을 DAC(44 및 46)에서 I 및 Q 채널 보정 신호에 대해 아날로그 값으로 변환하며, 그리고 아날로그 값을 벡터 변조기내의 승산기(20 및 22)에 적용하는 프로세스는 분명히 유한량의 시간이 걸린다. 그것은, 신호가 스플리터(14)로부터 검파기(34) 및 DPF(42)를 통해 전파하여 승산기(20 및 22)에 도달하는데 걸리는 시간을 보상하는 지연 라인(18)의 기능 중 하나이다. 지연 라인(18)은, 각 승산기에서, 직교 스플리터(19) 및 DPF(42)로부터 도래하는 신호가 전송기의 출력 신호의 파형의 동일한 지점에 관계하도록 확실히 시간 정렬되게 한다. 그러나, 대부분의 경우에, DPF(42)는 스플리터(14 및 16)에서 수신하는 신호 간에 디지털 지연을 계획적으로 삽입하여, DPF(42)내의 이들 신호의 시간 정렬의 정확도를 향상시키도록 할 것이다. 지연 라인(18)의 다른 주 목적은 ADC(48)에 의해 전송기 및 RFPA 출력 신호의 의사 동시 샘플링을 용이하게 하는 것이다.

ADC(48 및 50)를 통해 수신된 신호 상에서 DPF(42)에 의해 실행되는 프로세싱에 대해 설명하기로 한다.

상술한 바와 같이, ADC(50)에 의해 발생되는 디지털 포락선 신호는 전치 보상 생성 프로세스를 실행하는데 사용된다. DPF(42)의 FPGA 성분은 I 채널 조사표 LUT-I 및 Q 채널 조사표 LUT-Q를 포함한다. LUT-I 및 LUT-Q는 디지털 포락선 신호에 의해 어드레스된다. 조사표 LUT-I 및 LUT-Q의 각각은 (디지털 포락선 신호인) 어드레싱 신호의 값에 의해 인덱스(index)되는 디지털 값의 표이다. 각 조사표의 값은 포락선 신호의 값의 범위와 관련됨으로써, 어드레싱 신호의 샘플이 조사표 중 하나에 제공될 시에, 조사표는 조사표에 제공된 어드레싱 신호의 샘플값과 관련된 값을 검색하여 방출할 것이다.

그래서, LUT-I 및 LUT-Q는, 제각기 포락선 신호의 디지털 샘플의 스트림을 수신하여, RFPA(26)로의 입력 신호를 전치 보상하기 위해, 제각기 DAC(44 및 46)를 통해 벡터 변조기에 인가되는 I 및 Q 채널 보정 신호를 형성하는 샘플의 스트림을 방출할 것이다.

본 예에서, FPGA는 또한 ADC(48)를 통해 DPF(42)에 도달하는 다운 컨버트된 신호를 직교 복조시킬 책임이 있다(이런 복조는 다른 실시예에서 DPF(42)의 DSP가 책임을 질 수 있음). 이 직교 복조 프로세스는 ADC(48)에 의해 방출된 각 샘플을 DPF(42)내의 DSP에 의해 사용하기 위한 I 및 Q 샘플을 포함하는 직교 더블릿(doublet)으로 변환시킨다.

직교 더블릿 상에서 DSP에 의해 실행되는 프로세싱은 도 2를 참조로 기술된다.

DSP는 4개의 선입 선출(FIFO) 버퍼(51,52,54 및 56)를 유지한다. FPGA로부터의 전송기 출력 신호의 직교 더블릿 D_T은 버퍼(51 및 52)로 전송된다. 버퍼(51 및 52)는 제각기 수신하는 각 직교 더블릿의 I 및 Q 멤버를 저장한다. FPGA로부터의 RFPA 출력 신호의 직교 더블릿 D_A은 버퍼(54 및 56)로 전송된다. 버퍼(54 및 56)는 제각기 수신하는 각 직교 더블릿의 I 및 Q 멤버를 저장한다.

DPF(42)는 스위치(32)를 동작시킴으로써, 직교 더블릿이 사이클내에서 버퍼(51-56)에 적재되도록 한다. 각 사이클이 개시할 시에, 스위치(32)는 ADC(48)가 전송기 출력 신호를 샘플링하도록 세트된다. 그 후, FPGA는 ADC(48)에 의해 생성된 샘플로부터 일련의 더블릿 D_T을 생성시킨다. 가장 초기 더블릿 D_T의 미리 정해진 수 N은, 스위치(32)의 세팅에 따른 시스템의 정착 시간 동안에 취해진 샘플에 관계할 시에 신뢰할 수 없기 때문에 버린다. 일련의 잔여 더블릿 D_T은 버퍼(51 및 52)에 의해 획득된다. 그 후, 스위치는 ADC(48)가 RFPA 출력 신호를 샘플링하도록 세트된다. 그 후, FPGA는 일련의 더블릿 D_A을 생성시키기 시작한다. 다시 말하면, 가장 초기 N 더블릿 D_A은 시스템의 정착 시간으로 인해 버리고, 일련의 잔여 더블릿 D_A은 버퍼(54 및 56)에 의해 획득된다. ADC(48)가 스플리터(14)에 접속되는 상태에서 ADC(48)가 스플리터(16)에 접속되는 상태로의 스위치의 조정은, 사이클내에서 버퍼(54 및 56)에 의해 획득되는 제 1 더블릿 D_A이 사이클내에서 초기에 버퍼(51 및52)에 의해 획득되는 제 1 더블릿 D_T과 의사 동시성을 갖도록 타이밍된다. 이 사이클은, 버퍼(54 및 56)에 의해 획득된 더블릿 D_A의 수가 사이클내에서 초기에 버퍼(51 및 52)에 의해 획득된 더블릿 D_T의 수와 동일할 시에 종료한다.

이 사이클의 각각의 반복으로 버퍼(51-56)가 채워진다. DSP는 도 2를 참조로 설명되는 식으로 버퍼의 내용물(contents)을 처리한다.

버퍼(51-56)내에 유지된 값의 대기 행렬(queue)은, 버퍼(51)내의 값의 대기 행렬의 어떤 소정의 위치 및, 버퍼(52-56)내에 유지된 대기 행렬의 동일한 위치를 검사할 경우, 버퍼(51 및 52)내에 지정된 값이 더블릿 D_T을 형성하고, 버퍼(54 및 56)내에 지정된 값이 버퍼(51 및 52)내에 지정된 값에 의해 지정된 더블릿과 의사 동시성인 더블릿 D_A을 형성하도록 정렬되는 것을 알 수 있다.

DSP는, 버퍼(51)의 헤드로부터의 동상 값 I_T, 버퍼(52)의 헤드로부터의 직교 위상 값 Q_T, 버퍼(54)의 헤드로부터의 동상 값 I_A및, 버퍼(56)의 헤드로부터의 직교 위상 값 Q_A을 검색한다. 값 I_T및 Q_T은 전송기 출력 신호의 더블릿을 구성하고,값 I_A및 Q_A는 RFPA 출력 신호의 의사 동시 더블릿을 구성한다. 그래서, DSP는 버퍼로부터 한 쌍의 의사 동시 더블릿을 검색한다.

검색된 의사 동시 더블릿을 이용하여, DSP는 포락선 파라미터 P_T의 값 및 2개의 보정 파라미터 I_C및 Q_C의 값을 계산한다. I_C값은, 계산된 P_T값에 대응하는 어드레싱 신호의 값에 의해 인덱스되는 LUT-I의 값에 적용하는 보정 인수이다. 또한, Q_C값은, 계산된 P_T값에 대응하는 LUT-Q의 값에 적용하는 보정 인수이다. I_C, Q_C및 P_T의 값은 아래 식을 이용하여 검색된 더블릿의 쌍으로부터 계산된다.

I_C= (I_T×I_A) + (Q_T×Q_A)

Q_C= (Q_T×I_A) - (I_T×Q_A)

P_T= (I_T×I_T) + (Q_T×Q_T)

I_C및 Q_C의 계산된 값은 (후술하는 식으로) 조사표의 내용물에 적용되고, DSP는 의사 동시 더블릿의 다음 쌍을 획득하도록 FIFO 버퍼의 헤드에 있는 값을 검색하기 위해 진행한다. DSP는 다음 더블릿에 대한 I_C,Q_C및 P_T값을 계산하여, I_C및 Q_C값을 P_T값에 의해 지정되는 적절한 조사표 엔트리(entries)에 적용한다. DSP는 이런 식으로 FIFO 버퍼에 의해 유지된 각 더블릿 쌍을 처리한다. 보정 프로세스의 반복을 완료하기 위해, 버퍼는 몇번 다시 채워지고, 그들의 내용물은 상술한 바와 같이 처리되어 더욱 더 I_C,Q_C및 P_T값을 생성시키도록 한다.

I_C및 Q_C값을 조사표에 적용하는 프로세스가 이제 기술된다. 버퍼의 내용물의 처리 동안, DSP는 통상적으로 많은 쌍의 I_C및 Q_C값을 생성시키고, 이들 쌍의 몇몇은 조사표의 어드레싱 신호으 동일한 범위에 관계할 것이다. 즉, 조사표 값의약간은 수개의 I_C또는 Q_C값을 적용함으로써 수정될 것이다. I_C및 Q_C값은, 동일한 조사표 엔트리에 대해 적용되는 수개의 I_C및 Q_C값의 효과를 평균하는 식으로 조사표 값에 적용된다. DSP는, 이러한 것을, 조사표 엔트리에 적용될 수 있는 보정 파라미터 값의 런닝 평균(running average)을 각 조사표 엔트리에 생성시킴으로써 달성시킨다. 통상적으로, 런닝 평균은, ADC(48)에 의해 생성되는 샘플의 비트의 수보다 큰 비트의 수를 포함하는 워드를 이용하여 나타낸다(이것에 대한 이유는 아래에 간략히 설명된다). I_C및 Q_C값의 모두가 처리되면, 런닝 평균은 각각의 조사표 엔트리에 부가되어 보정 프로세스의 반복을 완료하도록 한다.

RFPA 출력 신호에서 나타나는 어떤 왜곡의 억제(suppression)의 정확도는 ADC(48)에 의해 생성되는 샘플의 디지털 분해능(resolution)을 포함하는 많은 요소에 의존한다. ADC(48)의 디지털 분해능은, 컨버터가 발생하는 각 샘플을 나타내는데 사용하는 비트의 수이다. 일반적으로, ADC(48)의 디지털 분해능의 증가로, 달성되는 왜곡 억제의 정확도가 개선될 것이다. 시스템내에 나타나는, 예컨대, ADC 양자화에 의해 유발된 랜덤 에러에 의해, ADC(48)가 실제 필요한 것보다 적은 비트의 수를 포함하는 샘플을 생성하기 때문에 달성된 왜곡 억제의 정확도가 요구한 만큼 미치지 못한다. 더욱 많은 비트의 수를 포함하는 런닝 평균의 조사표 보정 프로세스의 사용을 통해, ADC(48)에 의해 생성된 샘플에 사용되는 실제 비트의 수와 필요한 비트의 수 간의 차는 제거될 수 있다. 이것은, 달성된 왜곡 억제의 주어진 정확도를 위해 ADC(48)의 규격(specification)의 완화(relaxation)로 같게 하여, 시스템의 전체 비용을 절감할 수 있다.

조사표 값을 보정하는데 사용되는 RFPA 및 전송기 출력 신호의 샘플은 모두 스위치(32)와 ADC(48) 사이로 연장하는 통로(58)를 통해 획득되는 것을 알 수 있다. 그래서, 이 통로에서 에러를 생성시키는 어떤 메카니즘은, 통로(58)에 의해 발생되는 계통적 에러, 즉 본래 재생 가능한 에러가 주로 삭제되도록 RFPA 출력 신호의 샘플 및 전송기 출력 신호의 샘플 양방에 영향을 미칠 것이다. 예컨대, 통로(58)에 의해 유발된 계통적 에러는 의사 동시 더블릿 쌍이 D_T및 D_A대신에 값 D'_T및 D'_A을 가지도록 할 경우, DSP는 2개의 보정 파라미터 및 포락선 파라미터를 결정하여, I_C, Q_C및 P_T대신에 값 I'_C, Q'_C및 P'_T을 가질 것이다. 그러나, 값 I'_C및 Q'_C은 값 P_T에 의해 지정된 조사표 값 보다는 값 P'_T에 의해 지정된 조사표 값에 적용되어, 결과적으로, 통로(58)에 의해 발생된 계통적 에러는 중화(neutralise)된다.

이제는 본 발명의 어떤 다른 실시예를 기술하기로 한다.

도 1 및 2를 참조로 전술된 실시예에서, 런닝 평균값이 각 조사표 값에 대한 각 I_C및 Q_C파라미터에 대해 유도됨으로써, 평균 프로세스가 ADC(48)의 유효 분해능을 향상시키도록 한다. 그러나, 평균 프로세스는 I_C및 Q_C값에 직접 적용될 필요가 없다. 예컨대, 도 1 및 2를 참조로 전술된 실시예에서, 런닝 평균은 모든 조사표 엔트리의 I_C및 Q_C값에 대해 유도되어, 계통적 에러를 격퇴시켜 ADC(48)의 유효 분해능을 향상시키도록 한다. 다른 실시예에서, 평균은 후술하는 바와 같이 I_C및 Q_C값 대신에 의사 동시 쌍에 적용된다.

변형된 실시예는, 대부분 DSP가 FIFO 버퍼 내에 유지된 의사 동시 더블릿 쌍을 활용하기 시작하는 지점까지 도 1 및 2와 관련하여 기술된 것과 동일한 방식으로 동작한다. 변형된 실시예에서, DSP는 일련의 빈(bin)을 유지하며, 이 빈의 각각은 파라미터 P_T의 상이한 범위에 관계한다. 이들 범위의 각각은. 조사표 내의 엔트리에 대응하는 어드레싱 신호의 각각의 범위에 대응한다. 환언하면, 각 빈은 각 LUT-I 및 LUT-Q 내의 한쌍의 조사표 엔트리에 대응한다. DSP는, 더블릿 쌍을 검색하여 빈에 할당하는 각 의사 동시 더블릿 쌍에 대한 P_T값을 계산하며, 이 빈의 범위는 계산된 P_T값을 포함한다. 이렇게 하여, DSP는 FIFO 버퍼 내의 모든 더블릿 쌍을 P_T빈에 할당할 수 있다. DSP는, 각 빈에 대한 평균 I_A, 평균 Q_A, 평균 I_T및 평균 Q_T를 계산함으로써 각 빈의 내용물의 런닝 평균을 유지한다. 그 후, 이들 평균값은 각 빈에 대한 평균 I_C및 Q_C값을 계산하는데 사용되고, 보정값은 각각의 조사표 엔트리에 적용된다. 그래서, 랜덤 에러를 방지하기 위한 평균화는 도 1 및 2를 참조로 초기에 기술된 실시예와 비교되는 보정 프로세스에서의 상이한 지점에서 이루어진다.

도 3은, 스위치(32)로 전송되는 전송기 및 RFPA 출력 신호의 버전 간의 지연이 MTP에 사용된 RF 반송 주파수에서보다 중간 주파수(IF)에서 부분적으로 실시되는 다른 실시예를 도시한 것이다.

도 3에 도시된 바와 같이, 도 1의 지연 라인(18)은 지연 소자(18a)로 대체되고, 부가적인 지연(18b)로 보충된다. 스플리터(16)에 의해 MTP로부터 전환되는 RFPA 출력 신호의 버전은 혼합기(38a)에서 국부 발진기(36a)로부터의 신호와 혼합된다. 혼합기(38a)의 출력은 RFPA 출력 신호의 업 컨버트된 버전 및 다운 컨버트된 버전 양자 모두를 포함한다. 그 후, 혼합기(38a)의 출력은 지연 소자(18b)를 통과하여 스위치(32)에 공급된다. 스플리터(30)에 의해 이용 가능하게 되는 전송기 출력 신호의 버전은 또한 혼합기(58)에서 국부 발진기(36a)의 출력 신호와 혼합된다. 전송기 출력 신호의 업 컨버트된 버전 및 다운 컨버트된 버전 양자 모두를 포함하는 혼합기(58)의 출력은 스위치(32)에 인가된다. 스위치(32)의 출력은 BPF(40a)에 의해 필터되어 ADC(48)에 인가된다.

혼합기(38a 및 58)는 동일한 설계로 이루어지고, 양자 모두 동일한 국부 발진기를 사용한다. 그래서, 도 3에 도시된 설계는, ADC(48)에 도달하는 전송기 및 RFPA 출력 신호의 샘플이 실질적으로 동일한 에러원으로 되는 이점을 주로 보유하고 있다.

스위치(32)의 출력은 전송기 출력 신호 또는 RFPA 출력 신호의 업 컨버트된 버전 및 다운 컨버트된 버전 양방을 포함한다. BPF(40a)는 신호의 업 컨버트된 버전을 차단(block)한다. BPF(40a)를 통과하는 신호의 다운 컨버트된 버전은 IF에 있다. BPF(40a)의 동작으로 인해, ADC(48)만이 혼합기(38a)에 의해 공급되는 신호의 다운 컨버트된 버전을 모니터한다. 그래서, 혼합기(38a)에 의해 발생되는 RFPA 출력 신호의 업 컨버트된 버전이 BPF(40a)에 의해 버려지기 때문에, 지연 소자(18b)만이 IF로 다운 컨버트된 RFPA 출력 신호의 버전과 동작하도록 설계될 필요가 있다. 이것은, IF 신호를 처리할 능력만이 중요하므로 지연 소자(18b)의 설계를 더욱 유연하게 한다. 다른 점에서는 도 3의 시스템이 도 1의 시스템과 동일하다.

도 1에서, 지연 라인(18)은 MTP를 따라 이동하는 RF 신호에 의해 동작한다. 도 4의 선택적인 실시예에서, 지연 라인(18)은 IF로 동작하는 지연 소자(18c)로 대체된다.

전송기(12)의 RF 출력은 혼합기(60)에서 LO(36b)로부터의 신호와 혼합된다. 그래서, 혼합기(60)의 출력은 업 컨버트된 전송기 출력 신호의 버전 및, 지연 소자(18c)가 설계되는 IF로 다운 컨버트된 전송기 출력 신호의 버전을 포함한다. 다른 혼합기(62)는 벡터 변조기의 출력에서의 MTP내에 포함된다. 혼합기(62)는 벡터 변조기의 출력을 LO(36b)의 출력과 혼합한다. 혼합기(62)의 출력은 혼합기(60)에 의해 다운 컨버트되고, 혼합기(62)에 의해 업 컨버트된 전송기 출력 신호의 버전을 포함한다. BPF(64)는 전송기 출력 신호의 버전만이 RFPA(26)에 공급되도록 한다.

BPF(64)가, 혼합기(60)에 의해 IF로 다운 컨버트된 버전을 제외하고, 전송기 출력 신호의 모든 버전을 버리기 때문에, IF에서의 신호를 처리할 지연 소자(18c)의 능력만이 중요하여 지연 소자(18c)의 설계 및 실시를 더욱 유연하게 한다. 도 4에서, 벡터 변조기는 MTP내의 혼합기(60) 및 (62) 사이에 위치된다. 그러나, 혼합기(62)의 출력에 벡터 변조기를 위치시킬 수 있다. 다른 점에서는 도 4에 도시된시스템이 도 1에 도시된 시스템과 동일하다.

도 5는, 도 1의 지연 라인(18)이 2개의 지연 소자(18d 및 18e)로 대체된 또다른 선택적인 실시예를 도시한 것이다. 지연 소자(18d 및 18e)는 제각기 스플리터(14)의 입력 및 출력에서의 MTP 내에 위치된다. 부가적인 스플리터(66)는 전송기(12)와 지연 소자(18d) 사이의 MTP 내에 포함된다. 스플리터(66)는 MTP로부터 전송기 출력 신호의 버전을 전환시켜 스위치(32)에 공급한다. 그래서, 도 5의 시스템은 도 1의 스플리터(30)를 생략한다.

도 5의 지연 소자의 배치는 지연 소자(18d)를 위한 SAW 소자의 사용을 용이하게 한다. 지연 소자(18d)가 전송기 출력 신호의 포락선 정보를 DPF(42)에 제공하는 스플리터(14) 앞에 위치되므로, SAW 소자로서 지연 소자(18d)의 실시를 위한 그룹 지연 리플(ripple) 규격과 진폭 및 위상 리플 규격은 상당히 완화된다. 지연 소자(18e)는 동축 지연 라인으로 실시될 수 있다. 조사표 값을 조정하기 위한 보정 프로세스에 의한 그룹 지연 리플의 임팩트(impact)는 DPF(42)내에서 보정 필터 기술을 실시함으로써 어드레스될 수 있다. 다른 점에서는 도 5의 시스템이 도 1의 시스템과 동일하다.

도 6은, 도 1의 지연 라인(18)이 지연 소자(18f)로 대체되고, 부가적인 지연 소자(18g)로 보충되는 또다른 선택적인 실시예를 도시한 것이다. 지연 소자(18g)는 스플리터(16)에 의해 스위치(32)로 전환되는 RFPA 출력 신호의 버전 상에서 동작한다. 지연 소자(18g)는, 지연 소자(18g)에 의해 발생되는 어떤 에러(이와 같은 에러는 계통적 에러 및/또는 지연 소자의 응답의 비선형성으로 인한 것임)가스위치(32)에 의해 감지되는 RFPA 출력 신호의 버전에는 나타나지만, 스위치(32)에 의해 감지되는 전송기 출력 신호의 버전에는 나타나지 않을 것이기 때문에 비교적 고 성능이 가능해야 하지만 SAW 소자를 이용하여 실시될 수 있다. 즉, 지연 소자(18g)로부터 발생하는 에러는 DPF(42)내의 DSP에 의해 실행되는 조사표 값을 보정하는 프로세스에 포함된 비교 단계에 의해 제거되지 않을 것이다. 다른 점에서는 도 6의 시스템이 도 1의 시스템과 동일하다.

또다른 실시예가 도 7에 도시되어 있다. 도 7의 실시예는, 도 1의 전송기(12)의 어떤 기능이 DPF(42a)와 통합되어 있다는 점에서 도 1의 실시예와 상이하다. 도 7의 시스템은 또한 기지국으로부터 전송될 수 있는 정보(예컨대, 엔코드된 디지털 음성)를 포함하는 기저대 신호를 발생시키는 정보원(66)을 포함한다. 기저대 신호는 포락선이 검파되는 DPF(42a)에 공급된다. 기저대 신호의 포락선의 값은, MTP내의 벡터 변조기에 인가하기 위한 I 및 Q 채널 보정 신호를 발생시키기 위해 조사표 LUT-I 및 LUT-Q를 인덱스하는데 사용된다. DPF(42a)는 또한, 기저대 신호를, 혼합기(70) 및 LO(72)에 의해 개략적으로 설명되는 주파수 업 컨버터에 인가되는 아날로그 신호로 변환시키는 DAC(68)를 포함한다. 업 컨버터의 출력은 원하는 전송 주파수에서의 RF 신호이고, 스플리터(14)의 입력에 인가된다. 업 컨버터의 RF 출력 신호는 도 1의 전송기의 출력 신호와 동등하다. 다른 점에서는 도 7에 도시된 시스템은 도 1을 참조로 기술된 것과 동일하다.

도 8은 도 7에 도시된 구조의 변형을 도시한 것이다. 도 7에서, 정보원(66)에 의해 발생된 기저대 신호는 업 컨버트되어 벡터 변조기에 공급된다. 도 8에서,벡터 변조기에는, 주파수가 원하는 RF 전송 채널의 중심에 있는 반송파 신호를 출력하는 채널 합성기(74)에 의해 발생되는 반송파 신호가 공급된다.

기저대 신호를 채널 합성기의 출력상으로 변조하고, RFPA(26)으로의 입력을 전치 보상하는 프로세스는 도 8의 시스템에서 결합된다. DPF(42a)내의 조사표는, 벡터 변조기 내의 승산기(20 및 22)에 인가하기 위한 제어 신호를 발생시키도록 기저대 신호의 포락선에 의해 어드레스된다. 이 조사표내에 저장되는 값은, 벡터 변조기에서, 적절한 정도의 전치 보상을 가진 기저대 신호로부터의 정보를 도입하도록 계산된다.

기저대 신호 및 전치 보상으로부터의 정보가 동시에 RFPA(26)으로의 입력 신호에 도입되므로, RFPA 출력 신호의 잔여 왜곡을 나타내도록 RFPA(26)의 출력과 비교되는 RFPA(26)로 안내하는 경로로부터의 신호를 제공할 수 없다. 이전의 실시예에서, 스플리터(14 및 16)로부터 스위치(32)에 의해 획득되는 신호에 의해 실행되는 비교로, 스위치(32)에서 DPF(42a)로 경로(80)에서 발생하는 에러를 상당히 무시할 수 있다. 그러나, 이와 같은 비교는, 비교 프로세스에 기여하는 RFPA(26)로 안내하는 경로로부터의 신호의 부재 시에는, 도 8의 시스템에서 실행될 수 없다.

이런 문제를 해결하기 위하여, 스위치(32)는, RFPA(26)로 안내하는 경로로부터의 신호 대신에 기준 신호원(76)으로부터의 기준 신호를 수신한다. DPF(42a)는, 스위치(32)가 기준 신호원(76)으로부터의 신호를 DPF(42a)로 전송하도록 명령할 수 있다. DPF(42a)는, 기준 신호원(76)에 의해 발생된 신호의 특징을 알아, 스위치(32)로부터 DPF(42a)로 안내하는 경로에서 실행되는 다운 컨버전(down-conversion), 필터링 및 아날로그-디지털 변환 프로세스 시에 발생하는 에러를 측정할 수 있다. DPF(42a)는 이들 에러 측정을 이용하여, 스위치(32)를 통해 획득되는 RFPA 출력 신호의 샘플을 교정하도록 한다. 그 후, 교정된 샘플은 정보원(66)으로부터의 기저대 신호와 비교될 수 있고, 나타나는 어떤 불일치(discrepancies)는 RFPA 출력 신호의 잔여 왜곡에 기인할 수 있다. 다른 점에서는 도 8에 도시된 시스템은 도 1을 참조로 기술된 것과 동일하다.

도 10은 발진기(36) 및 혼합기(38)로 표시된 다운 컨버터가 생략된 도 1의 구조의 변형을 도시한 것이다. ADC(48)는, 생략된 다운 컨버터 대신에 신호의 다운 컨버전을 달성하기 위하여 스위치(32)로부터 수신하는 신호의 언더 샘플링(under-sampling)을 실행하도록 배치된다. ADC(48)의 저 샘플링율은 또한, ADC(48)에 도달하기 전에 다운 컨버전을 필요로 하지 않는 비교적 저주파 MTP 신호의 직접 샘플링을 허용한다. 다른 점에서는 도 10에 도시된 시스템은 도 1을 참조로 기술된 것과 동일하다.

본 발명은, 샘플러의 출력에 나타나는 랜덤 및 계통적 에러에 기인할 수 있는 이 노이즈의 부분을 감소시킴으로써, 제어 신호를 발생시킬 시에 사용되는 워드의 최대 유용한 분해능을 설정하는 비트의 수를 증가시킬 수 있다.

Claims

증폭기를 제어하는 방법으로서,

샘플러를 이용하여 상기 증폭기의 출력 신호 및 기준 신호 양방의 디지털 샘플을 획득하는 샘플링 단계,

상기 샘플로부터 제 1 파라미터의 값 및 제 2 파라미터의 관련된 값을 획득하는 유도 단계,

각 범위에 대해, 상기 제 1 파라미터의 평균이 관련된 제 2 파라미터 값이 상기 범위내에 있는 제 1 파라미터 값을 평균함으로써 획득되도록 제 2 파라미터의 범위에 걸쳐 제 1 파라미터 값을 평균하는 평균 단계,

상기 평균으로부터 상기 증폭기에 대한 제어 신호를 발생시키는 발생 단계,

상기 기준 신호의 상기 샘플을 이용하여 상기 샘플러의 동작 시에 에러의 상기 제어 신호에 영향을 미치지 않게 하는 억제 단계 및,

상기 증폭기의 동작을 관리하도록 상기 증폭기에 제어 신호를 인가하는 제어 단계를 포함하는 증폭기 제어 방법.
제 1 항에 있어서,

상기 기준 신호는 공지된 문자를 가지며, 상기 억제 단계는 상기 공지된 문자를 기초로 하여 상기 샘플러를 교정하는 단계를 포함하는 것을 특징으로 하는 증폭기 제어 방법.
제 1 항에 있어서,

상기 기준 신호는 증폭기를 배치하여 상기 출력 신호가 되도록 증폭하는 입력 신호인 것을 특징으로 하는 증폭기 제어 방법.
제 1 항에 있어서,

상기 기준 신호는 증폭기를 배치하여 상기 출력 신호가 되도록 증폭하는 입력 신호이고, 상기 억제 단계는 입력 신호 샘플을 대응하는 출력 신호 샘플과 비교하여, 입력 신호가 상기 입력 신호 샘플로 표시된 상태를 가질 시에 제어 신호가 정확한 지를 평가하는 단계를 포함하는 것을 특징으로 하는 증폭기 제어 방법.
제 1 항에 있어서,

상기 평균은 상기 제어 신호에 적용하는 보정 요소인 것을 특징으로 하는 증폭기 제어 방법.
제 1 항에 있어서,

상기 평균은 상기 제어 신호의 값인 것을 특징으로 하는 증폭기 제어 방법.
제 1 항에 있어서,

상기 평균은 샘플된 신호 중 하나의 직교 포맷 성분의 평균이고, 상기 제어신호를 발생시킬 시에 사용하기 위한 것임을 특징으로 하는 증폭기 제어 방법.
제 1 항에 있어서,

상기 기준 신호 및 상기 출력 신호 중 적어도 하나는 상기 샘플링 단계를 실행하기 전에 사전 처리하는 것을 특징으로 하는 증폭기 제어 방법.
제 1 항에 있어서,

상기 기준 신호는 증폭기를 배치하여 상기 출력 신호가 되도록 증폭하는 입력 신호이고, 상기 샘플러는 상기 증폭기와 결합된 회로내의 제 1 및 2 지점에서 제각기 상기 입력 및 출력 신호를 샘플링하도록 배치되며, 상기 샘플링 단계는 상기 지점 간의 상기 회로내의 전파 지연을 이용하여 실질적으로 상기 입력 및 출력 신호의 동일한 부분이 샘플링되도록 배치하기 위해 타이밍되는 것을 특징으로 하는 증폭기 제어 방법.
증폭기용 제어기로서,

상기 증폭기의 출력 신호 및 기준 신호 양방의 디지털 샘플을 획득하는 샘플러 및,

상기 샘플로부터 제 1 파라미터의 값 및 제 2 파라미터의 관련된 값을 획득하고, 각 범위에 대해, 제 1 파라미터의 평균이 관련된 제 2 파라미터 값이 상기 범위내에 있는 제 1 파라미터 값을 평균함으로써 획득되도록 제 2 파라미터의 범위에 걸쳐 제 1 파라미터 값을 평균하며, 상기 평균으로부터 상기 증폭기에 대한 제어 신호를 발생시키고, 상기 기준 신호의 상기 샘플을 이용하여 상기 샘플러의 동작 시에 에러의 상기 제어 신호에 영향을 미치지 않게 하는 처리 설비물을 포함하는, 증폭기용 제어기.
제 10 항에 있어서,

상기 기준 신호는 공지된 문자를 가지며, 상기 설비물은 상기 공지된 문자를 기초로 하여 상기 샘플러를 교정하도록 배치되는 것을 특징으로 하는 증폭기용 제어기.
제 10 항에 있어서,

상기 기준 신호는 증폭기를 배치하여 상기 출력 신호가 되도록 증폭하는 입력 신호인 것을 특징으로 하는 증폭기용 제어기.
제 10 항에 있어서,

상기 기준 신호는 증폭기를 배치하여 상기 출력 신호가 되도록 증폭하는 입력 신호이고, 상기 설비물은 입력 신호 샘플을 대응하는 출력 신호 샘플과 비교하여, 입력 신호가 상기 입력 신호 샘플로 표시된 상태를 가질 시에 제어 신호가 정확한 지를 평가하도록 배치되는 것을 특징으로 하는 증폭기용 제어기.
제 10 항에 있어서,

상기 평균은 상기 제어 신호에 적용하는 보정 요소인 것을 특징으로 하는 증폭기용 제어기.
제 10 항에 있어서,

상기 평균은 상기 제어 신호의 값인 것을 특징으로 하는 증폭기용 제어기.
제 10 항에 있어서,

상기 평균은 샘플된 신호 중 하나의 직교 포맷 성분의 평균이고, 상기 제어 신호를 발생시킬 시에 사용하기 위한 것임을 특징으로 하는 증폭기용 제어기.
제 10 항에 있어서,

상기 기준 신호 및 상기 출력 신호 중 적어도 하나를 상기 샘플러 보다 앞서 사전 처리하는 조절기(conditioner)를 더 포함하는 것을 특징으로 하는 증폭기용 제어기.
제 10 항에 있어서,

상기 기준 신호는 증폭기를 배치하여 상기 출력 신호가 되도록 증폭하는 입력 신호이고, 상기 샘플러는 상기 증폭기와 결합된 회로내의 제 1 및 2 지점에서 제각기 상기 입력 및 출력 신호를 샘플링하도록 배치되며, 상기 설비물은, 상기 지점 간의 상기 회로내의 전파 지연을 이용하여 실질적으로 상기 입력 및 출력 신호의 동일한 부분이 샘플링되도록 배치함으로써 상기 제 1 및 2 신호의 샘플링을 조정하기 위해 배치되는 것을 특징으로 하는 증폭기용 제어기.
제 10 항에 있어서,

상기 처리 설비물은 디지털 신호 프로세서 및 필드 프로그래머블 게이트 어레이 중 적어도 하나를 포함하는 것을 특징으로 하는 증폭기용 제어기.
증폭기,

상기 증폭기의 출력 신호 및 기준 신호 양방의 디지털 샘플을 획득하는 샘플러 및,

상기 샘플로부터 제 1 파라미터의 값 및 제 2 파라미터의 관련된 값을 획득하고, 각 범위에 대해, 제 1 파라미터의 평균이 관련된 제 2 파라미터 값이 상기 범위내에 있는 제 1 파라미터 값을 평균함으로써 획득되도록 제 2 파라미터의 범위에 걸쳐 제 1 파라미터 값을 평균하며, 상기 평균으로부터 상기 증폭기에 대한 제어 신호를 발생시키고, 상기 기준 신호의 상기 샘플을 이용하여 상기 샘플러의 동작 시에 에러의 상기 제어 신호에 영향을 미치지 않게 하는 처리 설비물을 포함하는 시스템.
제 20 항에 있어서,

상기 기준 신호는 공지된 문자를 가지며, 상기 설비물은 상기 공지된 문자를 기초로 하여 상기 샘플러를 교정하도록 배치되는 것을 특징으로 하는 시스템.
제 20 항에 있어서,

상기 기준 신호는 증폭기를 배치하여 상기 출력 신호가 되도록 증폭하는 입력 신호인 것을 특징으로 하는 시스템.
제 20 항에 있어서,

상기 기준 신호는 증폭기를 배치하여 상기 출력 신호가 되도록 증폭하는 입력 신호이고, 상기 설비물은 입력 신호 샘플을 대응하는 출력 신호 샘플과 비교하여, 입력 신호가 상기 입력 신호 샘플로 표시된 상태를 가질 시에 제어 신호가 정확한 지를 평가하도록 배치되는 것을 특징으로 하는 시스템.
제 20 항에 있어서,

상기 평균은 상기 제어 신호에 적용하는 보정 요소인 것을 특징으로 하는 시스템.
제 20 항에 있어서,

상기 평균은 상기 제어 신호의 값인 것을 특징으로 하는 시스템.
제 20 항에 있어서,

상기 평균은 샘플된 신호 중 하나의 직교 포맷 성분의 평균이고, 상기 제어 신호를 발생시킬 시에 사용하기 위한 것임을 특징으로 하는 시스템.
제 20 항에 있어서,

상기 기준 신호 및 상기 출력 신호 중 적어도 하나를 상기 샘플러 보다 앞서 사전 처리하는 조절기를 더 포함하는 것을 특징으로 하는 시스템.
제 20 항에 있어서,

상기 기준 신호는 증폭기를 배치하여 상기 출력 신호가 되도록 증폭하는 입력 신호이고, 상기 샘플러는 상기 증폭기와 결합된 회로내의 제 1 및 2 지점에서 제각기 상기 입력 및 출력 신호를 샘플링하도록 배치되며, 상기 설비물은, 상기 지점 간의 상기 회로내의 전파 지연을 이용하여 실질적으로 상기 입력 및 출력 신호의 동일한 부분이 샘플링되도록 배치함으로써 상기 제 1 및 2 신호의 샘플링을 조정하기 위해 배치되는 것을 특징으로 하는 시스템.
제 20 항에 있어서,

상기 처리 설비물은 디지털 신호 프로세서 및 필드 프로그래머블 게이트 어레이 중 적어도 하나를 포함하는 것을 특징으로 하는 시스템.