KR20040015383A - 아날로그 ｆｉｒ 필터 - Google Patents

Abstract

본 발명은 아날로그 FIR 필터에 관한 것이며, 이 필터는 진폭 이산 시간 연속형 펄스(amplitude-discrete time-continuous pulse)들을 생성하는 비동기 ∑△ 변조기(AM)와, 상기 진폭 이산 시간 연속형 펄스들을 지연시키는 일련의 지연 셀(C₁...C_n)과, 상기 지연된 진폭 이산 시간 연속형 펄스들을 저역 통과 필터링하는 수단(O₁,O_n,S₁,S_n,I₁,I_n)을 포함한다.

Description

아날로그 ＦＩＲ 필터{ANALOG FIR-FILTER}

본래는, 아날로그 지연 라인은 전기 기계적 디바이스에서 음향파 전송에 의해서 생성되었다. 나중에 CCD(charge-coupled device) 구조물에서 상용화된 버킷-브리게이드 메모리(bucket-brigade memory)의 발명으로 인해서 지연 라인이 고체 상태 회로에서 구현될 수 있게 되었다. 그러나, 이러한 종류의 아날로그 지연 라인은 특히 지연 라인이 너무 길어서 지연 라인에서 수 많은 신호 전달이 발생하는 경우에는 신호 품질 저하를 가져온다.

오늘날, 지연 라인은 통상적으로 I/O 인터페이스로서 A/D 변환기 및 D/A 변환기를 갖는 디지털 메모리에 의해서 구현된다. 그러나, 만일 비교적 높은 대역폭 및 높은 분해능이 요구된다면, 디지털 지연 라인을 사용하는 것은 문제를 발생시킨다. 그러므로, 본 발명의 목적은 아날로그 방식으로 지연될 신호를 처리할 수 있으면서 종래 기술 아날로그 FIR 필터가 겪었던 신호 품질 저하 문제를 겪지 않는 지연 요소를 포함하는 FIR 필터를 제공하는 것이다. 본 발명의 FIR 필터는 아날로그 입력 신호를 수신하여 진폭 이산 시간 연속형 펄스(amplitude-discrete time-continuous pulse)를 생성하는 비동기 ∑△ 변조기와, 상기 진폭 이산 시간 연속형 펄스를 수신하여 자신의 하나 이상의 출력단에서 지연된 진폭 이산 시간 연속형 펄스를 생성하는 일련의 지연 셀을 포함하는 지연 라인과, 상기 하나 이상의 출력단에 접속되어 상기 지연된 진폭 이산 시간 연속형 펄스들을 결합하여 상기 아날로그 입력 신호의 필터링된 버전을 생성하는 수단을 포함한다.

비동기 ∑△ 변조기는 아날로그 입력 신호를 수신하여 구형파(square wave)를 생성하고 이 구형파는 시변 주파수(a time varying frequency) 및 시변 듀티 싸이클을 갖는다. 듀티 싸이클은 입력 신호의 진폭의 선형 함수이며, 이는 아날로그 입력 신호가 구형파의 주파수 스펙트럼의 베이스밴드 부분으로 보존됨을 암시한다. 비동기 ∑△ 변조기의 원리, 구성 및 특성은 문헌 "Analog-to-Digital Conversion via Duty-Cycle Modulation" (IEEE Transactions on Circuits and Systems, vol.44, no 11, November 1997, pp. 907-914)에 개시되어 있다.

비동기 ∑△ 변조기 다음에는 진폭 이산 시간 연속형 펄스를 위한 지연 라인이 존재한다. 이 지연 라인은 2 값 신호(a two-valued signal)를 전달해야 하며 이로써 지연 라인의 셀들은 비선형 수단으로 구성될 수 있다. 신호 내용은 신호의 제로 크로싱(zero crossing)으로 보존되며 이로써 구형파의 에지가 충분하게 경사가 급하면, 신호 대 잡음 비는 심지어 지연 라인이 많은 수의 셀을 포함할 지라도 높은 레벨로 유지될 수 있다.

이어서, 아날로그 입력 신호의 지연된 버전이 요구되면, 최종 지연 셀의 출력 이후에 저역 통과 필터가 존재하며 이 필터는 베이스밴드를 통과시킨다. 한편, 다른 목적을 위한 아날로그 FIR 필터가 요구될 때에는, 지연 요소에는 다수의 탭이 제공되는데 이 탭의 출력 구형파들은 각각 가중치 계수 만큼 승산되며 이 가중된 구형파들이 결합되어 필터의 필터링된 출력 신호를 구성한다.

위에서 참조된 IEEE 문헌의 도 3b는 비동기 ∑△ 변조기를 도시하는데, 이 변조기 다음에 일련의 지연 셀이 존재하며 이 셀은 비동기 ∑△ 변조기에 의해서 생성된 진폭 이산 시간 연속형 펄스를 지연시킨다. 그러나, 이러한 구성은 필터에서는 포함되지 않지만 AD 변환기에서는 포함되며, 지연 라인의 출력 구형파는 고주파수 비동기형 샘플링 펄스고 샘플링되어 동기형 1 비트 디지털 신호를 구성한다. 이와 대조하여, 본 발명의 구성은 고주파수 샘플링을 사용할 필요 없이 진폭 이산 수단을 갖는 아날로그 필터를 구성한다.

상술한 바와 같이, 지연 셀은 비선형 수단으로 구성될 수 있다. 가령, 일련의 반전기들이 이 역할을 할 수 있다. 그러나, 오늘날 기술로 구현되는 반전기 스테이지 각각은 몇 피코초의 매우 작은 지연 시간를 가지지 때문에, 아주 많은 수의 반전기가 충분한 지연 시간을 제공하기 위해서 필요하게 된다. 특히 비교적 낮은 주파수 신호가 필터링될 필요가 있는 경우에는, 긴 지연 시간이 요구되며 이로써 더 많은 수의 반전기가 필요하게 된다. 이러한 단점은 만일에 본 발명에 따라서 아날로그 FIR 필터의 지연 셀들 각각이 선두 에지(a leading edge) 및 후미 에지(a trailing edge)를 갖는 원샷 펄스(one-shot pulse)를 생성하는 수단을 포함하면 극복될 수 있으며 여기서 일련의 셀 내의 한 셀의 선두 에지는 일련의 셀 내의 이전 셀에서 생성된 원샷 펄스의 후미 에지에서 시작한다.

바람직하게는 본 발명의 아날로그 FIR 필터의 지연 셀들 각각은 상기 원샷 펄스의 후미 에지에서 스파이크를 생성하는 수단과 상기 스파이크를 상기 일련의 셀들 내의 다음 셀 및/또는 래치(latch)에 인가하여 지연된 진폭 이산 시간 연속형 펄스를 생성하는 수단을 포함한다. 이러한 지연 셀의 구현으로 인해서 전체 진폭 이산 시간 연속형 펄스를 수신 및 생성하는 지연 셀과 비교하여 보다 정확한 지연을 생성할 수 있다. 이전 셀의 스파이크가 도달하면, 캐패시턴스는 방전되고 원샷 펄스가 시작된다. 이어서, 캐패시턴스는 DC 바이어스 전류에 의해서 소정 순간에 충전되며 캐패시턴스의 양단 전압이 임계값에 도달하면, 원샷 펄스는 종료된다.이러한 구성에서, 셀의 지연을 구성하는 원샷 펄스의 지속 기간은 캐패시턴스의 값과 DC 바이어스 전류 값을 적절하게 선택함으로써 쉽게 설정될 수 있다. 또한, 필요하다면 바이어스 전류의 크기를 제어함으로써 지연 시간이 쉽게 조절될 수 있다.

기본적으로는 본 발명의 FIR 필터에는 두 개의 설계 파라미터가 존재한다. 제 1 파라미터는 비동기 ∑△ 변조기의 중심 주파수, 즉 그의 입력 신호가 제로가 될 때의 비동기 ∑△ 변조기에 의해서 전달되는 구형파의 주파수이다. 변조기에서 낮은 알리아싱 왜곡을 방지하기 위해서, 이 중심 주파수는 충분하게 높아야 하는데 가령 입력 신호의 베이스밴드 대역폭보다 3 배 정도 높아야 한다. 제 2 파라미터는 지연 셀 내의 원샷 펄스의 폭의 세팅이다. 이 펄스 폭은 비동기 ∑△ 변조기의 구형파에서 발생할 수 있는 최소 펄스 폭보다 작아야 하는데, 이로써 원샷 펄스가 지연될 구형파의 에지와 충첩되지 않게 된다. 계산 결과는 원샷 펄스의 폭이 중심 주파수의 주기의 1/4 보다 크지 말아야 함을 나타낸다. 물론 이는 지연 셀 마다 획득될 수 있는 지연 시간을 제한한다. 이러한 상황은 본 발명의 아날로그 FIR 필터가 두 개의 지연 라인━두 지연 라인 중 한 지연 라인은 비동기 ∑△ 변조기에 의해서 생성된 진폭 이산 시간 연속형 펄스의 선두 에지를 지연시키며, 나머지 지연 라인은 비동기 ∑△ 변조기에 의해서 생성된 진폭 이산 시간 연속형 펄스의 후미 에지를 지연시킴━과, 상기 두 지연 라인의 출력 신호들을 결합하여 지연된 진폭 이산 시간 연속형 펄스를 생성하는 래치 수단을 포함하게 되면 극복될 수 있다. 이러한 구성에서, 셀 당 최고 지연 시간은 비동기 ∑△ 변조기의중심 주파수의 전체 주기와 동일하다.

원샷 펄스 폭이 중심 주파수의 값보다 필터링 정확도에 있어서 중요하다. 중심 주파수는 매우 대량의 알리아싱을 방지하기에 충분하게 높아야 하며 지연 셀들에서의 원샷 펄스들의 중첩을 방지하기에 충분하게 낮아야 한다. 이와 대조적으로, 원샷 펄스의 폭이 필터의 특성에 있어서 매우 중요한데 그 이유는 이 펄스 폭이 지연 시간의 양을 결정하기 때문이다. 그러므로, 본 발명의 목적은 일련의 지연 셀들의 원샷 펄스 생성 수단과 매칭되는 더미 원샷 펄스 생성기(dummy one-shot pulse generator) 및 고정 듀티 싸이클 기준 주파수로 상기 더미 원샷 펄스 생성기를 초기화하는 수단과, 상기 더미 원샷 펄스 생성기의 원샷 펄스와 상기 기준 주파수를 비교하는 수단과, 이 비교 결과를 상기 더미 원샷 펄스 생성기 및 상기 일련의 지연 셀들의 원샷 펄스 생성 수단에 인가하여 그의 펄스 폭을 제어하는 수단을 포함하는 아날로그 FIR 필터를 제공하는 것이다. 이러한 방식으로 원샷 펄스의 폭은 제품 허용 오차에 의해서 생성되는 피할수 없는 편차에도 불구하고 정확하게 설정될 수 있다.

상술된 2 개의 지연 요소 개념은 두 지연 라인들 중 한 지연 라인의 원샷 펄스 생성기와 다른 지연 라인의 원샷 펄스 생성기가 상이할 때에는 문제를 유발한다. 이러한 경우에, 지연 라인들 중 한 지연 라인의 지연 시간은 다른 지연 라인의 지연 시간과 다르게 되며 이로써 파형의 듀티 싸이클은 지연 라인을 따라서 변하게 된다. 그러나, 만일에 두 지연 라인들의 원샷 펄스 생성기들 간의 상이성이 정적 특성을 갖는다면 상기 문제는 보다 완화된다. 그래서, FIR 필터의 출력은 단지 DC 오프셋 오차를 나타낸다.

이 DC 오프셋 오차가 허용가능하면, 본 발명의 다른 측면에 따라서 각각의 지연 셀이 지연될 진폭 이산 시간 연속형 펄스를 수신하여 비교적 작은 경사의 기울기를 갖는 펄스를 생성하는 저전류 반전기(a low-current inverter) 및 상기 낮은 경사의 기울기를 갖는 펄스를 수신하여 비교적 높은 기울기를 갖는 에지를 갖는 지연된 진폭 이산 시간 연속형 펄스를 생성하는 하나 이상의 고전류 반전기를 포함하면 지연 셀들의 구현은 보다 간단해질 수 있다. 이 경우에, 스파이크의 지연 대신에, 일련의 완전한, 수정되지 않은, 진폭 이산 시간 연속형 펄스가 지연 라인을 통과한다. 이 경우에, 지연 셀은 오직 몇 개의 반전기로 구성되며 저전류 반전기와 제 1 고전류 반전기 간의 기생 캐패시턴스를 충전 및 방전함으로써 지연을 획득할 수 있다. 그러나, 이러한 구현에서, 지연 셀 당 지연 시간은 전자의 상술된 구현에서보다 작으며 이로써 보다 많은 수의 지연 셀이 필요하게 되는데, 이러한 단점은 지연 셀 당 요구되는 칩 면적을 보다 작게 함으로써 완화될 수 있다. 이러한 지연 셀의 구현의 경우에, 지연 셀의 지연 시간이 생산 편차에 의존하지 않게 하는 것이 중요하며 따라서 본 발명의 아날로그 FIR 필터의 이러한 구현은 일련의 지연 셀들 중 여러 셀들에 매칭되며 피드백 구성으로 배열되어 발진 회로를 구성하는 하나 이상의 더미 지연 셀과, 상기 발진 회로에 의해서 생성된 펄스를 기준 주파수와 비교하는 수단과, 상기 비교 결과를 상기 더미 지연 셀과 상기 일련의 지연 셀들 중 여러 셀들에게 인가하여 그의 지연 시간을 제어하는 수단을 포함한다.

본 발명은 이제 첨부 도면을 참조하여 보다 상세하게 설명될 것이다.

본 발명은 아날로그 지연 라인을 포함하는 아날로그 FIR(finite impulse response) 필터에 관한 것이다. FIR 필터는 아날로그 지연 라인을 기반으로 하며 다수의 애플리케이션에서 유용하다. 이 필터는 범용 스펙트럼 형상화 및 범용 위상 선형 필터링(phase-linear filtering)에 매우 중요하게 사용된다. 이 필터는 다른 용도로서 A/D 및 D/A 변환 시에, 에코 생성 회로 및 에코 소거 회로 등에 있어서 알리아싱(aliasing)을 방지하기 위한 위상 선형 사전 필터링 및 사후 필터링에서 사용된다. 이 경우에 지연 라인은 통상적으로 다수의 탭(tap)을 가지며 이 탭으로부터 지연된 신호가 취해진다. 다른 경우에, 지연 라인은 오직 하나의 출력 탭을 가지며 이로써 이 출력 탭으로부터 취해진 신호와 입력 신호가 결합되는데 이러한 신호 결합은 PAL TV 에서 교차 색상 왜곡(cross-color distortion)을 방지하기 위해서 콤필터(comb filter)를 구현할 시에 그리고 PAL TV 신호들의 복조 시에 발생한다.

도 1은 본 발명에 따른 아날로그 FIR 필터의 제 1 실시예의 도면,

도 2는 도 1의 실시예의 동작을 설명하는 파형의 도면,

도 3은 본 발명에 따른 아날로그 FIR 필터 내의 지연 셀의 제 1 트랜지스터 구현의 도면,

도 4는 본 발명에 따른 아날로그 FIR 필터의 제 2 실시예의 도면,

도 5는 도 4의 실시예의 동작을 설명하는 파형의 도면,

도 6은 본 발명에 따른 아날로그 FIR 필터 내의 지연 제어 회로의 구현의 도면,

도 7은 본 발명에 따른 아날로그 FIR 필터 내의 지연 셀의 제 2 트랜지스터 구현의 도면,

도 8은 본 발명에 따른 아날로그 FIR 필터의 제 3 실시예 및 이의 지연 제어 회로의 도면.

도 1의 아날로그 FIR 필터는 아날로그 입력 신호 v를 수신하는 비동기 ∑△ 변조기(AM)를 포함한다. 이 비동기 ∑△ 변조기(AM)의 출력 신호는 입력 신호에 따라서 변하는 시간 연속형 에지 위치들을 갖는 구형파a이다. 비동기 ∑△ 변조기는 이상적인 듀티 싸이클 변조기에 가까우며 이 변조기는 입력 신호 v와 구형파의 듀티 싸이클 τ/T 간의 선형 관계에 의해서 특성화된다. 구형파의 순간 주파수 f = 1/T는 입력 신호 v에 이차적으로(quadractically) 의존한다. 비동기 ∑△ 변조기의 동작은 다음의 등식들에 의해서 기술된다.

τ/T = (v + 1)/2 및 f/f_c= 1 - v²여기에서 v의 절대값은 1보다 작다. 또한, f_c는 비동기 ∑△ 변조기의 중심 주파수이다. 이 주파수는 입력 신호 v가 제로가 되고 변조기 내의 피드백 루프의 크기 변화에 의존할 때에 구형파의 주파수이다.

비동기 ∑△ 변조기의 구형파a는 미분기 D₀에 의해서 미분된다. 이 미분기는 구형파a의 선두 에지(상승 에지) 및 후미 에지(하강 에지)에서 각기 포지티브 스파이크 및 네거티브 스파이크b를 제공한다. 이 스파이크는 전체 파 정류기 R₀에 의해서 정류되며 이 정류기는 구형파a의 선두 에지 및 후미 에지에서 포지티브 스파이크c를 제공한다. 이 스파이크c는 일련의 동일한 지연 셀(지연 라인)(C₁...C_n) 중 제 1 지연 셀(C₁)에 제공된다. 각 지연 셀은 원샷 펄스 생성기(G)를 포함하며 이 생성기 이후에 미분기(D)가 오며 다음에 1/2 파 정류기(R)가 온다. 스파이크c가 발생하면, 원샷 펄스 생성기(G)는 펄스 폭 Ts를 갖는 원샷 펄스d를 생성한다. 이 펄스 폭은 원샷 펄스 생성기(G)의 설계 파라미터이다. 원샷 펄스d는 미분기(D)에서 미분되어 원샷 펄스의 선두 에지 및 후미 에지에서 각기 유발되는 포지티브 스파이크 및 네거티브 스파이크e를 생성한다. 1/2 파 정류기(R)는 포지티브 스파이크를 차단하고 네거티브 스파이크만을 통과시켜서(즉,반전시켜서), 원샷 펄스d의 후미 에지와 동시에 발생하는 일련의 포지티브 스파이크들f을 획득한다.

도 2는 신호a내지f를 나타낸다. 이 도면에서, 일련의 스파이크f는 이 스파이크f가 원샷 펄스의 폭 Ts 와 동일한 기간 만큼 스파이크c에 대해서 지연된다는 점을 제외하면 스파이크c와 동일하다. 지연된 스파이크f는 지연 라인의 다음 지연 셀 C₂에 인가된다.

"2로 나누는 디바이더" 래치(E₁)는 스파이크f를 수신하여 이 스파이크로부터 구형파g를 생성하는데 이 구형파는 지연 시간 Ts 만큼 지연된다는 점을 제외하면 최초의 구형파a와 동일하다. 이 "2로 나누는 디바이더" 래치(E₁)는 지연 라인의 출력 탭(O₁)을 구성한다. 도 1은 지연 라인의 제 2 출력 탭(O_n)을 구성하는 해당 유닛(E_n)을 도시한다. 출력 탭의 개수는 지연 셀의 개수보다 실질적으로 적다. 지연 셀의 개수는 하나의 개별 셀에 의해서 성취될 수 있는 지연 시간 및 요구된 지연 시간의 총 합에 의해서 결정된다. 한편, 출력 탭의 개수는 필터의 요구된 개수에 의해서 결정된다. 소정 기간 동안 입력 신호 v를 지연시킬 필요가 있을 때에는, 가령 PAL 지연 라인의 경우에는, 지연 셀의 개수는 매우 크며 오직 최종 셀 만이 출력 탭(O_n)을 가질 것이며 이 출력 탭 다음에 저역 통과 필터가 존재하며 이는 지연된 베이스밴드 신호를 획득한다.

위로부터, 도 1의 지연 셀들은 오직 진폭 이산 시간 연속형 펄스의 에지들을표시하는 신호(스파이크) 만을 수신 및 지연시키며 이들 스파이크는 출력 탭(O₁,O_n)에서 필요할 경우에 완전한 진폭 이산 시간 연속형 펄스로 복구된다.

통상적으로, 범용 아날로그 FIR 필터가 필요한 경우, 출력 탭에서의 신호는 가중치 계수만큼 승산되어야 하며 이 가중된 신호들이 더해져서 필터의 출력 신호를 형성한다. 이러한 동작은 각 출력 신호에 대해서 아날로그 승산기를 필요로 한다. 가중치 계수만큼 승산되어야 하는 신호의 진폭 이산 특성으로 인해서, 이러한 동작은 본 발명의 구성에서 스위치(S₁,S_n)에 의해서 보다 쉽게 수행될 수 있는데 이 스위치들은 래치(E₁,E_n)의 출력 신호에 의해서 스위치되며 가중치 전류 소스(J₁,J_n)로부터의 가중치 전류를 스위치한다. 이 스위치된 가중치 전류들은 서로 합산되어 필터링된 출력 신호를 형성한다. 유닛(E)으로부터 획득된 시간 연속형 펄스의 듀티 싸이클이 (지연된) 입력 신호 v에 대해서 선형으로 의존하기 때문에, 스위치된 가중치 전류 각각은 지연된 입력 신호 v 와 가중치 전류의 아날로그 승산 결과를 형성한다.

도 3은 도 1의 구성의 지연 셀의 트랜지스터의 도면이다. 원샷 펄스 생성기는 캐패시터 Q, 바이어스 트랜지스터 T_b, 방전 트랜지스터 T_d, 세 개의 반전기 스테이지(I₁,I₂,I₃)의 하드 리미터(a hard limiter)를 포함한다. 이전의 셀로부터의 스파이크가 트랜지스터 T_d를 통해서 캐패시터를 방전시키고 그의 전압을 낮게 하며 반전기(I₃)의 출력에서 원샷 펄스를 개시한다. 이어서, 바이어스 트랜지스터 T_b를 통한 전류가 캐패시터를 충전하여 시간이 지나 어느 소정 순간에 하드 리미터의 임계치에 도달하면 원샷 펄스가 종료되며 캐패시터의 충전은 계속된다. 이러한 일련의 동작들은 새로운 스파이크가 지연 셀의 입력에서 도달할 때마다 반복된다. 세 개의 반전기 스테이지(I₁,I₂,I₃)의 캐스캐이드 접속으로 인해서 원샷 펄스의 에지들은 충분하게 경사가 급하게 된다. 이는 또한 모노스테이블 플립 플롭(a monostable flip-flop)을 형성하도록 원샷 펄스 발생기 내의 포지티브 피드백에 의해서 수행될 수 있지만, 이러한 방법은 칩 상에서 구현하기가 매우 어렵다.

다른 세 개의 반전기 스테이지(I₄,I₅,I₆) 및 반전기 스테이지(I₅,I₆) 간의 통과 트랜지스터 T_p는 지연 셀의 미분기/정류기를 구현한다. 통과 트랜지스터는 구형파에 의해서 반전기(I₃)의 출력에서 제공되며 두 개의 반전기 스테이지(I₄,I₅)에 의해서 지연된 구형파에 의해서 반전기(I₅)의 출력에서 공급된다. 이 두 개의 구형파 간의 차이는 반전기(I₆)에 의해서 반전된 스파이크이다.

원샷 펄스의 폭 Ts(도 2에서 곡선d참조)은 곡선a의 구형파의 다음 에지와 중첩하지 않는다. 달리 말하면, 펄스 폭 Ts 는 지연될 구형파의 주기 τ및 T - τ의 최소치보다 크지 말아야 한다. 상술된 공식으로부터, 만일에 비동기 ∑△ 변조기의 전체 변조 깊이가 사용되어야 한다면, 원샷 펄스는 중심 주파수의 주기 T_c의 1/4 보다 크지 말아야 함을 알 수 있다. 실제로, 이러한 요구 사항으로 인해서 지연 셀 당 지연 시간이 크게 제한되며 이로써 다수의 지연 셀이 사용되야 한다.

이러한 측면에서 개선 사항이 도 4에 도시된다. 단일 지연 라인 대신에, 병렬로 연결된 두 개의 지연 라인(C₁'...C_n'),(C₁"...C_n")이 사용된다. 도 1의 전체 파 정류기(R₀)는 두 개의 1/2 파 정류기(R₀',R₀")로 대체되며, 이러한 지연 라인 중 하나는 파형b의 포지티브 스파이크에 의해서 구동되며 나머지 라인은 이 파형의 네거티브 스파이크에 의해서 구동된다. 파형a,b,c',c",d',d",e',e",f',f",g의 파형이 도 5에 도시된다. 중심 주파수의 전체 주기 T_c의 4 배 만큼 원샷 펄스 폭을 증가시킬 수 있으며 이로써 본 발명의 아날로그 FIR 필터의 고주파수 능력을 크게 완화시킬 수 있다. 출력 탭 위치에서 적분 및 덤프 연산(integrate-and-dump operation)이 도 1의 2 로 나누는 연산을 대신한다. 세트-리셋 래치(F₁,F_n)는 이 연산을 쉽게 구현할 수 있다. 두 개의 브랜치의 원샷 펄스 생성기 G가 상이하다면, 상부 브랜치에서의 지연 시간은 하부 브랜치에서의 지연 시간과 상이하게 된다. 그러므로, 파형g의 듀티 싸이클은 라인에 따라서 변한다. 만일에 이러한 상이성이 정적인 특성을 갖는다면, 이것은 예상한 것만큼 문제가 되지는 않는다. 이로써, 필터의 출력은 필터 출력을 구성하는 지연된 샘플들의 상이한 정적 기여도의 결과로서 DC 오프셋 오차를 나타낸다.

도 6은 원샷 펄스 제어 유닛의 구현을 도시한다. 이 유닛은 고정된 튜티 싸이클 기준 주파수 f_r에 의해서 구동된다. 바람직하게는 2*f_r의 주파수는 2 로나누어지며 정확한 50% 듀티 싸이클을 갖는 주파수 f_r의 기준 구형파가 획득된다. 이 구형파는 미분기 D_d및 1/2 정류기 R_d에 의해서 미분 및 정류되어서 유니폴라 스파이크를 제공한다. 이 스파이크는 지연 라인 셀의 원샷 펄스 생성기를 근사하게 복제한 것인 더미 원샷 펄스 생성기 G_d를 개시시킨다. 감산기 M_d에서 더미 생성기 G_d의 원샷 펄스 및 기준 파형의 50% 듀티 싸이클 펄스가 비교된다. 이 펄스들 간의 임의의 차이는 적분기 U_d에서 적분되어 제어 전압 V_b을 획득한다. 이 제어 전압은 더미 원샷 생성기 G_d로 피드백되어, 원샷 펄스 폭 T_s를 기준 파형의 펄스 폭으로 자동으로 조정한다. 제어 전압 V_b은 또한 지연 셀의 원샷 펄스 생성기 G에게(가령, 도 3의 바이어스 트랜지스터 T_b의 게이트에) 피드백되어 모든 원샷 펄스를 기준 파형의 펄스로 조정한다.

도 7에서, 박스 H는 상이한 타입의 지연 셀을 나타낸다. 진폭 이산 시간 연속형 펄스의 에지를 나타내는 스파이크를 수신 및 지연시키는 도 3에 도시된 지연 셀과는 달리, 도 7의 지연 셀 H는 전체 진폭 이산 시간 연속형 펄스를 수신 및 지연한다. 지연 셀 H은 5 개의 반전기 I₇...I₁₁를 포함하는데, 제 1 반전기 I₇은 저 전류를 운반하고 나머지 반전기 I₈,I₉,I₁₀,I₁₁은 고전류를 운반한다. 반전기 I₇의 전류는 두 개의 트랜지스터 T₁및 T₂에 의해서 제한되며 이 두 트랜지스터는 반전기 I₇와 직렬로 접속되며 제어 유닛 W에 의해서 제어된다. 반전기 I₇의 입력으로 인가된 펄스의 상승 에지가 발생하는 경우, 이 반전기의 출력에서의 기생 캐패시턴스는 이 반전기의 하부 트랜지스터 및 트랜지스터 T₂를 통해서 천천히 방전된다. 이와 동일하게, 반전기 I₇의 입력으로 인가된 펄스의 하강 에지가 발생하는 경우, 이 반전기의 출력에서의 기생 캐패시턴스는 이 반전기의 상부 트랜지스터 및 트랜지스터 T₁를 통해서 천천히 충전된다. 이로써, 반전기 I₇의 출력에서의 일련의 펄스 에지들는 낮은 경사도를 갖는다. 반전기 I₈, I₉, I₁₀, I₁₁은 반전기 I₇의 출력 펄스의 기울기가 지연 셀의 포지티브 공급 전압과 네거티브 공급 전압 간의 거의 중간 레벨을 통과하는 순간에 가파른 에지를 재생하며 이로써 이 지연 셀에 의해서 제공되는 지연 시간은 그 기울기의 지속 기간의 약 절반이 된다.

제어 회로 W는 차동 트랜지스터 T₃, T₄를 포함하며 이 두 트랜지스터의 소스 전극은 공통 전류 소스에 접속되고 트랜지스터 T₃의 게이트 전극은 제어 전압 V_b에 접속되고 트랜지스터 T₄의 게이트 전극은 기준 전압 V_r에 접속된다. 트랜지스터 T₄의 드레인 전극은 트랜지스터 T₅에 접속되며 이 트랜지스터 T₅는 접속부 V₁를 통해서 지연 셀 H 내의 트랜지스터 T₁과 함께 제 1 전류 미러를 형성하고 트랜지스터 T₆과 함께 제 2 전류 미러를 형성한다. 이 후자의 트랜지스터 T₆은 그의전류를 트랜지스터 T₇에 제공하며 이 트랜지스터 T₇은 접속부 V₂를 통해서 지연 셀 내의 트랜지스터 T₂와 함께 전류 소스를 형성한다. 이러한 구성에서, 제어 전압 V_b에 의해서 제어되는 트랜지스터 T₄의 트레인 전류는 트랜지스터 T₅및 T₁을 통해서 반전기 I₇의 상부 트랜지스터로 미러링되며 트랜지스터 T₅및 T₆, T₇, T₂을 통해서 반전기 I₇의 하부 트랜지스터로 미러링된다. 그러므로, 제어 유닛 W의 입력에서의 제어 전압 V_b를 변화시킴으로써, 반전기 I₇를 통한 전류 및 펄스 에지의 기울기 및 지연 셀의 지연 시간이 제어된다.

도 8은 각각이 도 7의 지연 셀 H 와 동일한 지연 셀 H₁...H_n의 캐스캐이드 접속을 포함하는 FIR 필터 장치를 도시한다. 이 지연 셀들의 캐스캐이드 접속은 미분기 및 정류기가 상호접속되지 않으면서 비동기 ∑△ 변조기에 의해서 직접 제공된다. 또한, 지연된 진폭 이산 시간 연속형 펄스는 래치 또는 세트-리셋 유닛이 필요 없이 지연 라인의 탭 O₁, O_n으로부터 직접적으로 취해질 수 있다. 이들 출력 탭들은 도 1 및 도 4에 도시된 바와 같이 스위치 S₁및 S₂에 접속된다.

지연 라인의 지연 셀 H₁...H_n의 지연 시간을 제어하기 위해서, 도 8의 장치는 지연 라인 H₁...H_n의 셀과 동일한 세 개의 더미 지연 셀 H_d1, H_d2, H_d3을 포함한다. 셀 H_d3의 출력은 셀 H_d1의 입력으로 피드백되며 이로써 발진 회로가 형성된다. 이 발진 회로는 입력 신호 및 출력 신호가 동위상인 주파수를 발진시킨다. 3 개의 홀수 개수의 지연 셀과 셀 당 5 개의 홀수 개수의 반전기의 경우에, 세 개의 지연 셀의 전체 지연은 180 도의 위상 시프트를 만들어야 한다. 이는 각 셀이 60 도의 지연 또는 발진 주파수의 주기의 1/6 의 지연을 가짐을 의미한다. 발진 회로의 출력 파형은 승산기 N_d에서의 안정한 기준 주파수 f_ref와 비교되며 이 비교 결과는 적분기 U_d' 내에서의 적분 후에 제어 회로 W 로 인가하기 위한 제어 전압 Vb을 형성한다. 제어 회로 W은 접속부 V₁및 V₂를 통해서 지연 라인의 모든 지연 셀 H₁...H_n의 지연 시간 및 세 개의 더미 지연 셀 H_d1, H_d2, H_d3의 지연시간을 제어한다. 발진 회로, 승산기 N_d, 적분기 U_d', 제어 회로 W 로 구성된 위상 동기 루프는 세 개의 더미 지연 셀들의 지연 시간을 제어하며 이로써 발진 회로의 주파수는 기준 주파수 f_ref와 동일하게 되는데 이는 각 지연 셀의 지연 시간이 기준 주파수의 주기의 1/6 정도와 동일하게 제어되는 결과이다. 발진 회로 내의 셀의 개수 및/또는 셀 당 반전기의 개수를 다르게 함으로써 셀 당 지연 시간과 기준 주파수의 주기 간에 다른 비율이 생성될 수 있다.

비동기 ∑△ 변조기로부터 생성된 파형에서의 최소 펄스 폭이 T_c/4 이기 때문에, 지연 셀의 제 1 반전기 I₇내에 생성된 기울기는 T_c/4 보다 길지 말아야 한다. 또한, 그 기울기가 포지티브 공급 전압과 네거티브 공급 전압 간의 절반 정도가 될 때에 셀의 반전기 I₈, I₉, I₁₀, I₁₁는 새로운 급한 경사의 에지를 가지기 때문에, 셀 당 지연 시간은 T_c/8 보다는 클 수 없다. 이는 도 1의 장치에서의 셀 당 지연 시간 T_c/4 보다 작으며 도 4의 장치의 셀 당 지연 시간 T_c보다 작다. 한편, 도 6의 지연 셀의 보다 더 간단한 구성은 ㎟ 칩 면적 당 보다 많은 셀을 갖게 할 수 있다.

Claims (7)

1. 아날로그 지연 라인을 포함하는 아날로그 FIR 필터에 있어서,

   아날로그 입력 신호를 수신하여 진폭 이산 시간 연속형 펄스(amplitude-discrete time-continuous pulse)(a)들을 생성하는 비동기 ∑△ 변조기(AM)와,

   상기 진폭 이산 시간 연속형 펄스들을 수신하여 자신의 하나 이상의 출력단(O₁,O_n)에서 지연된 진폭 이산 시간 연속형 펄스들을 생성하는 일련의 지연 셀(C₁...C_n)을 포함하는 지연 라인과,

   상기 하나 이상의 출력단에 접속되어, 상기 지연된 진폭 이산 시간 연속형 펄스들을 결합함으로써 상기 아날로그 입력 신호의 필터링된 버전을 생성하는 수단(S₁,S_n,I₁,I_n)을 포함하는

   아날로그 FIR 필터.
2. 제 1 항에 있어서,

   상기 지연 셀들 각각은 선두 에지 및 후미 에지를 갖는 원샷 펄스(a one-shot pulse)(d)를 생성하는 수단(G)을 포함하며,

   상기 일련의 지연 셀 내의 한 지연 셀의 선두 에지는 상기 일련의 지연 셀 내의 그 이전의 지연 셀에서 생성된 원샷 펄스의 후미 에지에 의해 시작되는

   아날로그 FIR 필터.
3. 제 2 항에 있어서,

   상기 지연 셀들 각각은,

   상기 원샷 펄스의 후미 에지에서 스파이크(spkie)들을 생성하는 수단(D,R)과,

   상기 스파이크들을 상기 일련의 지연 셀들 내의 그 다음의 지연 셀 및/또는 래치(latch)(E₁,E_n,F₁,F_n)에 인가하여 지연된 진폭 이산 시간 연속형 펄스(g)들을 생성하는 수단을 포함하는

   아날로그 FIR 필터.
4. 제 2 항에 있어서,

   상기 일련의 지연 셀들의 상기 원샷 펄스 생성 수단(G)과 매칭되는 더미 원샷 펄스 생성기(dummy one-shot pulse generator)(G_d)와,

   고정 듀티 싸이클 기준 주파수(f_r)로 상기 더미 원샷 펄스 생성기를 초기화하는 수단과,

   상기 더미 원샷 펄스 생성기의 원샷 펄스와 상기 기준 주파수를 비교하는 수단(M_d)과,

   상기 비교 결과(V_b)를 상기 더미 원샷 펄스 생성기(G_d) 및 상기 일련의 지연 셀들의 상기 원샷 펄스 생성 수단(G)에 인가하여 그의 펄스 폭을 제어하는 수단을 더 포함하는

   아날로그 FIR 필터.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

   두 개의 지연 라인━상기 두 개의 지연 라인 중 한 지연 라인(C₁'...C_n')은 상기 비동기 ∑△ 변조기에 의해서 생성된 상기 진폭 이산 시간 연속형 펄스들(a)의 선두 에지(c')를 지연시키며, 나머지 지연 라인(C₁"...C_n")은 상기 비동기 ∑△ 변조기에 의해서 생성된 상기 진폭 이산 시간 연속형 펄스들(a)의 후미 에지(c")를 지연시킴━과,

   상기 두 지연 라인의 출력 신호들을 결합하여 지연된 진폭 이산 시간 연속형 펄스들(g)를 생성하는 래치 수단(F₁,F_n)을 포함하는

   아날로그 FIR 필터.
6. 제 1 항에 있어서,

   상기 각각의 지연 셀은,

   지연될 진폭 상기 이산 시간 연속형 펄스를 수신하여 비교적 작은 경사의 기울기를 갖는 펄스를 생성하는 저전류 반전기(a low-current inverter)(I₇)와,

   상기 낮은 경사의 기울기를 갖는 펄스를 수신하여 비교적 높은 기울기의 에지를 갖는 지연된 진폭 이산 시간 연속형 펄스를 생성하는 하나 이상의 고전류 반전기(I₈...I₁₁)를 포함하는

   아날로그 FIR 필터.
7. 제 6 항에 있어서,

   상기 일련의 지연 셀들 중 여러 셀들에 매칭되며 피드백 구성으로 배열되어 발진 회로를 형성하는 하나 이상의 더미 지연 셀(H_d1,H_d2,H_d3)과,

   상기 발진 회로에 의해서 생성된 펄스를 기준 주파수(f_ref)와 비교하는 수단(N_d)과,

   상기 비교 결과를 상기 더미 지연 셀과 상기 일련의 지연 셀들 중 상기 여러 지연 셀들에게 인가하여 그의 지연 시간을 제어하는 수단(W)을 포함하는

   아날로그 FIR 필터.