[go: up one dir, main page]

KR20040001192A - 반도체 소자의 절연막 형성 방법 - Google Patents

반도체 소자의 절연막 형성 방법 Download PDF

Info

Publication number
KR20040001192A
KR20040001192A KR1020020036323A KR20020036323A KR20040001192A KR 20040001192 A KR20040001192 A KR 20040001192A KR 1020020036323 A KR1020020036323 A KR 1020020036323A KR 20020036323 A KR20020036323 A KR 20020036323A KR 20040001192 A KR20040001192 A KR 20040001192A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
semiconductor device
low dielectric
ozone
Prior art date
Application number
KR1020020036323A
Other languages
English (en)
Other versions
KR100875031B1 (ko
Inventor
박상종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020036323A priority Critical patent/KR100875031B1/ko
Publication of KR20040001192A publication Critical patent/KR20040001192A/ko
Application granted granted Critical
Publication of KR100875031B1 publication Critical patent/KR100875031B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 오존(Ozone)을 이용하여 저유전 절연막을 형성함으로써, 종래에 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition)법으로 저유전 절연막을 형성하는 경우와는 달리 하부 막이나 소자에 플라즈마 손상이 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 절연막 형성 방법이 개시된다.

Description

반도체 소자의 절연막 형성 방법{Method of forming a dielectric layer in a semiconductor device}
본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 특히 유전율이 낮은 절연막을 형성하는 반도체 소자의 절연막 형성 방법에 관한 것이다.
모든 반도체 소자에는 금속 배선이 다층으로 형성되며, 다층의 금속 배선을 전기적으로 절연시키기 위하여 금속 배선 사이에는 금속층간 절연막이 형성된다. 뿐만 아니라, 반도체 기판에 형성되는 소자들을 전기적으로 격리시키기 위하여 소자 사이에도 절연막이 형성된다.
이때, 금속 배선이 전극의 역할을 하고 절연막이 유전체막 역할을 하면서 기생커패시터가 형성되며, RC 딜레이(RC Delay)로 인하여 소자의 동작 속도가 저하되는 문제점이 발생된다.
최근에는, 구리로 금속 배선을 형성하여 저항(Resistance)을 줄이고 저유전 물질로 절연막을 형성하여 커패시턴스(Capacitance)를 줄임으로써 RC 딜레이에 따른 소자의 동작 속도가 저하되는 것을 방지한다.
상기와 같이, 절연막의 유전율에 의한 기생 커패시턴스에 의하여 소자의 동작 속도가 저하되는 것을 방지하기 위하여, 유전 상수가 낮은 물질로 절연막을 형성한다.
일반적으로, 유전율이 낮은 저유전 절연막은 소자의 집적도(Integration)와 신뢰성(Reliability)을 향상시키기 위하여 스핀 온 코팅(Spin on coating)에 의한 방법보다는 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition)법으로 형성한다. 현재, 저유전 절연막은 3MS(Tri Methyl Silane)으로 이루어진 AMAT사의 블랙 다이아몬드(Black Diamond)나 TMCTS(Tetra Methyl Cyclo Tetra Siloxane)으로 이루어진 Novellus사의 코랄(Coral)을 PE-CVD법으로 증착하여 형성한다.
하지만, PE-CVD법으로 저유전 절연막을 형성할 경우, 플라즈마가 하부의 막이나 기판에 형성된 소자에 손상(Damage)을 주어 소자의 전기적 특성이 저하되는 문제점이 발생된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 오존(Ozone)을 이용하여 저유전 절연막을 형성함으로써, 하부 막이나 소자에 플라즈마 손상이 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 절연막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 본 발명에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판
110 : 하부 구조
120 : 저유전 절연막
본 발명에 따른 반도체 소자의 절연막 형성 방법은 하부 구조가 형성된 반도체 기판이 제공되는 단계 및 오존을 이용한 산화 공정을 통해 오존의 흡착력으로 절연 물질을 하부 구조 상부에 증착하여 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기에서, 산화 공정은 100Torr 내지 760Torr의 압력에서 절연 물질로 TMCTS를 공급하고 반응 가스로 O3, 및 O2를 증착 장비 내부로 공급하여 산화된 TMCTS가 하부 구조 상부에 증착되도록 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 및 도 1b는 본 발명에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 트랜지스터나 커패시터뿐만 아니라, 금속 배선과 같은 하부 구조(110)가 형성된 반도체 기판(100) 상부에 오존을 이용하여 절연 물질을 증착한다.
상기에서, 절연 물질로는 TMCTS(Tetra Methyl Cyclo Tetra Siloxane)을 사용하며, 오존의 흡착 성질을 이용하여 TMCTS을 산화시켜 하부 구조(110) 상부에 증착되도록 한다. 이때, 오존을 이용한 절연 물질의 증착 공정은 100Torr 내지 760Torr의 압력에서 1 내지 100sccm의 TMCTS과 100 내지 50000sccm의 O3과 100 내지 50000sccm의 O2를 증착 장비 내부로 공급하여 산화된 TMCTS가 하부 구조(110) 상부에 증착되도록 한다.
도 1b를 참조하면, 오존의 흡착 성질로 절연 물질이 증착되어 하부 구조(110) 상부에 저유전 절연막(120)이 형성된다.
상기의 저유전 절연막은 소자나 배선간의 전기적 절연을 위해서 뿐만 아니라, 기판 상부에 형성된 모든 요소들을 보호하기 위한 보호막(Passivation layer)으로도 형성될 수 있다.
상술한 바와 같이, 본 발명은 저유전 절연막은 오존의 흡착 성질을 이용하여 형성하기 때문에 플라즈마에 의한 손상이 하부 막이나 소자에 발생되지 않아 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Claims (5)

  1. 하부 구조가 형성된 반도체 기판이 제공되는 단계; 및
    오존을 이용한 산화 공정을 통해 오존의 흡착력으로 절연 물질을 상기 하부 구조 상부에 증착하여 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 산화 공정은 100Torr 내지 760Torr의 압력에서 상기 절연 물질로 TMCTS를 공급하고 반응 가스로 O3, 및 O2를 증착 장비 내부로 공급하여 산화된 TMCTS가 상기 하부 구조 상부에 증착되도록 하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  3. 제 2 항에 있어서,
    상기 TMCTS의 공급 유량은 1 내지 100sccm인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  4. 제 2 항에 있어서,
    상기 O3의 공급 유량은 100 내지 50000sccm인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  5. 제 2 항에 있어서,
    상기 O2의 공급 유량은 100 내지 50000sccm인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
KR1020020036323A 2002-06-27 2002-06-27 반도체 소자의 절연막 형성 방법 Expired - Fee Related KR100875031B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036323A KR100875031B1 (ko) 2002-06-27 2002-06-27 반도체 소자의 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036323A KR100875031B1 (ko) 2002-06-27 2002-06-27 반도체 소자의 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040001192A true KR20040001192A (ko) 2004-01-07
KR100875031B1 KR100875031B1 (ko) 2008-12-19

Family

ID=37312964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036323A Expired - Fee Related KR100875031B1 (ko) 2002-06-27 2002-06-27 반도체 소자의 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100875031B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098032A (ja) * 1995-06-20 1997-01-10 Sony Corp 絶縁膜形成方法

Also Published As

Publication number Publication date
KR100875031B1 (ko) 2008-12-19

Similar Documents

Publication Publication Date Title
KR100286126B1 (ko) 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
JP2008109043A (ja) 半導体装置の製造方法および半導体装置
US7821101B2 (en) Semiconductor device including capacitor including upper electrode covered with high density insulation film and production method thereof
KR100271718B1 (ko) 반도체소자의 금속배선 형성방법
KR100875031B1 (ko) 반도체 소자의 절연막 형성 방법
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
CN1427476A (zh) 双层硅碳化合物阻障层
KR100945500B1 (ko) 반도체 소자의 제조방법
KR100613282B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
KR0149468B1 (ko) 반도체 장치의 제조방법
US7642655B2 (en) Semiconductor device and method of manufacture thereof
KR20050050875A (ko) 반도체 소자 및 그 제조 방법
KR100546940B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100243279B1 (ko) 금속배선의 층간절연막 형성방법
KR100796503B1 (ko) 반도체 소자 형성 방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100780681B1 (ko) 반도체장치의 제조 방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR20030049307A (ko) 반도체 소자의 보호막 제조 방법
KR20020054645A (ko) 반도체소자의 제조방법
KR100762844B1 (ko) 반도체장치의 제조 방법
KR100983945B1 (ko) 반도체 소자 및 그의 제조 방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR19990074940A (ko) 측벽에 불소 차단막을 갖는 금속 배선 형성 방법
JP2008294123A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020627

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070622

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020627

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080613

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20111124

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20121121

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20131118

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20141119

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20151118

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20171117

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20181120

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20191119

Start annual number: 12

End annual number: 12

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210923