[go: up one dir, main page]

KR20030035787A - 전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체 - Google Patents

전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체 Download PDF

Info

Publication number
KR20030035787A
KR20030035787A KR1020020023626A KR20020023626A KR20030035787A KR 20030035787 A KR20030035787 A KR 20030035787A KR 1020020023626 A KR1020020023626 A KR 1020020023626A KR 20020023626 A KR20020023626 A KR 20020023626A KR 20030035787 A KR20030035787 A KR 20030035787A
Authority
KR
South Korea
Prior art keywords
resin film
electrode
electrode portion
resin
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020020023626A
Other languages
English (en)
Other versions
KR100766984B1 (ko
Inventor
사쿠야마세이키
이마이즈미노부히로
야기도모히사
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030035787A publication Critical patent/KR20030035787A/ko
Application granted granted Critical
Publication of KR100766984B1 publication Critical patent/KR100766984B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

고밀도 실장에 적합한 동시에 충분한 접합 신뢰성을 달성하는 것이 가능하며, 공정수가 적은 전극간 접속 구조체 형성 방법 및 이에 의해 형성되는 전극간 접속 구조체를 제공하는 것.
전극간 접속 구조체의 형성 방법에 있어서, 제 1 전극부(111)을 갖는 제 1 접속 대상물(110)에 대하여, 제 1 전극부(111)를 덮도록 수지막(130)을 형성하는 공정과, 수지막(130)에 대하여, 제 1 전극부(111)가 노출하도록 개구부(130a)를 형성하는 공정과, 금속(141)을 함유하는 금속 페이스트(140)를 개구부(130a)에 충전하는 공정과, 제 1 접속 대상물(110), 및 제 2 전극부(121)를 갖는 제 2 접속 대상물(120)을 개구부(130a)에 충전된 금속 페이스트(140)와 제 2 전극부(121)가 대향하면서 수지막(130)이 제 2 접속 대상물(120)에 접하도록 배치하는 공정과, 제 1 전극부(111) 및 제 2 전극부(121)가 금속(141a)을 거쳐서 전기적으로 접속되는 동시에 수지막(130)이 경화하도록 가열 처리를 행하는 접속 공정을 행하는 것이다.

Description

전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체{CONNECTING STRUCTURE IN THE INTERVAL OF ELECTRODES AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전극간 접속 구조체의 형성 방법에 관한 것이다. 보다 구체적으로는, 전기적 접속을 수반하는 반도체칩과 반도체칩의 접합, 반도체칩의 배선 기판에의 실장, 및 배선 기판과 배선 기판의 접합 등에 있어서 사용 가능한 전극간 접속 구조체의 형성 방법에 관한 것이다.
최근, 프린트배선판이나 세라믹 기판에의 전자부품의 실장에 관해서는, 고밀도화의 요구가 향상되고 있고, 이러한 요구를 충족시키는 방식으로서 베어칩 실장 방식이 주목받고 있다. 베어칩 실장 방식에 있어서는, 반도체칩과 기판배선의 전기적 접속을 와이어 본딩을 거쳐서 달성하는 종래의 페이스 업 실장을 대신하여, 반도체칩과 배선 기판의 전극간에 땜납 범프를 개재시킴으로써 달성하는 페이스 다운 실장 즉 플립칩 접합이 채용되는 경향에 있다. 또한, 땜납 범프 또는 땜납 재료를 거쳐서 전기적 접속을 도모하는 기술은 반도체칩-반도체칩간 및 배선 기판-배선 기판간 등에 있어서도 채용되고 있고, 예를 들면, 특개평 2-96343호 공보, 특개평 4-326747호 공보, 특개평 5-326628호 공보, 특개평 6-262386호 공보, 특개평 8-64639호 공보, 특개평 9-260059호 공보, 특개평 11-135552호 공보, 특개평 11-191673호 공보 등에 개시되어 있다.
도 7 및 도 8은 플립칩 접합을 달성하기 위한 종래의 방법의 1 예를 개시한다. 종래의 플립칩 접합 방법에 있어서는, 우선, 도 7의 (a)에 나타낸 바와 같이, 반도체칩(410)이 갖는 전극(411)에 대응한 위치에 미리 개구부(430a)가 마련되어진 메탈 마스크(430)를 준비한다. 그 다음에, 도 7의 (b)에 나타낸 바와 같이, 개구부(430a)와 전극(411)을 위치 맞추고, 메탈 마스크(430)를 반도체칩(410)상에 재치한다. 그 다음에, 도 7의 (c)에 나타낸 바와 같이, 인쇄법에 의해 소정의 땜납 분말을 함유한 땜납 페이스트(440)를 메탈 마스크(430)의 개구부(430a)에 공급한다. 그 다음에, 도 7의 (d)에 나타낸 바와 같이, 땜납 페이스트(440)를 남겨서 메탈 마스크(430)를 반도체칩(410)의 표면으로부터 뗀다. 그 다음에, 도 7의 (e)에 나타낸 바와 같이, 땜납 페이스트(440) 중의 땜납 분말을 일단 용융시키기 위한 가열 처리를 거치고, 전극(411)상에 범프(412)를 형성한다.
반도체칩(410)의 전극(411)에 범프(412)를 형성한 후, 도 8의 (a)에 나타낸 바와 같이, 배선 기판(420)상에 플럭스(450)를 도포한다. 플럭스(450)의 역할은 범프(412) 표면의 산화 막의 제거, 땜납 리플로시의 대기 차단에 의한 범프(412)의 재 산화 방지, 배선 기판(420)에 대한 반도체칩(410)의 가접착 등이다. 그 다음에, 도 8의 (b)에 나타낸 바와 같이, 배선 기판(420)의 전극(421)과 범프(412)가 대향하도록 위치 맞춤을 행하면서 반도체칩(410)을 배선 기판(420)상에 재치한다. 그 다음에, 도 8의 (c)에 나타낸 바와 같이, 범프(412)를 리플로시키기 위한 가열 처리를 거치고, 전극(411) 및 전극(421)을 범프(412)를 거쳐서 접속한다. 그 다음에, 도 8의 (d)에 나타낸 바와 같이, 플럭스(450)를 세정 제거한다. 이렇게 하여, 배선 기판(420)에 대한 반도체칩(410)의 플립칩 접합이 달성된다. 그리고, 이러한 플립칩 접합에 있어서는, 도 8의 (e)에 나타낸 바와 같이, 반도체칩(410)과 배선 기판(420) 사이에 접착제 또는 언더 필제(460)가 충전된다. 언더 필제(460)는 전극(411) 및 전극(421)을 접속하는 도체부 또는 범프(412)를 보호하는 동시에, 반도체칩(410) 표면 및 배선 기판(420) 표면을 보호함으로써, 장기간에 이르는 접속 신뢰성을 확보하기 위한 것이다.
상술 한 바와 같은 종래의 접속 방법에서는 메탈 마스크(430)를 반도체칩(410)상에 재치할 때에, 개구부(430a)와 전극(411)을 위치 맞출 필요가 있고, 전극(411)의 설치 피치가 작아질 수록 적절하게 위치 맞추는 것이 곤란해진다.특히, 전극(411)의 설치 피치가 200㎛ 이하일 경우에는, 메탈 마스크(430)를 재치 할 때에 발생하는 위치 어긋남의 정도는 상대적으로 지극히 커진다. 메탈 마스크(430)의 위치 어긋남은 범프(412)의 형성 위치에 영향을 주고, 플립칩 접합에 있어서 도통 불량을 초래할 경우가 있다.
200㎛ 이하의 피치로 마련되어진 전극(411)에 형성할 수 있는 범프(412)의 직경은 전극(411)의 사이즈를 피치의 1/2이라고 했을 경우 약 70㎛이며, 이러한 사이즈의 범프(412)를 거쳐서 접속된 반도체칩(410)과 배선 기판(420)의 격리 거리는 50㎛ 이하가 된다. 반도체칩(410)과 배선 기판(420)의 격리 거리가 미소할 경우, 도 8의 (d)를 참조하여 상술한 공정에 있어서, 충분히 플럭스(450)를 제거하는 것이 곤란하다. 반도체칩(410)과 배선 기판(420) 사이에 잔존하는 플럭스(450)는 범프(412)를 부식되게 하거나, 인접하는 전극간의 절연 저항이 저하하는 원인이 되거나, 언더 필제(460)의 충전을 저해하는 등의 불량을 초래할 경우가 있다. 또한, 반도체칩(410)과 배선 기판(420)의 격리 거리가 미소할 경우에는, 도 8의 (e)를 참조해서 상술한 공정에 있어서, 언더 필제(460)에 보이드(void)가 발생하기 쉬워져서, 반도체칩(410)과 배선 기판(420) 사이에 언더 필제(460)를 적절하게 충전하는 것이 곤란이 된다.
이렇게, 종래의 방법에서는, 협소 피치 또는 고밀도로 전극이 마련되어져 있을 경우에는 양호한 접합 신뢰성을 얻는 것이 곤란하다.
또한, 상술 한 바와 같은 종래의 방법에서는, 플럭스(450)의 도포 및 제거, 및 언더 필제(460)의 충전을 포함한 많은 공정을 행할 필요가 있어, 프로세스가 복잡화되고 있다.
접합 공정의 간략화를 목적으로서, 최근, 플럭스 언더 필제가 개발되어 있다. 플럭스 언더 필제는 에폭시 접착제에 플럭스 성분을 첨가한 것이며, 언더 필제의 기능에 더해서 플럭스의 기능을 나타내도록 구성되어 있다. 예를 들면, 플럭스 언더 필제는 도 8의 (a)의 공정으로 플럭스가 도포되도록 배선 기판(420)상에 도포된다. 그리고, 세정 제거되지 않고, 도 8의 (e)의 공정으로 통상의 언더 필제(460)가 가열 경화되도록 반도체칩(410)과 배선 기판(420) 사이에서 가열 경화된다.
플럭스 언더 필제에는 반도체칩(410)과 배선 기판(420)의 접합 신뢰성을 확보하기 위해 열팽창율을 저감하기 때문에, 무기 필러를 첨가 할 필요가 있다. 그렇지만, 플럭스 언더 필제에 있어서의 무기 필러의 함유율을 20wt% 이상으로 하면, 플럭스 언더 필제는 무기 필러를 많이 함유하고 있는 것에 기인하여, 도 8의 (b)에 나타낸 바와 같이 재치 공정에 있어서 범프(412)와 전극(421)의 접촉 계면에 개재가 쉬워져서, 그 결과, 전극(421)에 대한 범프(412)의 접합율이 극단적으로 저하해버린다. 그 때문에, 플럭스 언더 필제의 열팽창율을 필요한 정도에까지 저하시키기 위해 무기 필러를 첨가하면, 범프의 접합율 저하에 기인해서 초기 도통불량이 생겨버릴 경우가 있다. 또한, 플럭스 언더 필제는 1액성 접착제이기 때문에 실온가능 사용 시간이 짧아서 편리성이 부족하다.
본 발명은 이러한 사정에 기초로 하여 안출해 낸 것이며, 상술한 종래의 문제점을 해소 또는 경감하는 것을 과제로 하고 고밀도 실장에 적합한 동시에 충분한접합 신뢰성을 달성하는 것이 가능하며, 공정수가 적은 전극간 접속 구조체 형성 방법 및 이에 의해 형성되는 전극간 접속 구조체를 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 제 1 실시예에 따른 전극간 접속 구조체 형성 방법을 사용한 플립칩 접합의 일련의 공정을 나타낸 도면.
도 2는 도 1 에 나타낸 방법에 의해 형성된 전극간 접속 구조체의 확대 단면도.
도 3은 본 발명의 제 2 실시예에 따른 전극간 접속 구조체 형성 방법을 사용한 플립칩 접합의 공정을 나타낸 도면.
도 4는 도 3에 나타낸 전극간 접속 구조체 형성 방법에 있어서의 도체부 형성 공정을 나타낸 도면.
도 5는 본 발명의 제 3 실시예에 따른 전극간 접속 구조체 형성 방법을 사용한 플립칩 접합의 공정을 나타낸 도면.
도 6은 도 5에 이어지는 공정을 나타낸 도면.
도 7은 플립칩 접합의 종래의 공정을 나타낸 도면.
도 8은 도 7에 이어지는 공정을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명*
110, 210, 310 : 반도체칩
120, 220, 320 : 배선 기판
111, 121, 211, 221, 311, 321 : 전극
130, 230, 330 : 수지막
130a, 230a, 330a : 개구부
140 : 금속 페이스트
141 : 금속분말
141a, 212 : 도체부
142 : 수지분
340 : 땜납 페이스트
341 : 땜납 분말
342 : 플럭스 비어클(flux vehicle)
350 : 범프
본 발명의 제 1 측면에 의하면, 전극간 접속 구조체의 형성 방법이 제공된다. 이 형성 방법은 제 1 전극부를 갖는 제 1 접속 대상물에 대하여 제 1 전극부를 덮도록 수지막을 형성하는 공정과, 수지막에 대하여 제 1 전극부가 노출하도록 개구부를 형성하는 공정과, 금속을 함유하는 금속 페이스트를 개구부에 충전하는 공정과, 제 1 접속 대상물 및 제 2 전극부를 갖는 제 2 접속 대상물을 개구부에 충전된 금속 페이스트와 제 2 전극부가 대향하면서 수지막이 제 2 접속 대상물에 접하도록 배치하는 공정과, 제 1 전극부 및 제 2 전극부가 금속을 거쳐서 전기적으로 접속되는 동시에 수지막이 경화하도록 가열 처리를 행하는 접속 공정을 포함하는 것을 특징으로 한다.
이러한 전극간 접속 구조체 형성 방법은 전기적 접속을 수반하는 반도체칩과 반도체칩의 접합, 반도체칩의 배선 기판에의 실장, 및 배선 기판과 배선 기판의 접합 등에 있어서, 고밀도 실장에 적합한 동시에 충분한 접합 신뢰성을 달성하는 것이 가능하며, 공정수가 적다.
본 발명의 제 1 측면에 있어서, 제 1 접속 대상물 및 제 2 접속 대상물을 배치하는 공정에서는 제 1 접속 대상물에 범프가 형성되어 있지 않다. 그 때문에, 범프 표면의 산화 막제거 및 재 산화 방지를 도모하기 위한 플럭스를 제 2 접속 대상물에 도포할 필요는 없다. 또한, 수지막의 개구부에 충전되어 있는 점성을 가진금속 페이스트를 거쳐서 위치 맞추기 위해서, 제 2 접속 대상물에 대하여 제 1 접속 대상물을 가(假)접착하기 위한 플럭스를 제 2 접속 대상물에 도포할 필요도 없다. 이렇게, 제 1 및 제 2 접속 대상물을 적절한 배향으로 배치하는 공정에 있어서 플럭스를 사용하지 않기 때문에, 제 1 접속 대상물과 제 2 접속 대상물의 격리 거리가 작아질 경우에도, 플럭스의 세정 제거라고 하는 곤란한 공정이 회피된다.
또한, 금속 페이스트 충전용의 개구부가 형성된 수지막은 금속 페이스트 중의 금속을 용융할 때에 경화한다. 이에 의해, 제 1 접속 대상물과 제 2 접속 대상물이 해당 수지막에 의해 접합된다. 따라서, 제 1 접속 대상물과 제 2 접속 대상물의 격리 거리가 작을 경우에도, 미리 개재(介在)하는 수지막에 의해 접속 대상물 끼리 양호하게 접합할 수 있고, 또한, 접합 후에 있어서의 언더 필제의 충전이라고 하는 곤란한 공정이 회피된다.
접합 상태에 있어서의 제 1 접속 대상물과 제 2 접속 대상물 사이의 간극으로부터의 플럭스의 제거, 및 해당 간극에의 언더 필제의 충전을 행할 필요가 없기 때문, 제 1 및 제 2 접속 대상물 사이에 있어서 짧은 격리 거리가 허용되어, 그 결과, 제 1 및 제 2 접속 대상물에 있어서 미세한 피치로 전극을 실장하는 것이 가능해 진다. 예를 들면, 제 1 접속 대상물과 제 2 접속 대상물의 격리 거리는 50㎛ 이하로 하는 것도 가능하다. 이렇게, 본 발명은 고밀도실장에 적합하다.
또한, 본 발명에 의하면, 플럭스의 도포 및 제거 및 언더 필제의 충전을 행할 필요가 없기 때문에 종래 방법보다 공정수가 저감된다.
액상인 종래의 플럭스 언더 필제는 상술 한 바와 같이 범프(412)와전극(421)의 계면에 잔존해서 범프의 접합율을 저하시킬 경우가 있다. 이에 대하여, 본 발명에 있어서, 수지막은 전기적 접속을 도모하기 위한 금속을 함유하는 금속 페이스트와 전극부 사이에는 개재되지 않는다. 그 때문에, 수지막에 있어서, 열팽창율을 저하시키기 위해서 첨가하는 무기 필러의 함유율을 20wt% 이상으로 해도, 범프의 접합율 저하에 기인하는 초기 도통불량을 나타나지 않는다. 따라서, 충분한 양의 무기 필러를 첨가할 수 있고, 그 결과, 제 1 및 제 2 접속 대상물에 의한 전극간 접속 구조체에 있어서, 충분한 접합 신뢰성을 달성하는 것이 가능하다.
본 발명의 제 1 측면에 있어서, 바람직한 실시예에서는, 금속은 분말 형상의 땜납이며, 접속 공정에서는 해당 땜납 분말을 용융시킨다. 보다 바람직하게는, 금속 페이스트는 땜납 분말에 부가되어 수지분을 함유하고, 접속 공정에서는 땜납 분말을 용융시키는 동시에 해당 수지분을 경화시킨다. 수지막은 금속이 용융하는 온도 이하로 연화되는 조성을 갖는 것이 바람직하다.
다른 바람직한 실시예에서는, 금속은 예를 들면 분말 형상의 Ag 또는 Cu이다. 보다 바람직하게는, 금속 페이스트는 분말 형상의 Ag 또는 Cu에 부가되어 수지분을 함유하고, 접속 공정에서는 해당 금속을 용융시키지 않고 해당 수지분을 경화시킨다. 수지막은 수지분이 경화하는 온도 이하로 연화되는 조성을 갖는 것이 바람직하다.
바람직하게는, 금속은 금속 페이스트에 있어서 30∼70체적% 함유되어 있다. 해당금속은 바람직하게는 80∼380℃의 융점을 갖는다.
바람직한 실시예에서는, 금속 페이스트는 수지분을 함유하고, 해당 수지분 및 수지막은 동일한 주제(主劑) 수지를 함유하고, 접속 공정에서는 수지분 및 수지막을 일체화(一體化)시킨다. 바람직하게는, 수지막은 주제 수지를 함유하고, 금속 페이스트는 수지분을 함유하고, 해당 수지분은 주제 수지를 경화시키기 위한 경화제를 함유한다. 바람직하게는, 금속 페이스트는 수지분을 함유하고, 해당 수지분은 주제 수지를 함유하고, 수지막은 주제 수지를 경화시키기 위한 경화제를 함유한다.
본 발명의 제 2 측면에 의하면, 전극간 접속 구조체의 다른 형성 방법이 제공된다. 이 방법은 제 1 전극부를 갖는 제 1 접속 대상물에 대하여 제 1 전극부를 덮도록 열경화성의 수지막을 형성하는 공정과, 수지막에 대하여 제 1 전극부가 노출하도록 개구부를 형성하는 공정과, 개구부에 도체부를 형성하는 공정과, 제 1 접속 대상물 및 제 2 전극부를 갖는 제 2 접속 대상물을 개구부에 형성된 도체부와 제 2 전극부가 대향하면서 수지막이 제 2 접속 대상물에 접하도록 배치하는 공정과, 제 1 전극부 및 제 2 전극부가 도체부를 거쳐서 전기적으로 접속되는 동시에 수지막이 경화하도록 가열 처리를 행하는 접속 공정을 포함하는 것을 특징으로 한다.
이러한 방법에 의해서도, 본 발명의 제 1 측면에 따른 방법과 마찬가지로 접합 상태에서의 제 1 및 제 2 접속 대상물 사이의 간극으로부터 플럭스의 제거 및 해당 간극에의 언더 필제의 충전을 행할 필요가 없다. 따라서, 제 2 측면에 따른 방법도 제 1 측면에 관해서 상술한 것과 거의 동일할 이유로, 전극간 접속 구조체의 형성에 있어서, 고밀도 실장에 적합한 동시에 충분한 접합 신뢰성을 달성하는 것이 가능하며, 공정수가 적다.
바람직하게는, 접속 공정에서는 도체부는 제 1 전극부 및/또는 제 2 전극부에 대하여 용융 접합된다. 이에 의해, 제 1 전극부와 제 2 전극부가 적절하게 도통된다. 도체부는 전기 도금 및/또는 무전해 도금에 의해 형성된다. 또한, 도체부는 바람직하게는 복수의 층으로 이루어지는 적층구조를 가지며, 각 층은 인접하는 층과는 다른 금속 조성을 갖는다. 도체부의 적어도 일부는 80∼400℃의 융점을 갖는 것이 바람직하다.
본 발명의 제 3 측면에 의하면, 전극간 접속 대상물의 다른 형성 방법이 제공된다. 이 방법은 제 1 전극부를 갖는 제 1 접속 대상물에 대하여, 제 1 전극부를 덮도록 수지막을 형성하는 공정과, 수지막에 대하여 제 1 전극부가 노출하도록 개구부를 형성하는 공정과, 금속을 함유하는 범프 형성 재료를 개구부에 충전하는 공정과, 가열 처리를 행함으로써 개구부에 범프를 형성하는 공정과, 제 1 접속 대상물 및 제 2 전극부를 갖는 제 2 접속 대상물을 범프와 제 2 전극부가 대향하면서 수지막이 제 2 접속 대상물에 접하도록 배치하는 공정과, 제 1 전극부 및 제 2 전극부가 범프를 거쳐서 접속되는 동시에 수지막을 경화시키도록, 가열 처리를 행하는 접속 공정을 포함하는 것을 특징으로 한다.
본 발명의 제 4 측면에 의하면 접속 방법이 제공된다. 이 방법은 제 1 전극부를 구비하는 동시에 해당 제 1 전극부를 노출시키는 개구부를 갖는 수지막으로 덮여져 있는 제 1 접속 대상물에 대하여 제 1 전극부에 대응하는 제 2 전극부를 구비한 제 2 접속 대상물을 접속하기 위한 방법이며, 금속을 함유하는 금속 페이스트를 개구부에 충전하는 공정과, 제 1 접속 대상물 및 제 2 접속 대상물을 금속 페이스트와 제 2 전극부가 대향하면서 수지막이 제 2 접속 대상물에 접하도록 배치하는 공정과, 제 1 전극부 및 제 2 전극부가 금속을 거쳐서 전기적으로 접속되는 동시에 수지막이 경화하도록 가열 처리를 행하는 접합 공정을 포함하는 것을 특징으로 한다.
본 발명의 제 5 측면에 의하면 다른 접속 방법이 제공된다. 이 방법은 제 1 전극부를 구비하는 동시에 해당 제 1 전극부를 노출시키는 개구부를 갖는 열경화성의 수지막으로 덮여져 있는 제 1 접속 대상물에 대하여 제 1 전극부에 대응하는 제 2 전극부를 구비한 제 2 접속 대상물을 접속하기 위한 방법이며, 개구부에 도체부를 형성하는 공정과, 제 1 접속 대상물 및 제 2 접속 대상물을 도체부와 제 2 전극부가 대향하면서 수지막이 제 2 접속 대상물에 접하도록 배치하는 공정과, 제 1 전극부 및 제 2 전극부가 도체부를 거쳐서 전기적으로 접속되는 동시에 수지막이 경화하도록 가열 처리를 행하는 접합 공정을 포함하는 것을 특징으로 한다.
본 발명의 제 6 측면에 의하면 다른 접속 방법이 제공된다. 이 방법은 제 1 전극부를 구비하는 동시에 해당 제 1 전극부를 노출시키는 개구부를 갖는 수지막으로 덮여져 있는 제 1 접속 대상물에 대하여 제 1 전극부에 대응하는 제 2 전극부를 구비한 제 2 접속 대상물을 접속하기 위한 방법이며, 금속을 함유하는 범프 형성 재료를 개구부에 충전하는 공정과, 가열 처리를 행함으로써 개구부에 범프를 형성하는 공정과, 제 1 접속 대상물 및 제 2 접속 대상물을 범프와 제 2 전극부가 대향하면서 수지막이 제 2 접속 대상물에 접하도록 배치하는 공정과, 제 1 전극부 및 제 2 전극부가 범프를 거쳐서 전기적으로 접속되는 동시에 수지막이 경화하도록 가열 처리를 행하는 접합 공정을 함유하는 것을 특징으로 한다.
본 발명의 제 3 내지 제 6 측면에 따른 어느 쪽의 방법에 의하더라도, 제 1 측면에 따른 방법과 마찬가지로 접합 상태에서의 제 1 및 제 2 접속 대상물의 사이의 간극으로부터의 플럭스의 제거 및 해당 간극에의 언더 필제의 충전을 행할 필요가 없다. 따라서, 제 3 내지 제 6 측면에 따른 어느 쪽의 방법도, 제 1 측면에 관해서 상술한 것과 마찬가지의 이유로, 전극간 접속 구조체의 형성에 있어서, 고밀도 실장에 적합하는 동시에 충분한 접합 신뢰성을 달성하는 것이 가능하며, 공정수가 적다.
본 발명의 제 1 내지 제 6 측면에 있어서, 접속 공정에서는 제 1 접속 대상물에 대하여 제 2 접속 대상물을 압압한다, 또는, 제 2 접속 대상물에 대하여 제 1 접속 대상물을 압압한다.
본 발명의 제 7 측면에 의하면, 상술한 어느 하나에 기재된 방법에 의해 형성된 것을 특징으로 하는 전극간 접속 구조체가 제공된다. 이러한 전극간 접속 구조체에 있어서는 그 형성 과정에 있어서 제 1 측면에 관해서 상술한 것과 동일한 효과가 나타난다.
본 발명의 제 8 측면에 의하면, 전극간 접속 구조 중간체의 형성 방법이 제공된다. 이 방법은 전극부가 마련되어진 접속 대상물에 대하여 전극부를 덮도록 열경화성의 수지막을 형성하는 공정과, 수지막에 대하여 전극부가 노출하도록 개구부를 형성하는 공정과, 개구부에 도체부를 형성하는 공정을 포함하고, 수지막은 가열에 의해 경화 가능한 상태인 것을 특징으로 한다. 이러한 방법에 의하면, 본 발명의 제 2 측면에 있어서 수지막의 개구부에 도체부가 충전되어 있는 상태의 제 1 접속 대상물을 얻을 수 있다.
본 발명의 제 9 측면에 의하면, 다른 전극간 접속 구조 중간체의 형성 방법이 제공된다. 이 방법은 전극부가 마련되어진 접속 대상물에 대하여, 전극부를 덮도록 수지막을 형성하는 공정과, 수지막에 대하여 전극부가 노출하도록 개구부를 형성하는 공정과, 금속을 함유하는 범프 형성 재료를 개구부에 충전하는 공정을 포함하고, 수지막은 가열에 의해 경화 가능한 상태인 것을 특징으로 한다. 이러한 방법에 의하면, 본 발명의 제 3 측면에 있어서 수지막의 개구부에 범프 형성 재료가 충전되어 있는 상태 또는 범프가 형성되어 있는 상태의 제 1 접속 대상물을 얻을 수 있다.
본 발명의 제 1 0 측면에 의하면, 상술한 제 8 또는 제 9 측면에 따른 방법에 의해 형성된 것을 특징으로 하는 전극간 접속 구조 중간체가 제공된다. 이러한 전극간 접속 구조 중간체는 제 2 또는 제 3 측면에 따른 형성 방법에 있어서의 중간체로서 사용할 수 있다.
본 발명의 제 1 내지 제 1 0 측면에 있어서, 수지막은 바람직하게는 감광성을 갖고 있고 필름 상태로 되어 있다. 이러한 수지막에 의하면, 개구부의 형성을 양호하게 행할 수 있다. 또한, 바람직하게는, 수지막에는 30∼70wt%의 함유율로 무기 필러가 첨가되어 있다. 이러한 구성에 의해, 수지막의 열팽창율이 적절하게저하된다.
본 발명의 제 11 측면에 의하면, 전극간 접속 구조체가 제공된다. 이 전극간 접속 구조체는 제 1 전극부가 마련되어진 제 1 접속 대상물과, 제 1 전극부에 대향하는 제 2 전극부가 마련되어진 제 2 접속 대상물과, 제 1 전극부와 제 2 전극부를 접속하는 중간이 잘록한 도체부와, 제 1 접속 대상물과 제 2 접속 대상물 사이를 충전 폐쇄(塡塞)하는 밀봉 수지를 구비하는 것을 특징으로 한다.
이러한 구조의 전극간 접속 구조체는 본 발명의 제 1 측면에 따른 방법에 의해 형성할 수 있다. 그 때문에, 그 형성 과정에 있어서, 제 1 측면에 관해서 상술한 것과 마찬가지의 효과가 나타난다. 또한, 전극간을 접속하는 도체부가 그 중간에 잘록부를 갖기 때문에, 도체부에 걸리는 응력은 전극과 도체부의 접속 부위에는 없고, 도체부의 중앙부에 집중한다. 그 때문에 해당 접속 부위의 파단(破斷)이 억제되어, 전극간 접속에 대해서 양호한 접속 신뢰성이 달성된다.
바람직하게는, 밀봉 수지에는 30∼70wt%의 무기 필러가 함유되어 있다. 또한, 제 1 접속 대상물 및 제 2 접속 대상물은 각각 반도체칩 또는 배선 기판이다.
도 1은 본 발명의 제 1 실시예에 따른 전극간 접속 구조체 형성 방법의 일련의 공정을 나타낸다. 본 실시예에서는 플립칩 접합을 예로 들어서 설명한다. 우선, 도 1의 (a)에 나타낸 바와 같이, 표면에 전극(111)이 마련되어진 반도체칩(110)에 대하여, 전극(111)을 덮도록 수지막(130)을 적층 형성한다. 수지막(130)의 형성에 있어서는, 필름 상태의 수지 조성물을 반도체칩(110)에 대하여 재치한 후, 50∼140℃로 가열하면서 압착한다. 또는 액상 수지 조성물을 스핀 코트에 의해 반도체칩(110)의 표면에 도포하고, 그것을 건조해도 좋다.
수지막(130)을 형성하기 위한 수지 조성물은 열경화성 수지인 주제(主劑) 및 경화제의 양쪽 또는 어느 하나 및 무기 필러를 함유하여 필름 상태로 형성되던가 또는 액상이 된다. 필름 상태의 수지 조성물을 준비할 경우, 필름의 두께는 반도체칩(110)의 전극 피치, 전극 사이즈, 및 접합 신뢰성의 관점에서 추정되는 접속 높이에 의거해서 결정된다.
열경화성수지인 주제로서는 에폭시 수지가 바람직하다. 에폭시 수지로서는 고형 타입 또는 액상 타입의, 비스페놀 A형 에폭시, 비스페놀 F형 에폭시, 나프탈렌형 에폭시, 브롬 에폭시, 페놀 노볼락형 에폭시, 크레졸 노볼락형 에폭시, 비페닐형 에폭시 등을 사용할 수 있다.
경화제로서는 이미다졸계 경화제, 산무수물 경화제, 아민계 경화제, 페놀계 경화제 등을 사용할 수 있다. 이미다졸계 경화제로서는 2-페닐-4-메틸이미다졸, 2-운데실이미다졸, 2,4-디아미노-6-[2-메틸이미다졸-(1)]-에틸-S-트리아진, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸 등을 사용할 수 있다. 산무수물 경화제로서는무수프탈산, 무수말레인산, 테트라하이드로무수프탈산, 헥사하이드로무수프탈산, 메틸테트라하이드로무수프탈산, 메틸헥사하이드로무수프탈산, 무수하이미크산, 테트라브로모무수프탈산, 무수트리멜리트산, 무수피로메리트산, 벤조페논테트라카복실무수물 등을 사용할 수 있다. 아민계 경화제로서는 디에틸렌트리아민, 트리에틸렌테트라민, 멘센디아민, 이소포론디아민, 메타크실렌디아민,디아미노디페닐메탄, 메타페닐렌디아민, 디아미노디페닐설폰 등을 사용할 수 있다.
무기 필러로서는 실리카 분말이나 알루미나 분말을 사용할 수 있다. 수지막(130)을 형성하기 위한 수지 조성물에서, 무기 필러의 함유율은 30∼70wt%로 하는 것이 바람직하다.
수지막에 감광성을 부여할 경우에는, 수지막을 형성하기 위한 수지 조성물에 대하여 아크릴 모노머 및 광중합 개시제를 첨가한다. 아크릴 모노머로서는, 이소부틸아크릴레이트, t-부틸아크릴레이트, 1,6-헥산디올아크릴레이트, 라우릴아크릴레이트, 알킬아크릴레이트, 세틸아크릴레이트, 스티아릴아크릴레이트, 시클로헥실아크릴레이트, 이소보르닐아크릴레이트, 벤질아크릴레이트, 2-메톡시에틸아크릴레이트, 3-메톡시부틸아크릴레이트, 에틸아카르비톨아크릴레이트, 페녹시에틸아크릴레이트, 테트라하이드로플루푸릴아크릴레이트, 페녹시폴리에틸렌아크릴레이트, 메톡시시트리프로필렌글리콜아크릴레이트, 2-히드록시에틸아크릴레이트, 2-히드록시프로필아크릴레이트, 2-아크릴로일옥시에틸-2-히드록시프로필프탈레이트, 2-히드록시-3-페녹시프로필아크릴레이트, 2-아크릴로일옥시에틸하이드로겐프탈레이트, 시클로헥산-1,2-디카복실모노-(2-아크릴로일옥시-1-메틸-에틸)에스테르 (Cyclohexane-1,2-dicarboxylic acid mono-(2-acryloyloxy-1-methyl-ethyle)ester), 4-시클로헥산-1,2-디카복실 모노-(2-아크릴로일옥시-1-메틸-에틸)에스테르(Cyclohex-4-ene-1,2-dicarboxylic acid mono-(2-acryloyloxy-1-methyl-ethyle)ester), 디메틸아미노에틸아크릴레이트, 트리플루오로에틸아크릴레이트, 헥사플루오로프로필아크릴레이트 등의 단관능 모노머나, 1,4-부탄디올디아크릴레이트, 1,6-헥산디올디아크릴레이트, 1,9-노난디올디아크릴레이트, 네오펜틸글리콜디아크릴레이트, 테트라에틸렌글리콜디아크릴레이트, 트리프로필렌글리콜디아크릴레이트, 비스페놀 A, EO부가물 디아크릴레이트, 글리세린메타크릴레이트아크릴레이트 등의 2관능 모노머나, 트리메틸올프로판트리아크릴레이트, 트리메틸프로판 EO부가 트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 트리메틸올프로판 EO부가물 트리아크릴레이트, 글리세린 PO부가물 트리아크릴레이트, 트리스아크릴로일옥시에틸포스페이트, 펜타에리트리톨테트라아크릴레이트 등의 다관능 모노머 등을 사용할 수 있다. 단, 아크릴 모노머 대신에 또는 이와 함께 비스페놀 A-디에폭시-아크릴산 부가물 등의 올리고머를 사용할 수도 있다. 수지막(130)을 형성하기 위한 수지 조성물에 있어서, 아크릴 모노머의 함유율은 1∼50wt%가 바람직하다.
광중합 개시제로서는 2,2-디메톡시-1,2-다페닐에탄-1-온, 1-히드록시-시클로 헥실-페닐-케톤, 2-메틸-1-[4-(메틸티오)페닐-2-모노폴리노프로판-1-온, 2-벤질-2-디메틸아미노-1-(4-모노폴리노페닐)-부탄-1-온, 2-히드록시-2-메틸-1-페닐-프로판-1-온, 1-[4-(2-히드록시에톡시)-페닐]-2-히드록시-2-메틸-1-프로판-1-온, 비스(시클로펜타디에닐)-비스(2,6-디플루오로-3-(빌-1-일)티타늄 등을 사용할 수 있다. 수지막(130)을 형성하기 위한 수지 조성물에서 광중합 개시제의 함유율은 0.1∼4wt%가 바람직하다.
수지막(130)을 형성하기 위한 수지 조성물에는 폴리에스테르 수지나 아크릴수지 등의 열가소성수지를 더 첨가해도 좋다.
수지막(130)의 형성 후, 도 1의 (b)에 나타낸 바와 같이, 수지막(130)에 대하여 각 전극(111)에 대응하는 개소(個所)에 개구부(130a)를 형성한다. 개구부(130a)의 형성에는 UV-YAG레이저, 탄산 가스 레이저, 엑시머 레이저를 사용할 수 있다. 감광성을 갖는 수지막(130)을 형성했을 경우에, 개구부(130a)의 형성에는 포트리소그라피를 채용할 수 있다. 전극에의 손상을 억제한다고 하는 관점에서는 포트리소그라피를 채용하는 것이 바람직하다. 포트리소그라피를 채용할 경우에는 수지막(130)에 대하여 소정의 포토마스크(도시되지 않음)를 거쳐서 노광 처리 및 그 후의 현상 처리를 실시함으로써, 각 전극(111)이 노출하도록 개구부(130a)를 형성한다.
그 다음에, 도 1의 (c)에 나타낸 바와 같이, 개구부(130a)에 금속 페이스트(140)를 충전한다. 금속 페이스트(140)의 충전은 스퀴지(도시되지 않음)를 채용한 인쇄법에 의해 행한다. 스퀴지는 수지막(130)에 손상을 주는 것을 회피또는 경감하기 위해서, 우레탄고무스퀴지를 쓴다. 우레탄고무스퀴지의 경도는 JIS K6253에 준한 방법으로 측정했을 경우에 50∼80도가 바람직하다.
금속 페이스트(140)는 금속 분말(141)과 이것을 페이스트화하기 위한 수지분(142)으로 이루어진다. 본 실시예에서는 금속분말(141)은 Sn, Pb, Ag, Cu, In, Bi, Zn, Sb 등으로부터 선택되는 단체금속, 또는, 이들로부터 선택되는 복수의 단체금속으로 이루어지는 합금을 분말화한 것이다. 단, 본 발명에서는, 금속분말(141)로서 이러한 땜납 분말 대신에 Ag이나 Cu등의 저저항의 금속의 분말을 사용해도 좋다. 금속분말(141)로서 땜납 분말을 사용할 경우, 수지막(130)을 형성하기 위한 수지 조성물에 대해서는, 해당 땜납이 용융하기 전에 연화되도록 조성을 제어한다. 한편, 금속분말(141)로서 Ag이나 Cu등의 저저항의 금속의 분말을 사용할 경우, 수지막(130)을 형성하기 위한 수지 조성물에 대해서는 수지분(142)이 경화하기 전에 연화되도록 조성을 제어한다. 금속 페이스트(140)에 있어서의 금속분말(141)의 함유율은 30∼70체적% 또는 20∼95wt%로 한다. 30체적%미만 또는 20wt%미만에서는, 전극 사이를 적절하게 접속하는 것이 곤란해지는 경향에 있다. 70체적% 또는 95wt%보다 크면, 금속 페이스트(140)의 점도가 지나치게 높아져, 개구부(130a)에의 충전이 곤란해진다. 수지분(142)에 대해서는, 후의 가열 공정에 있어서 땜납 분말을 용융시켜 일체화시키는 동시에, 땜납 분말이 용융한 후에 수지막(130)과 일체화하도록 조성을 제어한다.
구체적으로는, 예를 들면, 수지분(142)은 액상 타입의 비스페놀 A형 에폭시, 비스페놀 F형 에폭시, 나프탈렌형 에폭시 등으로부터 선택되는 주제로서의 에폭시 수지를 함유율 30∼70wt%로, 및/또는, 테트라하이드로무수프탈산, 헥사하이드로무수프탈산, 4-메틸테트라하이드로무수프탈산, 4-메틸헥사하이드로무수프탈산 등으로부터 선택되는 산무수물경화제를 함유율 30∼70wt%로 함유한다. 단, 수지분(142)에 함유되는 주제 및 경화제로서는 수지막(130)에 관해서 열거한 주제 및 경화제를 사용해도 좋다.
경화제를 함유해서 주제를 함유하지 않는 수지막(130)을 채용할 경우에, 금속 페이스트(140)의 수지분(142)에는 주제를 함유하고 경화제를 함유하지 않은 것을 사용할 수 있다. 또한, 주제를 함유하고 경화제를 함유하지 않은 수지막(130)을 채용할 경우에, 수지분(142)에는 경화제를 함유하고 주제를 함유하지 않은 것을사용할 수 있다. 후자의 경우, 금속 페이스트(140)는 주제를 함유하지 않고, 경화제 및 이에 분산된 금속 분말(141)을 함유한다. 이러한 조성에 있어서, 경화제로서는 금속분말(141)의 활성제로서의 효과를 갖는 산무수물경화제 또는 아민계 경화제를 사용하는 것이 바람직하다.
또한, 금속 페이스트(140)에는 땜납의 젖음성을 향상시키기 위해서 로진을 첨가해도 좋다. 로진으로서는, 예를 들면 로진산, 로진산 에스테르, 로진무수물, 지방산, 아비에틸산, 이소피말산, 네오아비에틸산, 피말산, 디하이드로아비에틸산, 데하이드로아비에틸산 등을 사용할 수 있다. 또한, 금속 페이스트(140)에는 금속표면의 활성화 때문에, 경화제와는 달리 유기 카복실이나 아민을 첨가해도 좋고, 또한, 점도조정을 위해서, 디에렌글리콜이나 테트라에틸렌글리콜 등의 고급 알코올을 첨가해도 좋다.
금속 페이스트(140)의 충전 후에, 도 1의 (d)에 나타낸 바와 같이, 배선 기판(120)에 대하여 반도체칩(110)을 탑재한다. 이 때, 수지막(130)의 개구부(130a)에 충전되어 있는 금속 페이스트(140)와 배선 기판(120)의 전극(121)이 대향하도록 위치맞춘다. 또한, 하중을 가함으로써 수지막(130)을 배선 기판(120)에 밀착시킨다.
그 다음에, 도 1의 (e)에 나타낸 바와 같이, 리플로 가열을 행함으로써, 반도체칩(110)과 배선 기판(120)을 기계적으로 접합시키는 동시에, 전극(111)과 전극(121)을 전기적으로 접속한다. 본 실시예에서는, 금속 페이스트(140)에 함유되는 금속분말(141)로서 땜납 분말을 채용하고 있고, 가열 처리에 있어서의 목적가열 온도는 해당 땜납의 융점보다 10∼50℃ 높은 온도로 한다.
가열 처리의 승온 과정에 있어서는, 반도체칩(110) 및 배선 기판(120) 사이의 수지막(130)은 땜납의 융점 이하의 온도로 일단 연화된다. 계속해서, 금속 분말(141)이 용융되어 형성되는 도체부(141a)에 의해 전극(111)과 전극(121)이 전기적으로 접속되는 동시에, 수지막(130)에서 경화 반응이 진행한다. 수지막(130)의 경화에 의해, 반도체칩(110)과 배선 기판(120)이 접합된다.
한편, 제 1 실시예에 있어서, 도 1의 (c)의 공정으로 얻을 수 있는 반도체칩(110)은 다른 반도체칩이나 배선 기판에 대한 전기적 접속 및 기계적 접속을 단일 가열 처리에 의해 달성할 수 있는 반도체칩으로서 제공할 수 있다.
도 2는 도 1에 나타낸 공정으로 형성된 전극간 접속 구조체의 부분 확대 단면도이다. 금속 페이스트(140)에 있어서의 금속분말(141)의 함유율은 상술 한 바와 같이 30∼70체적%이다. 그 때문에, 리플로 가열을 경과해서 전극간 접속된 후에는 전극(111)과 전극(121)을 전기적으로 접속하는 도체부(141a)가 북 형상 즉 중간이 비틀어진 형상을 취한다. 이러한 형상의 도체부(141a)에 의하면, 도체부(141a)에 걸리는 응력은 전극(111 , 121)과 도체부(141a)의 접속 부위에는 없고, 도체부(141a)의 중앙부에 집중한다. 그 때문에, 해당 접속 부위의 파탄이 억제되어 전극간 접속에 대해서 양호한 접속 신뢰성이 달성된다.
본 발명에 있어서, 금속분말(141)로서 땜납 분말 대신에 Ag이나 Cu 등의 저저항의 금속의 분말을 채용할 경우에는, 도 1의 (e)의 접합 공정은 리플로 가열 대신에 칩 본더를 써서 행한다. 그 경우의 가열 온도는 금속 페이스트(140)의 금속분말(141)이 용융하지 않는 온도이며 수지분(142)이 경화 가능한 온도로 한다. 이 가열의 승온 과정에 있어서는, 반도체칩(110)과 배선 기판(120)의 사이의 수지막(130)은 수지분(142)의 경화 온도 이하로 일단 연화된다. 계속해서, 금속분말(141)이 압축 집합하여 전극(111)과 전극(121)이 전기적으로 접속되는 동시에, 수지막(130)에서 경화 반응이 진행한다. 수지막(130)의 경화에 의해, 반도체칩(110)과 배선 기판(120)이 접합된다. 이렇게, 본 발명에서는 금속분말(141)로서 Ag이나 Cu등의 저저항의 금속의 분말을 사용하면, 금속분말(141)을 용융하지 않더라도 적절한 전극 간 접속을 달성할 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 전극간 접속 구조체 형성 방법을 의미한다. 본 실시예에 대해서도 플립칩 접합을 예로 들어서 설명한다. 우선, 도 3의 (a)에 나타낸 바와 같이, 표면에 전극(211)이 마련되어진 반도체칩(210)에 대하여, 전극(211)을 덮도록 수지막(230)을 적층 형성한다. 그 다음에, 도 3의 (b)에 나타낸 바와 같이, 수지막(230)에 대하여, 각 전극(211)에 대응하는 개소에 개구부 (230a)를 형성한다. 수지막(230)의 형성 및 개구부(230a)의 형성에 대해서는, 제 1 실시예에 관해서 상술한 바와 동일하다.
그 다음에, 도 3의 (c)에 나타낸 바와 같이, 개구부(230a)에 있어서 전극(211) 상에 도체부(212)를 형성한다. 도체부(212)는 전기 도금법이나 무전해 도금법에 의해 형성할 수 있다.
도 4는 전기 도금법에 의해 도체부(212)를 형성하는 방법을 의미한다. 우선, 도 4의 (a)에 나타낸 바와 같이, 통전층(261)을 형성한다. 통전층(261)은 Ti나 Ni등의 스퍼터링에 의해 형성된다. 그 다음에, 도 4의 (b)에 나타낸 바와 같이, 통전층(261)상에 도금 레지스트(262)를 패턴 형성한다. 도금 레지스트(262)는 개구부(230a)에 대응해서 개구되어 있다. 그 다음에, 도 4의 (c)에 나타낸 바와 같이, 전기 도금법에 의해, 개구부(230a) 내에 도체부(212)를 퇴적 성장시킨다. 그 다음에, 도 4의 (d)에 나타낸 바와 같이, 도금 레지스트(262)를 에칭 제거하는 동시에, 수지막(230)상의 통전층(261)을 에칭 제거한다. 이렇게 하여, 도 3의 (c)에 나타낸 바와 같이 도체부(212)가 형성된다.
전기 도금법에 의해 도체부(212)를 형성할 경우, 도 4에 나타낸 방법 대신에 다음 방법을 채용해도 좋다. 우선, 도 3의 (a)의 공정 전에, 통전층(261)을 각 전극(211)을 덮도록 반도체칩(210)상에 패턴 형성한다. 이 때, 통전층(261)은 도 3의 (b)에 나타낸 공정 이후에 수지막(230)에 피복되는 개소에서 전극(211)끼리를 단락시키지 않도록 패턴 형성된다. 그 다음에, 상술한 바와 같이 도 3의 (a) 및 도 3의 (b)의 공정을 경과하고, 수지막(230)에서의 개구부(230a)를 형성한다. 그 다음에, 통전층(261)상에 전기 도금법에 의해 도체부(212)를 퇴적 성장시킨다.
　또한, 도체부(212)의 형성시에는 전기 도금법 대신에 무전해 도금법을 채용해도 좋다. 무전해 도금법에 의해 도체부(212)를 형성하기 위해서는, 우선, 도 3의 (b)에 나타낸 상태에서, 개구부(230a) 내의 적어도 전극(211)의 표면에 소정의 촉매를 부착시킨다. 그 다음에, 무전해 도금법에 의해, 해당 촉매를 거쳐서 전극(211)상에 도체부(212)를 퇴적 성장시킨다. 이렇게 하여, 도 3의 (c)에 나타낸 바와 같이 도체부(212)가 형성될 수도 있다.
도체부(212)를 형성하기 위한 재료로서는, Al, Au, In, Sn, Cu, Ag, Pd 등의 단체 금속이나, Sn, Pb, Ag, Cu, In, Bi, Zn, Sb, Al, Au 등으로부터 선택되는 복수의 단체금속으로 이루어지는 합금을 사용할 수 있다. 예를 들면, In이나 Sn-Bi합금 등의 저융점 금속에 의해 도체부(212)를 형성할 수 있다. 저융점금속에 의해 도체부(212)를 형성하면, 후술하는 공정에서 수지막(230)을 경화시키기 위한 온도를 비교적 저온으로 설정할 수 있다. 그 결과, 최종적으로 얻을 수 있는 접속 구조체에 있어서, 반도체칩(210)과 배선 기판(220)의 열팽창 차에 기인해서 나타날 수 있는 영향, 예를 들면, 반도체칩(210) 또는 배선 기판(220)의 휘어짐 등에 의한 접속부의 형성 불량을 억제시키는 것이 가능해 진다. 또한, 수지막(230)의 연화가 생기는 온도 영역에서 용융하는 정도의 저융점 금속으로 이루어진 도체부(212)이면, 후술하는 공정에서 배선 기판(220)에 반도체칩(210)을 탑재할 때의 압압력에 의해 나타날 수 있는 회로면의 손상이 억제된다.
또한, 다른 조성의 금속을 순차 적층함으로써 도체부(212)를 형성해도 좋다. 예를 들면, 도 3의 (c)에 나타낸 공정에서, 저저항의 Cu를 전극(211)상에 두텁게 퇴적시키고, 그 다음, Cu보다 저융점에서 저경도의 Sn을 Cu도금 표면에 엷게 퇴적시켜도 좋다. 이러한 적층구조를 갖는 도체부(212)에서는 후술하는 공정에서 배선 기판(220)의 전극(221)과 직접 접촉하는 것은 Sn도금이다. 전기 저항이 작은 금속재료를 주체로 하면서, 대향하는 전극(221)과 접촉하는 개소에는 비교적 저융점 또는 저경도의 금속재료를 채용하면, 전극간의 접속에 있어서 저저항의 전기적 접속을 양호하게 달성할 수 있다.
도 3의 (c)에 나타낸 바와 같이 도체부(212)를 형성한 후, 도 3의 (d)에 나타낸 바와 같이, 배선 기판(220)에 대하여 반도체칩(210)을 탑재한다. 이 때, 수지막(230)의 개구부(230a)에 형성되어 있는 도체부(212)와 배선 기판(220)의 전극(221)이 대향하도록 위치맞춘다. 또한, 하중을 가함으로써, 수지막(230)을 배선 기판(220)에 밀착시킨다. 이 때, 도체부(212)는 배선 기판(220)의 전극(221)에 대하여 압접된다.
　그 다음에, 가열 처리를 행함으로써, 도 3의 (e)에 나타낸 바와 같이, 반도체칩(210)과 배선 기판(220)을 기계적으로 접합시키는 동시에, 전극(211)과 전극(221)을 전기적으로 접속한다. 가열 처리의 승온 과정에서 반도체칩(210) 과 배선 기판(220) 사이의 수지막(230)은 도체부(212)의 융점 이하의 온도로 일단 연화된다. 계속해서, 도체부(212)는 전극(211) 및 전극(221)에 대하여 융착한다. 수지막(230)에 있어서는 경화 반응이 진행한다. 수지막(230)의 경화에 의해, 반도체칩(210)과 배선 기판(220)이 기계적으로 접합된다. 이와 함께, 전극(211)과 전극(221)이 도체부(212)에 의해 전기적으로 접합된다. 도체부(212)의 구성 재료로서 융점이 80∼400℃인 금속을 사용하면, 도체부(212)는 전극(211) 및 전극(221)에 대하여 젖음등의 확산이 나타나기 쉽고, 신뢰성이 높은 전기적 접속이 확보된다. 단, 전극(221)에 대한 압접에 의해 도체부(212)가 전극간 도통을 달성하는 것이라면, 도체부(212)를 용융할 때 까지 가열할 필요는 없다.
한편, 제 2 실시예에 있어서, 도 3의 (c)의 공정으로 얻을 수 있는 반도체칩(210)은 다른 반도체칩이나 배선 기판에 대한 전기적 접속 및 기계적 접속을 단일가열 처리에 의해 달성할 수 있는 반도체칩으로서 제공할 수 있다.
도 5 및 도 6은 본 발명의 제 3 실시예에 따른 전극간 접속 구조체 형성 방법을 나타낸 도면이다. 본 실시예에 대해서도, 플립칩 접합을 예로 들어서 설명한다. 우선, 도 5의 (a)에 나타낸 바와 같이, 표면에 전극(311)이 마련되어진 반도체칩(310)에 대하여 전극(311)을 덮도록 수지막(330)을 적층 형성한다. 그 다음에, 도 5의 (b)에 나타낸 바와 같이, 수지막(330)에 대하여 각 전극(311)에 대응하는 개소에 개구부(330a)를 형성한다. 그 다음에, 도 5의 (c)에 나타낸 바와 같이, 개구부(330a)에 땜납 페이스트(340)를 충전한다. 수지막(330)의 형성 및 개구부(330a)의 형성에 대해서는 제 1 실시예에 관해서 상술한 바와 동일하다.
땜납 페이스트(340)는 땜납 분말(341)과 플럭스 비어클(342)로 이루어진다. 땜납 분말(341)은 Sn, Pb, Ag, Cu, In, Bi, Zn, Sb등으로부터 선택되는 단체금속, 또는, 이들로부터 선택된 복수의 단체금속으로 이루어지는 합금을 분말화한 것이다. 플럭스 비어클(342)은 로진, 활성제, 틱소제, 용제를 함유한다. 로진으로서는 중합 로진, 수소 첨가 로진, 에스테르화 로진 등을 사용할 수 있다. 활성제로서는 예를 들면 세바신산, 호박 산, 아지핀산, 굴탈산, 트리에탄올아민, 모노에탄올아민, 트리부틸아민 등으로부터 선택된 1 또는 2 이상의 유기산 및/또는 유기 아민을 사용할 수 있다. 틱소제로서는 경화 피마자기름, 히드록시스테아린산 등을 사용할 수 있다. 용제로서는 2-메틸-2,4펜타지올이나 디에틸렌글리콜모노부틸에테를등을 사용할 수 있다.
땜납 페이스트(340)의 충전의 후, 도 5의 (d)에 나타낸 바와 같이, 가열 처리를 거쳐서 범프(350)를 형성한다. 구체적으로는, 우선, 가열에 의해 개구부(330a)에 충전되어 있는 땜납 페이스트(340)를 용융시킨다. 이에 의해, 땜납 페이스트(340)에 함유되어 있는 플럭스 비어클(342)이 휘발 소실하는 동시에, 땜납 분말(341)이 용융해서 모여든다. 그 후 냉각에 의해 범프(350)가 형성된다.
그 다음에, 도 6의 (a)에 나타낸 바와 같이, 배선 기판(320)에 대하여 반도체칩(310)을 탑재한다. 이 때, 수지막(330)의 개구부(330a)에 형성된 범프(350)와 배선 기판(320)의 전극(321)이 대향하도록 위치맞춘다. 또한, 하중을 가함으로써, 수지막(330)을 배선 기판(320)에 밀착시킨다.
그 다음에, 도 6의 (b)에 나타낸 바와 같이, 리플로 가열을 행함으로써, 반도체칩(310)과 배선 기판(320)을 기계적으로 접합하는 동시에, 전극(311)과 전극(321)을 전기적으로 접속한다. 리플로 가열에 있어서의 가열 온도는 사용하는 땜납의 융점보다 10∼50℃ 높은 온도로 한다. 리플로 가열의 승온 과정에서 반도체칩(310)과 배선 기판(320) 사이의 수지막(330)은 범프(350)의 융점 이하의 온도로 일단 연화된다. 계속해서, 범프(350)가 용융되어 전극(311)과 전극(321)이 전기적으로 접속되는 동시에, 수지막(330)에서 경화 반응이 진행한다. 수지막(330)의 경화에 의해 반도체칩(310)과 배선 기판(320)이 접합된다. 이러한 방법 대신에 하중을 가하여 가열함으로써, 반도체칩(310)과 배선 기판(320)을 기계적으로 접합하는 동시에 전극(311)과 전극(321)을 전기적으로 접속해도 좋다.
한편, 제 3 실시예에 있어서, 도 5의 (d)의 공정으로 얻을 수 있는 반도체칩(310)은 다른 반도체칩이나 배선 기판에 대한 전기적 접속 및 기계적 접속을 단일 가열 처리에 의해 달성할 수 있는 반도체칩으로서 제공할 수 있다.
이상, 본 발명에 따른 전극간 접속 구조체 형성 방법을 플립칩 접합을 예로 들어서 설명했다. 본 발명은 플립칩 접합에 한하지 않고, 반도체칩과 반도체칩의 접합 및 배선 기판과 배선 기판의 접합에 있어서도 실시할 수 있다. 또한, 본 발명은, 웨이퍼 등의 대형 기판에 있어서의 배치 제조에도 적용할 수 있다.
구체적으로는, 제 1 실시예에서는 우선, 수지막(130)의 형성, 개구부(130a)의 형성, 금속 페이스트(140)의 충전을 소정의 웨이퍼에 대하여 행한다. 그 다음에, 해당 웨이퍼를 필요한 사이즈로 절단한다. 그 다음에, 절단된 기판 개편을 도 1의 (d) 및 도 1의 (e)를 참조하여 상술한 바와 같이, 다른 접속 대상물에 대하여 접합시킨다. 제 2 실시예에서는 우선, 수지막(230)의 형성, 개구부(230a)의 형성, 도체부(212)의 형성을 소정의 웨이퍼에 대하여 행한다. 그 다음에, 해당 웨이퍼를 필요한 사이즈로 절단한다. 그 다음에, 절단된 기판개편을 도 3의 (d) 및 도 3의 (e)를 참조하여 상술한 바와 같이, 다른 접속 대상물에 대하여 접합시킨다. 제 3 실시예에서는 우선, 수지막(330)의 형성, 개구부(330a)의 형성, 땜납 페이스트(340)의 충전, 범프(350)의 형성을 소정의 웨이퍼에 대하여 행한다. 그 다음에, 해당 웨이퍼를 필요한 사이즈로 절단한다. 그 다음에, 절단된 기판개편을 도 6을 참조하여 상술한 바와 같이, 다른 접속 대상물에 대하여 접합시킨다.
(실시예)
다음으로, 본 발명의 실시예에 대해서 비교예와 함께 설명한다.
(실시예 1)
<수지 필름의 제작>
주제로서의 고형 타입의 비스페놀 A형 에폭시 수지(상품명 : AER6042, 아사히화성 에폭시제)를 61wt%、주제로서의 액상 타입의 비스페놀 F형 에폭시 수지(상품명:GY260, 히타치화성제)를 15wt%、고형의 경화제로서의 이미다졸(상품명 : 2MZ-A, 시코쿠화성제)을 7wt%、아크릴수지로서의 폴리메틸메타크릴레이트(상품명 : PMMA, 알도릿치제)를 7wt%、아크릴 모노머로서의 비스페놀 A-디에폭시-아크릴산 부가물(상품명:V#540, 오사카유기화학공업제)을 9wt%、광중합 개시제로서의 2-벤질-2-디메틸아미노-1-(4-모노폴리노페닐)-부탄-1-온(상품명 : 일가큐아369, 치바스페셜리티케미컬즈제)을 1wt%함유하는 중간수지 조성물을 조제했다. 이 중간수지 조성물과 평균 입경 4㎛의 실리카 분말을 중량비 1:1(실리카 분말의 첨가율은 50wt%)로 혼연(混漣) 하고, 50㎛의 두께의 필름을 형성함으로써 본 실시예의 수지 필름을 제작했다. 필름의 형성시에는 실리카 분말을 첨가 및 혼합한 후 수지 조성물을 메틸케톤 중에서 용해 또는 분산시켜서 분산액을 PET필름 상에 도포한 후에 건조함으로써 용매를 제거했다.
<금속 페이스트의 조제>
주제로서의 비스페놀 F형 에폭시 수지(상품명 : GY260, 히타치화성제(化成製))를 50wt%、경화제로서의 메틸테트라하이드로프탈산무수물(상품명 : HN-2200, 히타치화성제)을 50wt%함유하는 수지분을 조제했다. 이 수지분과 평균 입경 13㎛의 Sn-3.5% Ag분말을 중량비 1:9(Sn-3.5% Ag분말의 첨가율은 90wt%)로 혼연하여 본 실시예의 금속 페이스트를 조제했다.
<플립칩 접합>
상술한 바와 같이 하여 제작한 수지 필름을, 반도체칩(전극 직경 70㎛, 전극 피치 150㎛, 전극수 3000개)에 대하여, 전극을 덮도록 롤마운타((주) M·C·K제)를 사용해서 80℃의 가열 하에서 접착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 노광 및 현상을 실시하여 전극이 노출하도록 지름 120㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 형성한 개구부에 대하여 상술 한 바와 같이 하여 조제한 금속 페이스트를 우레탄고무스퀴지를 써서 충전했다. 이 반도체칩을, 빌드 업 기판에 탑재했다. 이 때, 개구부에 충전되어 있는 금속 페이스트와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 20g의 하중을 가하면서, 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과, 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 2)
<수지 필름의 제작>
주제로서의 고형 타입의 비스페놀 A형 에폭시 수지(상품명 : AER6042, 아사히화성 에폭시제)를 67wt%、주제로서의 액상 타입의 비스페놀 F형 에폭시 수지(상품명 : GY260, 히타치화성제)를 17wt%、고형의 경화제로서의 이미다졸(상품명 : 2MZ-A, 시코쿠화성제)을 8wt%、아크릴수지로서의 폴리메틸메타크릴레이트(상품명 : PMMA, 알도릿치제)을 8wt% 함유하는 중간수지 조성물을 조제했다. 이 중간수지 조성물과, 평균 입경 4㎛의 실리카 분말을 중량비 1:1(실리카 분말의 첨가율은 50wt%)로 혼연하고, 50㎛의 두께의 필름을 형성함으로써 본 실시예의 수지 필름을제작했다.
<플립칩 접합>
상술한 바와 같이 하여 제작한 수지 필름을 반도체칩(전극 직경 70㎛, 전극 피치 150㎛, 전극수 3000개)에 대하여 전극을 덮도록 롤마운타((주) M·C·K제)를 사용해서 80℃의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 UV-YAG레이저를 사용하여, 전극이 노출하도록 지름 80㎛의 개구부를 형성했다. 형성한 개구부에 대하여 실시예 1과 동일한 금속 페이스트를 우레탄고무스퀴지를 써서 충전했다. 이 반도체칩을 빌드 업 기판에 탑재했다. 이 때 개구부에 충전되어 있는 금속 페이스트와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 20g의 하중을 가하면서, 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과, 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 3)
<액상수지 조성물의 조제>
주제로서의 고형 타입의 비스페놀 A형 에폭시 수지(상품명 : AER6042, 아사히화성 에폭시제)를 41wt%、주제로서의 액상 타입의 비스페놀 F형 에폭시 수지(상품명 : GY260, 히타치화성제)를 10wt%、고형의 경화제로서의 이미다졸(상품명 : 2MZ-A, 시코쿠화성제)을 4.7wt%、아크릴수지로서의 폴리메틸메타크릴레이트(상품명 : PMMA, 알도릿치제)를 4.7wt%、아크릴 모노머로서의 비스페놀A-디에폭시-아크릴산 부가물(상품명 : V#540, 오사카유기화학공업제)을 6wt%、광중합 개시제로서의 2-벤질-2-디메틸아미노-1-(4-모노폴리노페닐)-부탄-1-온(상품명 : 일가큐아369, 치바스페셜리티케미컬즈제)을 0.6wt%、용매로서의 메틸에틸케톤을 33wt% 함유하는 중간수지 조성물을 조제했다. 이 중간수지 조성물과 평균 입경 4㎛의 실리카 분말을 중량비 1:1(실리카 분말의 첨가율은 50wt%)로 혼연하고, 수지막 형성용의 액상수지 조성물을 조제했다.
<플립칩 접합>
상술한 바와 같이 하여 조제한 수지 조성물을 반도체칩(전극 직경 70㎛, 전극 피치 150㎛, 전극수 3000개)에 대하여, 전극을 덮도록 70㎛의 두께로 스핀코팅하고, 80℃의 온도 하에서 건조하여 50㎛의 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 노광 및 현상을 설비하고, 전극이 노출하도록 지름 120㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 형성한 개구부에 대하여, 상술 한 바와 같이 하여 조제한 금속 페이스트를 우레탄고무스퀴지를 사용하여 충전했다. 이 반도체칩을 빌드 업 기판에 탑재했다. 이 때, 개구부에 충전되어 있는 금속 페이스트와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에 반도체칩에 20g의 하중을 가하면서, 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과, 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 4)
<금속 페이스트의 조제>
주제로서의 비스페놀 F형 에폭시 수지(상품명 : GY260, 히타치화성제)를50wt%、경화제로서의 메틸테트라하이드로프탈산무수물(상품명 : HN-2200, 히타치화성제)을 50wt%함유하는 수지분을 조제했다. 이 수지분과 평균 입경 7㎛의 Ag분말을 중량비 1:9(Ag분말의 첨가율은 90wt%)로 혼연하고, 본 실시예의 금속 페이스트를 조제했다.
<플립칩 접합>
실시예 1에 사용한 금속 페이스트 대신에 상술 한 바와 같이 하여 조제한 금속 페이스트를 사용한 것 이외에는 실시예 1과 동일하게 하여 플립칩 접합을 행하고, 본 실시예의 전극간 접속 구조체를 얻었다.
(실시예 5)
실시예 2에 사용한 금속 페이스트 대신 실시예 4와 동일한 금속 페이스트를 사용한 것 이외는, 실시예 2와 동일하게 하여 플립칩 접합을 행하고, 본 실시예의 전극간 접속 구조체를 얻었다.
(실시예 6)
실시예 3에 사용한 금속 페이스트 대신에 실시예 4와 동일한 금속 페이스트를 사용한 것 이외는 실시예 3과 마찬가지로 하여 플립칩 접합을 행하여 본 실시예의 전극간 접속 구조체를 얻었다.
(실시예 7)
<금속 페이스트의 조제>
주제로서의 비스페놀 F형 에폭시 수지(상품명 : GY260, 히타치화성제)를 50wt%、경화제로서의 메틸테트라하이드로프탈산무수물(상품명 : HN-2200, 히타치화성제)을 50wt%함유하는 수지분을 조제했다. 이 수지분과 평균 입경 13㎛의 Sn-52% In분말을 중량비 1:9(Sn-52% In분말의 첨가율은 90wt%)로 혼연하여 본 실시예의 금속 페이스트를 조제했다.
<플립칩 접합>
실시예 1에서 사용한 금속 페이스트 대신에 상술 한 바와 같이 하여 조제한 금속 페이스트를 사용하고, 접속 공정에 있어서의 가열 온도 260℃를 230℃로 한 것 이외는 실시예 1과 마찬가지로 하여 플립칩 접합을 행하여 본 실시예의 전극간 접속 구조체를 얻었다.
(실시예 8)
실시예 2에 사용한 금속 페이스트 대신에 실시예 7과 동일한 금속 페이스트를 사용하고, 접속 공정에 있어서의 가열 온도 260℃를 230℃로 한 것 이외는 실시예 2와 마찬가지로 하여 플립칩 접합을 행하여 본 실시예의 전극간 접속 구조체를 얻었다.
(실시예 9)
실시예 3에 사용한 금속 페이스트 대신에 실시예 7과 동일한 금속 페이스트를 사용하고, 접속 공정에 있어서의 가열 온도 260℃를 230℃로 한 것 이외는 실시예 3과 마찬가지로 하여 플립칩 접합을 행하여 본 실시예의 전극간 접속 구조체를 얻었다.
(실시예 10)
<금속 페이스트의 조제>
중합 로진(상품명 : 폴리 페일, 리카하큐레스제)을 53wt%、용제로서의 2-메틸-2,4-펜타지올 및 디에티렌글리콜모노부틸에테르를 각각 20wt%、활성제로서의 호박산을 2wt%、틱소제로서의 경화 피마자기름을 5wt%함유하는 플럭스 비어클을 조제했다. 이 플럭스 비어클과 평균 입경 13㎛의 Sn-57% Bi-1% Ag분말을 중량비 1:9(Sn-57% Bi-1% Ag분말의 첨가율은 90wt%)로 혼연하여 본 실시예의 금속 페이스트를 조제했다.
<플립칩 접합>
실시예 1과 동일한 수지 필름을 반도체칩(전극 직경 70㎛, 전극 피치 150㎛, 전극수 3000개)에 대하여 전극을 덮도록 롤마운타((주) M·C·K제)를 사용해서 80℃의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 노광 및 현상을 실시하여 전극이 노출하도록 지름 120㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 형성한 개구부에 대하여 상술 한 바와 같이 하여 조제한 금속 페이스트를 우레탄고무스퀴지를 사용하여 충전했다. 이 반도체칩을 170℃로 가열한 후에 냉각하면, 양호한 범프 및 접착 수지막이 부착된 반도체칩을 형성할 수 있었다. 이 반도체칩을 빌드 업 기판에 탑재했다. 이 때, 개구부에 충전되어 있는 금속 페이스트와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 20g의 하중을 가하면서 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 11)
실시예 2와 동일한 수지 필름을 반도체칩(전극 직경 70㎛, 전극 피치 150㎛, 전극수 3000개)에 대하여 전극을 덮도록 롤마운타((주) M·C·K제)를 사용해서 80℃의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여, UV-YAG 레이저를 사용하여 전극이 노출하도록 지름 80㎛의 개구부를 형성했다. 형성한 개구부에 대하여 실시예 10과 동일한 금속 페이스트를 우레탄고무스퀴지를 사용하여 충전했다. 이 반도체칩을 170℃로 가열한 후에 냉각하면 양호한 범프 및 접착 수지막이 부착된 반도체칩을 형성할 수 있었다. 이 반도체칩을 빌드 업 기판에 탑재했다. 이 때, 개구부에 충전되어 있는 금속 페이스트와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 20g의 하중을 가하면서 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 12)
실시예 3과 동일한 수지 조성물을 반도체칩(전극 직경 70㎛, 전극 피치 150㎛, 전극수 3000개)에 대하여 전극을 덮도록 70㎛의 두께로 스핀코팅하고, 80℃의 온도 하에서 건조시켜 50㎛의 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 노광 및 현상을 실시하여 전극이 노출하도록 지름 120㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 형성한 개구부에 대하여 실시예 10과 동일한 금속 페이스트를 우레탄고무스퀴지를 사용하여 충전했다. 이 반도체칩을 170℃로 가열한 후에 냉각하면 양호한 범프 및 접착 수지막이 부착된 반도체칩을 형성할 수 있었다. 이 반도체칩을 빌드 업 기판에 탑재했다. 이 때 개구부에충전되어 있는 금속 페이스트와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 30g의 하중을 가하면서 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과, 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 13)
<수지 필름의 제작>
주제로서의 고형 타입의 비스페놀 A형 에폭시 수지(상품명 : AER6042, 아사히화성 에폭시제)를 66wt%、주제로서의 액상 타입의 비스페놀 F형 에폭시 수지(상품명 : 830LVP, 다이니폰잉크 화학공업제)를 13wt%、감광성 부여제로서의 펜타에리트리톨트리아크릴레이트(상품명 : TMP-3A, 오사카유기화학공업제)를 13wt%、광중합개시제로서의 2-벤질-2-디메틸아미노-1-(4-모노폴리노페닐)-부탄-1-온(상품명 : 일가큐아369, 티바스페셜리티케미컬즈제)을 1wt%、열가소성수지인 폴리에스테르 수지를 7wt%함유하는 중간수지 조성물을 조제했다. 이 중간수지 조성물과 평균 입경 4㎛의 실리카 분말을 중량비 3:7(실리카 분말의 첨가율은 70wt%)로 혼연하여 50㎛의 두께의 필름을 형성함으로써 본 실시예의 수지 필름을 제작했다.
<금속 페이스트의 조제>
경화제로서의 메틸테트라하이드로프탈산무수물(상품명 : HN-2200, 히타치화성제)을 96wt%、경화 촉진제로서의 1-메틸-2-에틸이미다졸(상품명 : 1M2EZ, 시코쿠화성제)을 4wt%함유하는 수지분을 조제했다. 이 수지분과 평균 입경 13㎛의 Sn-3.5% Ag분말을 중량비 1:9(Sn-3.5% Ag분말의 첨가율은 90wt%)로 혼연하여 본 실시예의 금속 페이스트를 조제했다.
<플립칩 접합>
상술한 바와 같이 하여 제작한 수지 필름을 칩 개편 단위의 전극수가 3000개인 LSI 칩 웨이퍼(전극 직경 70㎛, 전극 피치 150㎛)에 대하여 전극을 덮도록 라미네이트 장치((주) M·C·K제)를 사용해서 65℃의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에 해당 수지막에 대하여 노광 및 현상을 실시하여 전극이 노출하도록 지름 120㎛의 개구부를 형성했다. 현상은 이소프로필 알콜을 사용하여 행했다. 형성한 개구부에 대하여 상술 한 바와 같이 하여 조제한 금속 페이스트를 우레탄고무스퀴지를 사용하여 충전했다. 수지막표면에 보호 필름(상품명 : D628, 링테크제)을 부착한 후 다이싱에 의해 LSI 칩 웨이퍼를 칩 개편으로 절단했다. 절단된 칩을 플립칩 본더를 사용하여 빌드 업 기판에 위치 맞춰서 가고정을 행했다. 이 때, 개구부에 충전되어 있는 금속 페이스트와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 20g의 하중을 가하면서, 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과, 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 14)
<수지 필름의 제작>
주제로서의 고형 타입의 비스페놀 A형 에폭시 수지(상품명 : AER6042, 아사히화성 에폭시제)를 73wt%、주제로서의 액상 타입의 비스페놀 F형 에폭시 수지(상품명 : 830LVP, 다이니폰잉크 화학공업제)을 18wt%、열가소성수지인 폴리에스테르수지를 9wt%함유하는 중간수지 조성물을 조제했다. 이 중간수지 조성물과 평균 입경 4㎛의 실리카 분말을 중량비 3:7(실리카 분말의 첨가율은 70wt%)로 혼연하여 50㎛의 두께의 필름을 형성함으로써 본 실시예의 수지 필름을 제작했다.
<금속 페이스트의 조제>
경화제로서의 메틸테트라하이드로프탈산무수물(상품명 : HN-2200, 히타치화성제)을 69wt%、경화 촉진제로서의 1-메틸-2-에틸이미다졸(상품명 : 1M2EZ, 시코쿠화성제)을 3wt%、용제로서의 테트라에틸렌글리콜을 28wt%함유하는 수지분을 조제했다. 이 수지분과 평균 입경 13㎛의 Sn-3.5% Ag분말을 중량비 1:9(Sn-3.5% Ag분말의 첨가율은 90wt%)로 혼연하여 본 실시예의 금속 페이스트를 조제했다.
<플립칩 접합>
상술한 바와 같이 하여 제작한 수지 필름을 빌드 업 기판 A (전극 직경 70㎛, 전극 피치 150㎛)에 대하여 전극을 덮도록 라미네이트 장치((주) M·C·K제)를 사용해서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 탄산 가스 레이저를 사용하여 전극이 노출하도록 지름 120㎛의 개구부를 형성했다. 형성한 개구부에 대하여 상술 한 바와 같이 하여 조제한 금속 페이스트를 우레탄고무스퀴지를 사용하여 충전했다. 이 빌드 업 기판 A를 플립칩 본더를 사용하여 다른 빌드 업 기판 B에 위치 맞춰서 가고정을 행했다. 이 때, 개구부에 충전되어 있는 금속 페이스트와 빌드 업 기판 B의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 20g의 하중을 가하면서 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과, 빌드 업 기판끼리 접합된 전극간 접속 구조체를 얻었다.
(실시예 15)
<액상수지 조성물의 조제>
주제로서의 액상 타입의 비스페놀 F형 에폭시 수지(상품명 : 830LVP, 다이니폰잉크 화학공업제)를 66wt%、감광성 부여제로서의 펜타에리트리톨트리아크릴레이트(상품명 : TMP-3A, 오사카유기화학공업제)를 26wt%、광중합 개시제로서의 2-벤질-2-디메틸아미노-1-(4-모노폴리노페닐)-부탄-1-온(상품명 : 일가큐아369, 치바스페셜리티케미칼즈제)을 1wt%、열가소성수지인 폴리에스테르 수지를 7wt%함유하는 중간수지 조성물을 조제했다. 이 중간수지 조성물과 평균 입경 4㎛의 실리카 분말을 중량비 3:7(실리카 분말의 첨가율은 70wt%)로 혼연하여 수지막형성용의 액상수지 조성물을 조제했다.
<금속 페이스트의 조제>
페놀계 경화제(상품명 : BUR601P, 아사히덴카공업제)를 71wt%、경화 촉진제로서의 1-메틸-2-에틸이미다졸(상품명 : 1M2EZ, 시코쿠화성제)을 4wt%、활성제로서의무수호박산을 7wt%、로진산(와코쥰 약제)을 4wt%、용제로서의 테트라에틸렌글리콜을 14wt%함유하는 수지분을 조제했다. 이 수지분과 평균 입경 13㎛의 Sn-3.5% Ag분말을 중량비 1:9(Sn-3.5% Ag분말의 첨가율은 90wt%)로 혼연하여 본 실시예의 금속 페이스트를 조제했다.
<플립칩 접합>
상술한 바와 같이 하여 조제한 액상수지 조성물을 칩 개편 단위의 전극수가 3000개인 LSI 칩 웨이퍼(전극 직경 70㎛, 전극 피치 150㎛)에 대하여 전극을 덮도록 스핀 코터를 사용하여 스핀코팅하고 수지막을 형성했다. 이 후의 공정은 실시예 13과 같이 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 16)
<수지 필름의 제작>
페놀계 경화제(상품명 : BUR601P, 아사히덴카공업제)를 75wt%、감광성 부여제로서의 펜타에리트리톨트리아크릴레이트(상품명 : TMP-3A, 오사카유기화학공업제)를 16wt%、광중합 개시제로서의 2-벤질-2-디메틸아미노-1-(4-모노폴리노페닐)-부탄-1-온(상품명 :일가큐아369, 치바스페셜리티케미컬즈제)을 1wt%、열가소성수지인 폴리에스테르 수지를 8wt%함유하는 중간수지 조성물을 조제했다. 이 중간수지 조성물과 평균 입경 4㎛의 실리카 분말을 중량비 3:7(실리카 분말의 첨가율은 70wt%)로 혼연하고, 50㎛의 두께의 필름을 형성함으로써 본 실시예의 수지 필름을 제작했다.
<금속 페이스트의 조제>
주제로서의 액상 타입의 비스페놀 F형 에폭시 수지(상품명 : 830LVP, 다이니폰잉크 화학공업제)를 83wt%、용제로서의 테트라에틸렌글리콜을 17wt%함유하는 수지분을 조제했다. 이 수지분과 평균 입경 13㎛의 Sn-3.5% Ag분말을 중량비 1:9(Sn-3.5% Ag분말의 첨가율은 90wt%)로 혼연하여 본 실시예의 금속 페이스트를 조제했다.
<플립칩 접합>
실시예 13에 사용한 수지 필름 및 금속 페이스트 대신에 상술 한 바와 같이 하여 얻어진 수지 필름 및 금속 페이스트를 사용한 것 이외는 실시예 13과 같이 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 17)
<수지 필름의 제작>
두께 50㎛을 20㎛으로 바꾼 것 이외는 실시예 1과 마찬가지로 하여 본 실시예의 수지 필름을 제작했다.
<플립칩 접합>
본 실시예의 수지 필름을 반도체칩(전극 직경 40㎛, 전극 피치 80㎛, 전극수 3000개)에 대하여 전극을 덮도록 롤마운타((주) M·C·K제)를 사용해서 80℃의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 노광 및 현상을 실시하여 전극이 노출하도록 지름 40㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 그 다음에, 수지막상 및 개구부 내에 통전층을 형성했다. 구체적으로는, 스퍼터링에 의해, Ti(0.5㎛) 및 Ni(0.5㎛)을 순차 성막했다. 그 다음에, 수지막상에 개구부를 노출시키면서 도금 레지스트 막을 패턴 형성했다. 그 다음에, 전기 도금법에 의해 개구부 내에 도체부를 형성했다. 구체적으로는 개구부내의 전극상에 통전층을 거쳐서 두께 4㎛의 Ni도금에 계속하여 두께 15㎛의 Sn도금을 실시했다. 그 다음에 도금 레지스트 및 수지막상의 통전층을 에칭에 의해 제거했다. 이에 의해, 전극상에 Ni층 및 Sn층의 2층 구조를 갖는 도체부를 구비하면서 접합용의 절연막을 갖는 반도체칩을 얻을 수 있었다. 그리고, 이 반도체칩을 빌드 업 기판에 탑재했다. 이 때 수지막의 개구부에 형성되어 있는 도체부와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 20g의 하중을 가하면서 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과, 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 18)
<수지 필름의 제작>
두께 50㎛을 20㎛으로 바꾼 것 이외는 실시예 2와 같이 하여 본 실시예의 수지 필름을 제작했다.
<플립칩 접합>
본 실시예의 수지 필름을 반도체칩(전극 직경 40㎛, 전극 피치 80㎛, 전극수 3000개)에 대하여 전극을 덮도록 롤마운타((주) M·C·K제)를 사용하여 80℃의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여, UV-YAG레이저를 사용하여 전극이 노출하도록 지름 40㎛의 개구부를 형성했다. 이후의 공정에 대해서는 실시예 17과 같이 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다.
(실시예 19)
<액상수지 조성물의 조제>
중간수지 조성물과 이에 첨가되는 실리카 분말과의 중량비를 1:1 대신에 5:1(실리카 분말의 첨가율은 16.7wt%)로 한 것 이외는 실시예 3과 마찬가지로 하여 본 실시예의 액상수지 조성물을 조제했다.
<플립칩 접합>
본 실시예의 수지 조성물을 반도체칩(전극 직경 40㎛, 전극 피치 80㎛, 전극수 3000개)에 대하여 전극을 덮도록 70㎛의 두께로 스핀코팅하고, 80℃의 온도 하에서 건조시켜 20㎛의 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 노광 및 현상을 실시하여 전극이 노출하도록 지름 40㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 이후의 공정에 대해서는 실시예 17과 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다.
(실시예 20)
전기 도금법에 의한 도체부의 형성에 있어서, 두께 15㎛의 Sn도금 대신에 두께 15㎛의 63% Sn-Pb도금을 시행한 것 이외는 실시예 17과 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 따라서, 본 실시예의 전극간 접속 구조체에 있어서, 반도체칩 전극과 기판전극을 접속하는 도체부는 Ni층 및 63% Sn-Pb층으로 이루어지는 2층 구조를 갖는다.
(실시예 21)
전기 도금법에 의한 도체부의 형성에 있어서, 두께 15㎛의 Sn도금 대신에 두께 15㎛의 63% Sn-Pb도금을 시행한 것 이외는 실시예 18과 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 본 실시예의 전극간 접속 구조체에 있어서도, 실시예 20과 마찬가지로 반도체칩 전극과 기판전극을 접속하는 도체부는 Ni층 및 63% Sn-Pb층으로 이루어지는 2층 구조를 갖는다.
(실시예 22)
전기 도금법에 의한 도체부의 형성에 있어서, 두께 15㎛의 Sn도금 대신에 두께 15㎛의 63% Sn-Pb도금을 시행한 것 이외는 실시예 19와 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 본 실시예의 전극간 접속 구조체에 있어서도, 실시예 20 및 실시예 21과 마찬가지로 반도체칩 전극과 기판전극을 접속하는 도체부는 Ni층 및 63% Sn-Pb층으로 이루어지는 2층 구조를 갖는다.
(실시예 23)
실시예 17과 동일한 수지 필름을 반도체칩(전극 직경 40㎛, 전극 피치 80㎛, 전극수 3000개)에 대하여 전극을 덮도록 롤마운타((주) M·C·K제)를 사용해서 80℃의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 노광 및 현상을 실시하여 전극이 노출하도록 지름 40㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 그 다음에, 수지막상 및 개구부 내에 통전층을 형성했다. 구체적으로는, 스퍼터링에 의해 Ti(0.5㎛) 및 Ni(0.5㎛)을 순차 성막했다. 그 다음에, 수지막상에 개구부를 노출시키면서 도금 레지스트 막을 패턴 형성했다. 그 다음에, 전기 도금법에 의해 개구부 내에 도체부를 형성했다. 구체적으로는, 개구부내의 전극상에 통전층을 거쳐서 두께 4㎛의 Ni도금에 계속하여 두께 15㎛의 In도금을 실시했다. 그 다음에, 도금 레지스트 및 수지막상의 통전층을 에칭에 의해 제거했다. 이에 의해, 전극상에 Ni층 및 In층의 2층 구조를 갖는 도체부를 구비하면서 접합용의 절연막을 갖는 반도체칩을 얻을 수 있었다. 그리고, 이 반도체칩을 빌드 업 기판에 탑재했다. 이 때 수지막의 개구부에 형성되어 있는 도체부와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 20g의 하중을 가하면서 4℃/min의 승온 속도로 180℃에까지 가열하고, 이 온도를 10분간 유지했다. 그 결과, 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 24)
실시예 18과 동일한 수지 필름을 반도체칩(전극 직경 40㎛, 전극 피치 80㎛, 전극수 3000개)에 대하여 전극을 덮도록 롤마운타((주) M·C·K제)를 사용해서 80도의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여, UV-YAG레이저를 사용하여 전극이 노출하도록 지름 40㎛의 개구부를 형성했다. 이후의 공정에 대해서는 실시예 23과 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 따라서, 본 실시예의 전극간 접속 구조체에 있어서, 실시예 23과 마찬가지로 반도체칩 전극과 기판전극을 접속하는 도체부는 Ni층 및 In층으로 이루어지는 2층 구조를 갖는다.
(실시예 25)
실시예 19와 동일한 액상수지 조성물을 반도체칩(전극 직경 40㎛, 전극 피치 80㎛, 전극수 3000개)에 대하여 전극을 덮도록 70㎛의 두께로 스핀코팅하고, 80℃의 온도 하에서 건조시켜 20㎛의 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여, 노광 및 현상을 실시하여 전극이 노출하도록 지름 40㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 이후의 공정에 대해서는 실시예 23과 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 본 실시예의 전극간 접속 구조체에 있어서도, 실시예 23 및 실시예 24와 마찬가지로 반도체칩 전극과 기판 전극을 접속하는 도체부는 Ni층 및 In층으로 이루어지는 2층 구조를 갖는다.
(실시예 26)
전기 도금법에 의한 도체부의 형성에 있어서, 두께 15㎛의 In도금 대신에 두께 15㎛의 Sn-57% Bi도금을 시행한 것 이외는 실시예 23과 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 따라서, 본 실시예의 전극간 접속 구조체에 있어서, 반도체칩 전극과 기판전극을 접속하는 도체부는 Ni층 및 Sn-57% Bi층으로 이루어지는 2층 구조를 갖는다.
(실시예 27)
전기 도금법에 의한 도체부의 형성에 있어서, 두께 15㎛의 Sn도금 대신에 두께 15㎛의 Sn-57% Bi도금을 시행한 것 이외는 실시예 24와 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 본 실시예의 전극간 접속 구조체에 있어서도, 실시예 26과 마찬가지로 반도체칩 전극과 기판전극을 접속하는 도체부는 Ni층 및 Sn-57% Bi층으로 이루어지는 2층 구조를 갖는다.
(실시예 28)
전기 도금법에 의한 도체부의 형성에 있어서, 두께 15㎛의 Sn도금 대신에 두께 15㎛의 Sn-57% Bi도금을 시행한 것 이외는 실시예 25와 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 본 실시예의전극간 접속 구조체에 있어서도, 실시예 26 및 실시예 27과 마찬가지로 반도체칩 전극과 기판 전극을 접속하는 도체부는 Ni층 및 Sn-57% Bi층으로 이루어지는 2층 구조를 갖는다.
(실시예 29)
실시예 17과 동일한 수지 필름을 반도체칩(전극 직경 40㎛, 전극 피치 80㎛, 전극수 3000개)에 대하여 전극을 덮도록 롤마운타((주) M·C·K제)를 사용해서 80℃의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 노광 및 현상을 실시하여 전극이 노출하도록 지름 40㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 그 다음에, 개구부내의 전극의 표면을 촉매 처리했다. 그 다음에, 무전해 도금법에 의해, 개구부 내에 도체부를 형성했다. 구체적으로는 개구부내의 전극상에 두께 17㎛의 Cu도금을 실시하고 또한 두께 3㎛의 Sn도금을 실시했다. 이에 의해, 전극상에 Cu층 및 Sn층의 2층 구조를 갖는 도체부를 구비하면서 접합용의 절연막을 갖는 반도체칩을 얻을 수 있었다. 그리고, 이 반도체칩을 빌드 업 기판에 탑재했다. 이 때, 수지막의 개구부에 형성되어 있는 도체부와 빌드 업 기판의 전극이 대향하도록 위치 맞췄다. 그 다음에, 반도체칩에 20g의 하중을 가하면서, 4℃/min의 승온 속도로 260℃로 가열했다. 그 결과, 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 얻었다.
(실시예 30)
실시예 18과 동일한 수지 필름을 반도체칩(전극 직경 40㎛, 전극 피치 80㎛, 전극수 3000개)에 대하여 전극을 덮도록 롤마운타((주) M·C·K제)를 사용해서 80℃의 가열 하에서 부착하여 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여, UV-YAG레이저를 사용하여 전극이 노출하도록 지름 40㎛의 개구부를 형성했다. 이후의 공정에 대해서는 실시예 29와 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 따라서, 본 실시예의 전극간 접속 구조체에 있어서도, 실시예 29와 마찬가지로 반도체칩 전극과 기판전극을 접속하는 도체부는 Cu층 및 Sn층으로 이루어지는 2층 구조를 갖는다.
(실시예 31)
실시예 19와 동일한 액상수지 조성물을 반도체칩(전극 직경 40㎛, 전극 피치 80㎛, 전극수 3000개)에 대하여 전극을 덮도록 70㎛의 두께로 스핀 코팅하여 80℃의 온도 하에서 건조시켜 20㎛의 수지막을 형성했다. 그 다음에, 해당 수지막에 대하여 노광 및 현상을 실시하여 전극이 노출하도록 지름 40㎛의 개구부를 형성했다. 현상은 N-메틸-2-피로리돈을 사용하여 행했다. 이후의 공정에 대해서는 실시예 29와 마찬가지로 하여 반도체칩이 빌드 업 기판에 플립칩 접합된 전극간 접속 구조체를 제작했다. 본 실시예의 전극간 접속 구조체에 있어서도, 실시예 29 및 실시예 30과 마찬가지로 반도체칩 전극과 기판전극을 접속하는 도체부는 Cu층 및 Sn층으로 이루어지는 2층 구조를 갖는다.
(온도 사이클 시험)
실시예 1∼31의 전극간 접속 구조체의 각각에 대해서, 온도 사이클 시험에 의해 접속 신뢰성을 조사했다. 구체적으로는, 우선 전극간 접속 구조체에 있어서의 각 전극간 접속부에 대해서 초기 도통 저항을 측정했다. 그 다음에,-55℃∼125℃의 범위에서 온도 사이클 시험을 행한 후, 각 접속부의 도통 저항을 측정했다. 온도 사이클 시험은 -55℃에서의 15분간 냉각, 실온에서의 10 분간 방치, 및 125℃에서의 15분간 가열을 1사이클로 하고 이 사이클을 2000회 되풀이했다. 그 결과, 실시예 1∼31의 모든 전극간 접속 구조체에 대해서 각 접속부에 있어서의 저항 상승은 10%미만이며, 양호한 접속부가 형성되어 있는 것이 확인되었다.
(내습 시험)
실시예 1∼31의 전극간 접속 구조체의 각각에 대해서, 내습시험에 의해 접속 신뢰성을 조사했다. 구체적으로는, 우선 전극간 접속 구조체에 있어서의 각 전극간 접속부에 대해서 25℃ 및 습도 60%의 환경 하에서 도통 저항을 측정했다. 그 다음에, 각 전극간 접속 구조체를 121℃ 및 습도 85%의 환경 하에 방치하고, 1000시간 경과 후에 있어서의 각 접속부의 도통 저항을 측정했다. 그 결과, 실시예 1∼31의 모든 전극간 접속 구조체에 대해서 각 접속부에 있어서의 저항 상승은 10%미만이며, 양호한 접속부가 형성되어 있는 것이 확인되었다.
(비교예)
도 7 및 도 8을 참조하여 상술한 방법으로 종래의 플립칩 접합을 행했다. 우선, 반도체칩(전극 직경 70㎛, 전극 피치 150㎛, 전극수 3000개)에 범프를 형성했다. 범프의 형성에 사용한 메탈 마스크는 두께가 50㎛이며 개구부의 지름을 120㎛로 했다. 우선, 이 메탈 마스크의 개구부와 반도체칩의 전극을 위치 맞추면서 메탈 마스크를 반도체칩 상에 재치했다. 그 다음에 메탈 마스크의 개구부에 대하여스퀴지를 채용해서 금속 페이스트를 충전했다. 금속 페이스트는 로진으로서의 폴리 페일(리카 하큐레스제)을 53wt%、용제로서의 2-메틸-2,4-펜타디올 및 디에틸렌글리콜모노부틸에테르를 각각 20wt%、활성제로서의 호박산을 2wt%、틱소제로서의 경화 피마자기름을 5wt%함유하는 플럭스 비어클에 평균 입경 13㎛의 Sn-3.5% Ag분말을 중량비 1:9(Sn-3.5Ag분말의 첨가율은 90wt%)로 혼연 한 것을 사용했다.
금속 페이스트의 충전 후, 메탈 마스크를 제거하고 260℃의 가열 처리를 거쳐서 전극상에 범프를 형성했다. 그 다음에, 플럭스를 빌드 업 기판에 도포했다. 그 다음에, 빌드 업 기판에 대하여, 범프가 형성된 반도체칩을 위치 맞추면서 탑재했다. 그 다음에, 다시 260℃로 가열했다. 그 다음에, 글리콜 에틸계 세정제 (상품명 : 크린 스루, 카오제)를 사용하고, 반도체칩과 빌드 업 기판 사이의 간극의 플럭스를 제거했다. 그 다음에, 액상의 언더 필제를 해당 간극에 충전했다. 이 언더 필제는 액상 타입의 비스페놀 F형 에폭시 수지(상품명 : GY260, 히타치화성제)를 42wt%、경화제로서의 메틸테트라하이드로프탈산무수물(상품명 : HN-2200, 히타치화성제)을 36wt%、촉매로서의 1-시아노에틸-2-에틸-4-메틸이미다졸(상품명 : 2E4MZ-CN, 시코쿠화성제)을 1wt%、평균 입경 4㎛의 실리카 분말을 21wt%함유한다. 언더 필제의 충전 후에 150℃로 2시간의 열처리를 행하고, 해당 언더 필제를 경화시켰다.
이러한 플립칩 접합에 의해 형성된 전극간 접속 구조체에 대해서 실시예 1∼31과 마찬가지로 하여 온도 사이클 시험을 행한 바, 각 접속부에 대해서 20% 이상의 저항 상승이 확인되었다. 또한, 실시예 1∼31과 마찬가지로 하여 내습 시험을 행한 바, 온도 사이클 시험과 마찬가지로 각 접속부에 대해서 20% 이상의 저항 상승이 확인되었다.
이상의 정리로서, 본 발명의 구성 및 그 변형물을 이하에 부기로서 열거한다.
(부기 1)
제 1 전극부를 갖는 제 1 접속 대상물에 대하여 상기 제 1 전극부를 덮도록 수지막을 형성하는 공정과,
상기 수지막에 대하여 상기 제 1 전극부가 노출하도록 개구부를 형성하는 공정과,
금속을 함유하는 금속 페이스트를 상기 개구부에 충전하는 공정과,
상기 제 1 접속 대상물 및 제 2 전극부를 갖는 제 2 접속 대상물을 상기 개구부에 충전된 금속 페이스트와 상기 제 2 전극부가 대향하면서 상기 수지막이 상기 제 2 접속 대상물에 접하도록 배치하는 공정과,
상기 제 1 전극부 및 상기 제 2 전극부가 상기 금속을 거쳐서 전기적으로 접속되는 동시에 상기 수지막이 경화하도록 가열 처리를 행하는 접속 공정을 함유하는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
(부기 2)
상기 금속은 분말 형상의 땜납이며, 상기 접속 공정에서는 상기 분말 형상의 땜납을 용융시키는 부기 1에 기재된 전극간 접속 구조체의 형성 방법.
(부기 3)
상기 금속 페이스트는 수지분을 함유하고, 상기 접속 공정에서는 해당 수지분을 경화시키는 부기 1 또는 2에 기재된 전극간 접속 구조체의 형성 방법.
(부기 4)
상기 수지막은 상기 금속이 용융하는 온도 이하로 연화되는 조성을 갖는 부기 1 내지 3 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 5)
상기 금속은 Ag 또는 Cu이며, 상기 금속 페이스트는 수지분을 함유하고, 상기 접속 공정에서는 상기 금속을 용융시키지 않고 상기 수지분을 경화시키는 부기 1에 기재된 전극간 접속 구조체의 형성 방법.
(부기 6)
상기 수지막은 상기 수지분이 경화하는 온도 이하로 연화되는 조성을 갖는 부기 5에 기재된 전극간 접속 구조체의 형성 방법.
(부기 7)
상기 금속은 80∼380℃의 융점을 갖는 부기 1 내지 6 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 8)
상기 금속은 상기 금속 페이스트에 있어서 30∼70체적% 함유되어 있는 부기 1 내지 7 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 9)
상기 금속 페이스트는 수지분을 함유하고, 해당 수지분 및 상기 수지막은 동일한 주제 수지를 함유하고, 상기 접속 공정에서는 상기 수지분 및 상기 수지막을 일체화하는 부기 1 내지 8 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 10)
상기 수지막은 주제 수지를 함유하고, 상기 금속 페이스트는 수지분을 함유하고, 해당 수지분은 상기 주제 수지를 경화시키기 위한 경화제를 함유하는 부기 1 내지 9 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 11)
상기 금속 페이스트는 수지분을 함유하고, 해당 수지분은 주제 수지를 함유하고, 상기 수지막은 상기 주제 수지를 경화시키기 위한 경화제를 함유하는 부기 1 내지 9 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 12)
제 1 전극부를 갖는 제 1 접속 대상물에 대하여 상기 제 1 전극부를 덮도록 열경화성의 수지막을 형성하는 공정과,
상기 수지막에 대하여 상기 제 1 전극부가 노출하도록 개구부를 형성하는 공정과,
상기 개구부에 도체부를 형성하는 공정과,
상기 제 1 접속 대상물 및 제 2 전극부를 갖는 제 2 접속 대상물을 상기 개구부에 형성된 상기 도체부와 상기 제 2 전극부가 대향하면서 상기 수지막이 상기 제 2 접속 대상물에 접하도록 배치하는 공정과,
상기 제 1 전극부 및 상기 제 2 전극부가 상기 도체부를 거쳐서 전기적으로 접속되는 동시에 상기 수지막이 경화하도록 가열 처리를 행하는 접속 공정을 함유하는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
(부기 13)
상기 접속 공정에서는 상기 도체부가 상기 제 1 전극부 및/또는 상기 제 2 전극부에 대하여 용융 접합되는 부기 12에 기재된 전극간 접속 구조체의 형성 방법.
(부기 14)
상기 도체부는 전기 도금 및/또는 무전해 도금에 의해 형성되는 부기 12 또는 13에 기재된 전극간 접속 구조체의 형성 방법.
(부기 15)
상기 도체부는 복수의 층으로부터 이루어지는 적층구조를 갖고, 각 층은 인접하는 층과는 다른 금속 조성을 갖는 부기 12 내지 14 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 16)
상기 도체부의 적어도 일부는 80∼400℃의 융점을 갖는 부기 12 내지 15 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 17)
제 1 전극부를 갖는 제 1 접속 대상물에 대하여, 상기 제 1 전극부를 덮도록 수지막을 형성하는 공정과,
상기 수지막에 대하여 상기 제 1 전극부가 노출하도록 개구부를 형성하는 공정과,
금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정과,
가열 처리를 행함으로써 상기 개구부에 범프를 형성하는 공정과,
상기 제 1 접속 대상물 및 제 2 전극부를 갖는 제 2 접속 대상물을 상기 범프와 상기 제 2 전극부가 대향하면서 상기 수지막이 상기 제 2 접속 대상물에 접하도록 배치하는 공정과,
상기 제 1 전극부 및 상기 제 2 전극부가 상기 범프를 거쳐서 접속되는 동시에 상기 수지막을 경화시키도록 가열 처리를 행하는 접속 공정을 포함하는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
(부기 18)
상기 수지막은 감광성을 갖고 있는 부기 1 내지 17 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 19)
상기 수지막은 필름 형상인 부기 1 내지 18 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 20)
상기 수지막은 무기 필러를 함유하고, 상기 수지막에 있어서의 상기 무기 필러의 함유율은 30∼70wt%인 부기 1 내지 19 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 21)
상기 접속 공정에서는 상기 제 1 접속 대상물에 대하여 상기 제 2 접속 대상물을 압압하거나 또는 상기 제 2 접속 대상물에 대하여 상기 제 1 접속 대상물을 압압하는 부기 1 내지 20 중 어느 하나에 기재된 전극간 접속 구조체의 형성 방법.
(부기 22)
부기 1 내지 21 중 어느 하나에 기재된 방법에 의해 형성된 것을 특징으로 하는 전극간 접속 구조체.
(부기 23) 제 1 전극부를 구비하는 동시에 제 1 전극부를 노출시키는 개구부를 갖는 수지막으로 덮여져 있는 제 1 접속 대상물에 대하여 상기 제 1 전극부에 대응하는 제 2 전극부를 구비한 제 2 접속 대상물을 접속하기 위한 방법으로서,
금속을 함유하는 금속 페이스트를 상기 개구부에 충전하는 공정과,
상기 제 1 접속 대상물 및 상기 제 2 접속 대상물을 상기 금속 페이스트와 상기 제 2 전극부가 대향하면서 상기 수지막이 상기 제 2 접속 대상물에 접하도록 배치하는 공정과,
상기 제 1 전극부 및 상기 제 2 전극부가 상기 금속을 거쳐서 전기적으로 접속되는 동시에 상기 수지막이 경화하도록 가열 처리를 행하는 접합 공정을 포함하는 것을 특징으로 하는, 접속 방법.
(부기 24)
제 1 전극부를 구비하는 동시에 제 1 전극부를 노출시키는 개구부를 갖는 열경화성의 수지막으로 덮여져 있는 제 1 접속 대상물에 대하여 상기 제 1 전극부에대응하는 제 2 전극부를 구비한 제 2 접속 대상물을 접속하기 위한 방법으로서,
상기 개구부에 도체부를 형성하는 공정과,
상기 제 1 접속 대상물 및 상기 제 2 접속 대상물을 상기 도체부와 상기 제 2 전극부가 대향하면서 상기 수지막이 상기 제 2 접속 대상물에 접하도록 배치하는 공정과,
상기 제 1 전극부와 상기 제 2 전극부가 상기 도체부를 거쳐서 전기적으로 접속되는 동시에 상기 수지막이 경화하도록 가열 처리를 행하는 접합 공정을 포함하는 것을 특징으로 하는 접속 방법.
(부기 25)
제 1 전극부를 구비하는 동시에 제 1 전극부를 노출시키는 개구부를 갖는 수지막으로 덮여져 있는 제 1 접속 대상물에 대하여 상기 제 1 전극부에 대응하는 제 2 전극부를 구비한 제 2 접속 대상물을 접속하기 위한 방법으로서,
금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정과,
가열 처리를 행함으로써 상기 개구부에 범프를 형성하는 공정과,
상기 제 1 접속 대상물 및 상기 제 2 접속 대상물을 상기 범프와 상기 제 2 전극부가 대향하면서 상기 수지막이 상기 제 2 접속 대상물에 접하도록 배치하는 공정과,
상기 제 1 전극부와 상기 제 2 전극부가 상기 범프를 거쳐서 전기적으로 접속되는 동시에 상기 수지막이 경화하도록 가열 처리를 행하는 접합 공정을 포함하는 하는 것을 특징으로 하는, 접속 방법.
(부기 26)
전극부가 마련되어진 접속 대상물에 대하여 상기 전극부를 덮도록 열경화성의 수지막을 형성하는 공정과,
상기 수지막에 대하여 상기 전극부가 노출하도록 개구부를 형성하는 공정과,
상기 개구부에 도체부를 형성하는 공정을 포함하고,
상기 수지막은 가열에 의해 경화 가능한 상태인 것을 특징으로 하는 전극간 접속 구조 중간체의 형성 방법.
(부기 27)
전극부가 마련되어진 접속 대상물에 대하여 상기 전극부를 덮도록 수지막을 형성하는 공정과,
상기 수지막에 대하여 상기 전극부가 노출하도록 개구부를 형성하는 공정과,
금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정을 포함하고,
상기 수지막은 가열에 의해 경화 가능한 상태인 것을 특징으로 하는 전극간 접속 구조 중간체의 형성 방법.
(부기 28)
부기 26 또는 27에 기재된 방법에 의해 형성된 것을 특징으로 하는 전극간 접속 구조 중간체.
(부기 29)
제 1 전극부가 마련되어진 제 1 접속 대상물과,
상기 제 1 전극부에 대향하는 제 2 전극부가 마련되어진 제 2 접속 대상물과,
상기 제 1 전극부와 상기 제 2 전극부를 접속하는 중간이 잘록한 도체부와,
상기 제 1 접속 대상물과 상기 제 2 접속 대상물 사이를 충전 폐쇄(塡塞)하는 밀봉 수지를 구비하는 것을 특징으로 하는 전극간 접속 구조체.
(부기 30)
상기 밀봉 수지는 무기 필러를 함유하고, 상기 밀봉 수지에 있어서의 상기 무기 필러의 함유율은 30∼70wt%인 부기 29에 기재된 전극간 접속 구조체.
(부기 31)
상기 제 1 접속 대상물 및 상기 제 2 접속 대상물은 각각 반도체칩 또는 배선 기판인 청구항 22, 29 및 30 중 어느 하나에 기재된 전극간 접속 구조체.
본 발명에 의하면 반도체칩과 반도체칩의 접합, 반도체칩의 배선 기판에의 실장, 배선 기판과 배선 기판의 접합 등에 있어서, 위치 맞춤을 위한 플럭스의 도포 및 제거 및 언더 필제의 충전을 행하지 않고, 접합 신뢰성의 높은 전극간 접속 구조체를 형성할 수 있다.

Claims (20)

  1. 제 1 전극부를 갖는 제 1 접속 대상물에 대하여 상기 제 1 전극부를 덮도록 수지막을 형성하는 공정과,
    상기 수지막에 대하여 상기 제 1 전극부가 노출하도록 개구부를 형성하는 공정과,
    금속을 함유하는 금속 페이스트를 상기 개구부에 충전하는 공정과,
    상기 제 1 접속 대상물 및 제 2 전극부를 갖는 제 2 접속 대상물을, 상기 개구부에 충전된 금속 페이스트와 상기 제 2 전극부가 대향하면서 상기 수지막이 상기 제 2 접속 대상물에 접하도록 배치하는 공정과,
    상기 제 1 전극부와 상기 제 2 전극부가 상기 금속을 거쳐서 전기적으로 접속되는 동시에 상기 수지막이 경화하도록 가열 처리를 행하는 접속 공정을 포함하는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속은 분말 형상의 땜납이며, 상기 접속 공정에서는 상기 분말 형상의 땜납을 용융시키는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 페이스트는 수지분(分)을 함유하고, 상기 접속 공정에서는 해당수지분을 경화시키는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수지막은 상기 금속이 용융하는 온도 이하로 연화되는 조성을 갖는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  5. 제 1 항에 있어서,
    상기 금속은 Ag 또는 Cu이며, 상기 금속 페이스트는 수지분을 함유하고, 상기 접속 공정에서는 상기 금속을 용융시키지 않고 상기 수지분을 경화시키는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  6. 제 5 항에 있어서,
    상기 수지막은 상기 수지분이 경화하는 온도 이하로 연화되는 조성을 갖는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 금속 페이스트는 수지분을 함유하고, 해당 수지분 및 상기 수지막은 동일한 주제(主劑) 수지를 함유하고, 상기 접속 공정에서는 상기 수지분 및 상기 수지막을 일체화시키는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 수지막은 주제 수지를 함유하고, 상기 금속 페이스트는 수지분을 함유하고, 해당 수지분은 상기 주제 수지를 경화시키기 위한 경화제를 함유하는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 금속 페이스트는 수지분을 함유하고, 해당 수지분은 주제 수지를 함유하고, 상기 수지막은 상기 주제 수지를 경화시키기 위한 경화제를 함유하는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  10. 제 1 전극부를 갖는 제 1 접속 대상물에 대하여 상기 제 1 전극부를 덮도록 열경화성의 수지막을 형성하는 공정과,
    상기 수지막에 대하여 상기 제 1 전극부가 노출하도록 개구부를 형성하는 공정과,
    상기 개구부에 도체부를 형성하는 공정과,
    상기 제 1 접속 대상물 및 제 2 전극부를 갖는 제 2 접속 대상물을, 상기 개구부에 형성된 상기 도체부와 상기 제 2 전극부가 대향하면서 상기 수지막이 상기 제 2 접속 대상물에 접하도록 배치하는 공정과,
    상기 제 1 전극부와 상기 제 2 전극부가 상기 도체부를 거쳐서 전기적으로 접속되는 동시에 상기 수지막이 경화하도록 가열 처리를 행하는 접속 공정을 포함하는 것을 하는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  11. 제 10 항에 있어서,
    상기 접속 공정에서는 상기 도체부가 상기 제 1 전극부 및/또는 상기 제 2 전극부에 대하여 용융 접합되는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 도체부는 전기 도금 및/또는 무전해 도금에 의해 형성되는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 도체부는 복수의 층으로 이루어지는 적층구조를 가지며, 각 층은 인접하는 층과는 다른 금속조성을 갖는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  14. 제 1 전극부를 갖는 제 1 접속 대상물에 대하여 상기 제 1 전극부를 덮도록 수지막을 형성하는 공정과,
    상기 수지막에 대하여 상기 제 1 전극부가 노출하도록 개구부를 형성하는 공정과,
    금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정과,
    가열 처리를 행함으로써 상기 개구부에 범프를 형성하는 공정과,
    상기 제 1 접속 대상물 및 제 2 전극부를 갖는 제 2 접속 대상물을, 상기 범프와 상기 제 2 전극부가 대향하면서 상기 수지막이 상기 제 2 접속 대상물에 접하도록 배치하는 공정과,
    상기 제 1 전극부와 상기 제 2 전극부가 상기 범프를 거쳐서 접속되는 동시에 상기 수지막을 경화시키도록 가열 처리를 행하는 접속 공정을 포함하는 것을 특징으로 하는 전극간 접속 구조체의 형성 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 방법에 의해 형성된 것을 특징으로 하는 전극간 접속 구조체.
  16. 전극부가 마련되어진 접속 대상물에 대하여 상기 전극부를 덮도록 열경화성의 수지막을 형성하는 공정과,
    상기 수지막에 대하여 상기 전극부가 노출하도록 개구부를 형성하는 공정과,
    상기 개구부에 도체부를 형성하는 공정을 포함하고,
    상기 수지막은 가열에 의해 경화 가능한 상태인 것을 특징으로 하는 전극간 접속 구조 중간체의 형성 방법.
  17. 전극부가 마련되어진 접속 대상물에 대하여 상기 전극부를 덮도록 수지막을형성하는 공정과,
    상기 수지막에 대하여 상기 전극부가 노출하도록 개구부를 형성하는 공정과,
    금속을 함유하는 범프 형성 재료를 상기 개구부에 충전하는 공정을 포함하고,
    상기 수지막은 가열에 의해 경화 가능한 상태인 것을 특징으로 하는 전극간 접속 구조 중간체의 형성 방법.
  18. 제 16 항 또는 제 17 항에 기재된 방법에 의해 형성된 것을 특징으로 하는 전극간 접속 구조 중간체.
  19. 제 1 전극부가 마련되어진 제 1 접속 대상물과,
    상기 제 1 전극부에 대향하는 제 2 전극부가 마련되어진 제 2 접속 대상물과,
    상기 제 1 전극부와 상기 제 2 전극부를 접속하는 중간이 잘록한 도체부와,
    상기 제 1 접속 대상물과 상기 제 2 접속 대상물 사이를 충전 폐쇄하는 밀봉 수지를 구비하는 것을 특징으로 하는 전극간 접속 구조체.
  20. 제 15 항 또는 제 19 항에 있어서,
    상기 제 1 접속 대상물 및 상기 제 2 접속 대상물은 각각 반도체칩 또는 배선 기판인 것을 특징으로 하는 전극간 접속 구조체.
KR1020020023626A 2001-10-29 2002-04-30 전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체 Expired - Fee Related KR100766984B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001331122 2001-10-29
JPJP-P-2001-00331122 2001-10-29
JP2002065894A JP3866591B2 (ja) 2001-10-29 2002-03-11 電極間接続構造体の形成方法および電極間接続構造体
JPJP-P-2002-00065894 2002-03-11

Publications (2)

Publication Number Publication Date
KR20030035787A true KR20030035787A (ko) 2003-05-09
KR100766984B1 KR100766984B1 (ko) 2007-10-15

Family

ID=26624171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020023626A Expired - Fee Related KR100766984B1 (ko) 2001-10-29 2002-04-30 전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체

Country Status (6)

Country Link
US (2) US6670264B2 (ko)
EP (1) EP1306897B1 (ko)
JP (1) JP3866591B2 (ko)
KR (1) KR100766984B1 (ko)
CN (1) CN1287648C (ko)
TW (1) TW518918B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852251B1 (ko) * 2006-07-21 2008-08-14 미쓰비시덴키 가부시키가이샤 실장 단자 기판 및 이것을 사용한 표시장치
KR100923501B1 (ko) * 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
US7295966B2 (en) * 2002-01-14 2007-11-13 Microsoft Corporation System for normalizing a discourse representation structure and normalized data structure
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US7017795B2 (en) * 2003-11-03 2006-03-28 Indium Corporation Of America Solder pastes for providing high elasticity, low rigidity solder joints
CN1946795B (zh) * 2003-11-21 2010-06-23 洛德公司 晶片用双阶段底部填充胶
JP2005259848A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
US7560519B2 (en) * 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
JP4179312B2 (ja) 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
US7911064B2 (en) * 2005-03-07 2011-03-22 Panasonic Corporation Mounted body and method for manufacturing the same
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
WO2007023747A1 (ja) * 2005-08-23 2007-03-01 Rohm Co., Ltd. 半導体チップおよびその製造方法ならびに半導体装置
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
JP4992310B2 (ja) * 2006-06-16 2012-08-08 富士通株式会社 積層基板の製造方法
JP2008218552A (ja) * 2007-03-01 2008-09-18 Nec Corp 電子部品の実装基板および実装方法
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
CN102027584B (zh) * 2008-05-16 2013-03-27 住友电木株式会社 半导体组件的制造方法和半导体组件
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US8563357B2 (en) * 2008-06-26 2013-10-22 Infineon Technologies Ag Method of packaging a die
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
JP2011258838A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 積層回路基板、接着シート、積層回路基板の製造方法および接着シートの製造方法
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
TW201306202A (zh) * 2011-07-21 2013-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5874343B2 (ja) * 2011-11-18 2016-03-02 富士通株式会社 積層回路基板の製造方法、積層回路基板、および電子機器
KR101375297B1 (ko) * 2011-12-22 2014-03-17 제일모직주식회사 반도체용 접착 조성물 및 이를 포함하는 접착 필름
KR20140047935A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2014082359A (ja) * 2012-10-17 2014-05-08 Olympus Corp 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
JP2014179472A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd モジュールおよびその製造方法
JP6139970B2 (ja) * 2013-05-13 2017-05-31 クアーズテック株式会社 電極埋め込み石英部材及びその製造方法
JP6432737B2 (ja) 2015-03-04 2018-12-05 セイコーエプソン株式会社 Ｍｅｍｓデバイス、ヘッド及び液体噴射装置
TWI606565B (zh) * 2016-08-31 2017-11-21 金寶電子工業股份有限公司 封裝結構及其製作方法
JP6160788B1 (ja) 2017-01-13 2017-07-12 千住金属工業株式会社 フラックス
US10492297B2 (en) * 2017-02-22 2019-11-26 Xerox Corporation Hybrid nanosilver/liquid metal ink composition and uses thereof
US20190194506A1 (en) * 2017-12-22 2019-06-27 International Business Machines Corporation Low temperature adhesive bond material
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
US11495564B2 (en) * 2018-05-25 2022-11-08 Panasonic Intellectual Property Management Co., Ltd. Electronic-part-reinforcing thermosetting resin composition, semiconductor device, and method for fabricating the semiconductor device
JP7631153B2 (ja) * 2021-09-14 2025-02-18 株式会社東芝 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601849A (ja) * 1983-06-17 1985-01-08 Sharp Corp 電子部品の接続方法
JPS60217646A (ja) * 1984-04-13 1985-10-31 Toshiba Corp バンプ電極形半導体装置の製造方法
JP2676828B2 (ja) 1988-09-30 1997-11-17 株式会社デンソー 混成集積回路装置の製造方法
JP3388547B2 (ja) 1991-04-26 2003-03-24 富士通株式会社 部品実装方法
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JPH05326628A (ja) 1992-05-21 1993-12-10 Fujitsu General Ltd フリップチップの実装方法
JPH06262386A (ja) 1993-03-17 1994-09-20 Matsushita Electric Ind Co Ltd 無洗浄クリーム半田
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
JP2532825B2 (ja) 1995-03-13 1996-09-11 松下電器産業株式会社 半導体装置の製造方法
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
KR100201045B1 (ko) * 1996-02-05 1999-06-15 포만 제프리 엘 전기적 접속을 위한 도전성 복합물 및 이를 이용한 방법
JPH09260059A (ja) 1996-03-18 1997-10-03 Nec Corp 有機薄膜ｅｌ素子の電極接続構造，その電極の取り出し方法，及び有機薄膜ｅｌ装置
JPH10125726A (ja) * 1996-10-21 1998-05-15 Fuji Xerox Co Ltd 基板及び基板の接続方法
EP0929592B1 (en) * 1997-07-24 2006-03-15 Henkel Corporation Thermosetting resin compositions useful as underfill sealants
JPH11135552A (ja) 1997-10-30 1999-05-21 Ricoh Co Ltd 半導体装置製造方法
JPH11191673A (ja) 1997-12-25 1999-07-13 Victor Co Of Japan Ltd はんだプリコート方法
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
JPH11312710A (ja) * 1998-04-30 1999-11-09 Murata Mfg Co Ltd 電子部品の接続方法および接続構造
WO2000033127A1 (fr) * 1998-11-30 2000-06-08 Teijin Limited Dispositif a cristaux liquides et substrat conducteur transparent prefere
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
JP3575384B2 (ja) * 2000-03-27 2004-10-13 関西日本電気株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852251B1 (ko) * 2006-07-21 2008-08-14 미쓰비시덴키 가부시키가이샤 실장 단자 기판 및 이것을 사용한 표시장치
KR100923501B1 (ko) * 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법

Also Published As

Publication number Publication date
EP1306897B1 (en) 2013-12-11
US20030080397A1 (en) 2003-05-01
US20040106232A1 (en) 2004-06-03
EP1306897A3 (en) 2005-05-11
KR100766984B1 (ko) 2007-10-15
CN1287648C (zh) 2006-11-29
JP3866591B2 (ja) 2007-01-10
US6670264B2 (en) 2003-12-30
CN1416311A (zh) 2003-05-07
TW518918B (en) 2003-01-21
JP2003204148A (ja) 2003-07-18
EP1306897A2 (en) 2003-05-02
US6873056B2 (en) 2005-03-29

Similar Documents

Publication Publication Date Title
KR100766984B1 (ko) 전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체
US20010030062A1 (en) Conductive composition
WO2006030674A1 (ja) フリップチップ実装方法及びフリップチップ実装体
JP2002151170A (ja) 導電性材料の使用方法
TWI870408B (zh) 製造電子零件裝置的方法以及電子零件裝置
TW200947573A (en) Method of forming solder connections, electronic device, and method for manufacturing the same
WO2001047660A1 (fr) Flux de durcissement, resist de soudage, boitier de semi-conducteur renforce par flux de durcissement, dispositif semi-conducteur et procede de production de boitier de semi-conducteur et de dispositif semi-conducteur
KR20200016264A (ko) 반도체용 필름형 접착제, 반도체 장치의 제조 방법 및 반도체 장치
WO2004070826A1 (ja) 電極間接続構造体の形成方法および電極間接続構造体
JP4802987B2 (ja) 接着フィルム
JP2004063770A (ja) 電極間接続構造体の形成方法
KR20120022580A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
JP4083601B2 (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP3506003B2 (ja) 異方性導電接着材
JP2006279066A (ja) 多層配線板およびその製造方法
JP3929922B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP2002033580A (ja) 多層配線板およびその製造方法
JP3968051B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP2004244486A (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP4314760B2 (ja) 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法
JP2001184949A (ja) 異方導電性材料
JP4415920B2 (ja) 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
JP2002176265A (ja) 多層配線板およびその製造方法
JP2001298049A (ja) 接続用複合金属粒子およびペースト、接続基板
JP4293002B2 (ja) 多層配線板の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020430

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060427

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020430

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070426

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070912

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071008

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071009

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20101007

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110920

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120924

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130924

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150918

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160921

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170919

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180918

Start annual number: 12

End annual number: 12

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210719