KR20030035316A - 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조 - Google Patents

Abstract

본 발명은 핫 스왑 및 이중화 구현에 관한 것으로, 본 발명에 따른 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조는, 시스템이 운용 중에 삽입 또는 제거되는 보드를 인식하기 위한 핫 스왑 동작을 하도록 제어신호를 출력하는 PCI 정합부와; 상기 PCI 정합부의 제어신호에 따른 핫 스왑 동작을 위한 인터럽트 신호를 세팅하는 핫 스왑 제어부와; 상기 핫 스왑 제어부에서 세팅한 인터럽트 신호정보 및 보드의 상태정보를 가지는 레지스터와; 상기 레지스터의 인터럽트 정보를 주기적으로 체크하여 핫 스왑동작을 수행하고, 시스템을 전반적으로 제어하는 CPU와; 핫 스왑 동작을 위한 프로그램정보를 가지는 핫 스왑 로직과; 시스템의 이중화를 위한 보드의 액티브 또는 스탠바이 모드를 선택하여 동작하도록 하는 이중화 로직과; 각 보드의 상태정보를 가지고 입출력 보드와 연결되는 포트 스캔 비트부를 포함하여 구성된다.

이 같은 본 발명에 의하면, 핫 스왑 동작시 보드 삽입에 따른 에러로 시스템이 정지되는 것을 방지하고, 이중화 구현에 있어서 각 보드의 상태를 파악하여 데이터를 송수신 함으로써, 보드 절체시의 데이터 손실을 방지할 수 있는 효과가 기대된다.

Description

핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조{Main processing circuit data board structure for hot swap}

본 발명은 핫 스왑(Hot swap)을 위한 MPCD(main processing circuit data) 보드에 관한 것으로, 특히 핫 스왑을 구현하는데 있어서 발생되는 시스템 오류동작 및 데이터 손실을 방지할 수 있도록 하는 핫 스왑을 위한 MPCD 보드 구조에 관한 것이다.

핫 스왑은 시스템이 동작하는 상태에서 고장이나 이상이 있는 보드를 교체하거나, 새로운 기능을 추가하기 위한 보드를 교체하는데 있어서, 시스템의 정지 없이 보드의 교체가 가능하도록 하는 기능을 말한다.

특히, 통신이나 발전소와 같은 경우 한번 시스템이 정지되면, 물적, 경제적으로 엄청난 피해를 입을 수 있기 때문에 시스템 보드 한 두장의 고장으로 시스템을 정지시킬 수는 없으므로, 이중, 3중으로 백업 시스템을 꾸미는 방법을 택할 수 있는데 이때의 비용이 많이 든다는 문제를 극복하기 위해서 핫 스왑 방식이 생겨난 것이다.

상기의 핫 스왑 방식은 보드의 핀 길이를 다르게 하여 보드의 삽입 및 제거시 짧은 시간동안에 보드 상태를 읽고, 시스템에서 처리 및 초기화 등을 지원해야 한하는데, 기본적으로 백플레인(backplane)과 커넥터(connector)로 이루어진다.

또한, 상기 핫 스왑 방식은 시스템의 이중화와 연관이 있는데, 상기 이중화 장치는 디스크어레이와 데이터 버스로 연결된 2대의 특수자원장치 중 먼저 활성화된 장치가 액티브(Active)가 되고, 다른 하나는 스탠바이(Standby)로 동작하며, 스탠바이는 완전한 대기상태가 아닌 다른 서비스를 제공할 수 있는 핼프-스탠바이(Half Standby)기능을 제공하며, 액티브 특수 자원장치의 고장 시 스탠바이 특수 자원장치가 액티브가 되며, 다른 장치들은 바뀐 액티브 장치를 통해 시스템 동작을 계속 유지하도록 한다.

그리고, 상기 바뀐 액티브 장치에 의해 시스템이 동작하는 동안 핫 스왑 방식을 이용하여 교체되도록 할 수 있도록 하여, 시스템이 정지하지 않도록 고장난 부분을 교체할 수 있도록 하는 것이다.

상기와 같은 종래의 핫 스왑 방식에서 보드를 삽입할 때의 핫 스왑동작은 도 1과 같다.

도 1은 종래의 핫 스왑의 보드 삽입에 따른 동작 순서를 나타낸 플로우 차트이다.

도 1을 참조하면, 시스템이 동작 중에 보드를 삽입하면(S101), 기초전원(early power)이 공급되면서 보드가 삽입되었음을 알리는 신호 'INS'비트가 세팅되어 핫 스왑동작을 컨트롤하는 컨트롤러에 전송되고(S12), 이에 따라 상기 핫 스왑 컨트롤러에서 핫 스왑동작을 위한 ENUM신호를 세팅하면, 상기 ENUM 신호는 호스트 보드로 전송된다(S13).

이때, 상기 호스트 보드는 여러 개의 슬롯을 가진 시스템에 있어서, 시스템이 동작을 시작하면, 그 중에 어느 하나의 슬롯에 삽입된 호스트 보드로 정해지며, 나머지 슬롯에 삽입된 보드의 삽입 및 제거 등을 위한 시그널을 CPU와 송수신 하게 되는데, 이때의 호스트 보드로 동작하는 보드는 시스템의 동작시 결정되게 된다.

상기 호스트 보드가 ENUM 신호를 수신하면, 인터럽트 신호 'INT4_HW'를 세팅하고(S14), 상기 인터럽트 신호는 CPU로 전달된다.

상기 인터럽트 신호를 전달받은 CPU는 인터럽트 신호를 인식하여 수행하기에 앞서 인터럽트 신호를 클리어한다(S15).

또한, CPU는 인터럽트 신호에 의한 보드의 자원할당등의 초기화동작을 하고(S16), 보드의 초기화 후에 시스템은 상기 삽입된 보드가 제공하는 기능을 서비스받을 수 있으며, 정상 동작을 하게 된다(S17).

상기와 같은 핫 스왑을 통해 시스템은 중지하지 않고, 보드를 삽입 또는 교체할 수 있게 되는 것이다.

그러나, 상기와 같은 핫 스왑에 있어서 상기 단계 S15에서 CPU가 인터럽트를 인식하고 클리어 하려고 할 때, 보드의 삽입에 문제가 발생하여 계속하여 보드 삽입동작 신호가 인가되면 CPU가 인터럽트를 클리어 하려고 해도 할 수가 없는 상황이 발생한다.

이러한 경우, CPU는 계속하여 인터럽트 신호를 클리어 하려고 하기 때문에 시스템이 정지해 버리는 문제가 발생하는 것이다.

또한 이중화를 구현하는데 있어서 데이터 전송을 DMA(direct memory access)방식을 사용하여 CPU를 거치지 않고 데이터 송수신을 하는 경우, 메인 보드에서는 각 I/O 보드의 상태를 전원 인가 유무에 따라 판단하여, 전원이 인가된 보드로는 자유롭게 데이터 송수신을 하게 되는데, 이러한 경우 보드를 절체할 때 데이터를 손실할 수 있는 문제가 발생하게 된다.

상기와 같은 문제를 해결하기 위해서, 본 발명은 핫 스왑을 통한 이중화를 구현하는데 있어서, 보드의 삽입시 CPU로 인터럽트 신호를 직접 보내어 보드 삽입동작을 수행하는 방식이 보드 삽입에러가 발생하면 시스템을 중지시킬 수 있는 문제가 생기고, 이중화로 인한 DMA 방식으로 데이터 송수신을 하는데 있어서도, 시스템이 보드의 삽입 및 제거를 전원공급 유무로만 판단하기 때문에 데이터 손실이 발생할 수 있는 것을, 핫 스왑에서 CPU로 전송되는 인터럽트를 디스에이블 시키고 인터럽트 서비스 루틴 레지스터를 폴링 형식으로 주기적으로 참조하여 CPU에게 알리는 방법을 사용함으로써, 인터럽트가 계속하여 CPU로 인가되는 것을 방지하고, 이중화 구현시의 고속 처리를 위한 DMA를 이용할 때 보드 절체시 데이터 손실이 발생할 수 있는 것을, 각 보드의 알람정보를 송수신하는 PSB(port scan bit)를 이용하여 각 보드의 상태를 보다 자세히 알 수 있도록 하여 데이터 송수신을 제어하여 데이터 손실을 방지하도록 하는 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조를 제공함에 그 목적이 있다.

도 1은 종래의 핫 스왑의 보드 삽입에 따른 동작 순서를 나타낸 플로우 차트.

도 2는 본 발명의 실시 예에 따른 핫 스왑을 위한 MPCD 보드의 구조를 나타낸 블록도.

도 3은 본 발명의 실시 예에 따른 핫 스왑을 위한 MPCD 보드의 데이터 송신 방지 방법을 위한 PSB 연결 모습을 나타낸 블록도.

본 발명에 따른 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조는,

시스템이 운용 중에 삽입 또는 제거되는 보드를 인식하기 위한 핫 스왑 동작을 하도록 제어신호를 출력하는 PCI 정합부와;

상기 PCI 정합부의 제어신호에 따른 핫 스왑 동작을 위한 인터럽트 신호를 세팅하는 핫 스왑 제어부와;

상기 핫 스왑 제어부에서 세팅한 인터럽트 신호정보 및 보드의 상태정보를 가지는 레지스터와;

상기 레지스터의 인터럽트 정보를 주기적으로 체크하여 핫 스왑동작을 수행하고, 시스템을 전반적으로 제어하는 CPU를 포함하여 구성되는 것을 특징으로 한다.

바람직하게, 상기 보드는 핫 스왑 동작을 위한 프로그램정보를 가지는 핫 스왑 로직과;

시스템의 이중화를 위한 보드의 액티브 또는 스탠바이 모드를 선택하여 동작하도록 하는 이중화 로직과;

각 보드의 상태에 따른 신호를 출력하는 포트 스캔 비트부를 더 포함하여 구성되는 것을 특징으로 한다.

바람직하게, 상기 각 보드간의 데이터 송수신에 앞서 상기 포트 스캔 비트부에서 전송되는 보드 상태정보를 파악하여 데이터 송수신을 결정하도록 하는 것을 특징으로 한다.

바람직하게, 상기 포트 스캔 비트부에서 나타내는 보드 상태정보는

보드가 슬롯에 삽입되어 있음을 나타내는 삽입상태정보와;

상기 삽입된 보드가 액티브 또는 스탠바이 상태 유무를 나타내는 액티브 상태정보와;

상기 삽입된 보드의 정상 유무를 나타내는 보드 정상 유무 정보와;

상기 보드의 타스크가 살아있는 상태로 서비스가 가능한가를 나타내는 동작유무상태정보를 나타내는 것을 특징으로 한다.

상기와 같이 구성되는 본 발명에 따른 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조에 대하여 첨부된 도면을 참조하여 좀더 자세히 설명하면 다음과 같다.

도 2는 본 발명의 실시 예에 따른 핫 스왑을 위한 MPCD 보드의 구조를 나타낸 블록도이다.

도 2를 참조하면, 시스템의 메인보드인 MPCD보드가 각각 액티브(100)보드와 스탠바이(200)보드로 이중 구현되어 있으며, 상기 액티브 보드(100)로부터 자원을 할당받아 시스템의 부가기능을 제공하기 위한 I/O 보드(300)를 포함하여 구성된 시스템 구성을 가지며, 본 발명에 대한 설명을 위해 다수의 I/O 보드 중에서 하나의 I/O 보드만을 예를 들어 구성하였다.

특히, 상기 액티브 보드(100)와 스탠바이 보드(200)는 시스템 동작에 있어서 액티브 상태인 보드와 스탠바이 상태인 보드로 나누어 동작하는 보드로써 그 구성이 동일한데, 시스템이 운용 중에 삽입 또는 제거되는 보드를 인식하기 위한 핫 스왑 동작을 하도록 제어신호를 출력하는 PCI 정합부(110, 210)와, 상기 PCI 정합부(110, 210)의 제어신호에 따른 핫 스왑 동작을 위한 인터럽트 신호를 세팅하는 핫 스왑 제어부(120, 220)와, 상기 핫 스왑 제어부(120, 220)에서 세팅한 인터럽트 신호정보 및 보드의 상태정보를 가지는 레지스터(130, 230)와, 상기 레지스터(130, 230)의 인터럽트 정보를 주기적으로 체크하여 핫 스왑동작을 수행하고, 시스템을 전반적으로 제어하는 CPU(140, 240)와, 핫 스왑 동작을 위한 프로그램정보를 가지는 핫 스왑 로직(150, 250)과, 시스템의 이중화를 위한 보드의 액티브 또는 스탠바이 모드를 선택하여 동작하도록 하는 이중화 로직(160, 260)과, 각 I/O 보드(300)와 연결되어 I/O 보드의 상태에 따른 데이터 송수신을 결정하도록 하는 상태정보 비트를 전송 받는 PSB 부(170, 270)를 포함하여 구성된다.

또한, 상기 I/O보드(300)는 보드의 상태정보를 출력하는 PSB부(310)와, 핫스왑 위한 핫 스왑 제어부(320)와, PCI 정합부(330)와 CPU(340)를 포함하여 구성된다.

상기와 같은 구조를 가지는 MPCD보드는 액티브 보드(100)가 동작 중일 때의 핫 스왑을 설명하면, I/O 보드(300)의 삽입에 따라 PCI 정합부(110)는 ENUM 신호를 출력하여 핫 스왑 제어부(120)에서 인터럽트 신호를 세팅하도록 한다.

상기 인터럽트 신호인 'INT4_HW' 신호는 상기 레지스터(130)에 저장되는데, CPU는 폴링 방식에 의해서 주기적으로 레지스터(130)의 인터럽트 정보를 확인하여 인터럽트가 세팅되어 있으면, 보드 자원할당 등 초기화를 위한 핫 스왑을 하도록 다른 동작을 잠시 중지시키게 된다.

상기와 같은 방식으로 핫 스왑동작을 실행하면, 보드의 삽입에 문제가 발생하였다 해도, CPU(140)로 인가되는 인터럽트 신호가 없으므로 시스템이 중지되는 문제를 해결할 수 있다.

또한, 도2와 같은 이중화 시스템에서의 보드 교체로 인한 데이터 손실을 방지하기 위해서는 도 3과 같은 PSB 연결을 할 수 있다.

도 3은 본 발명의 실시 예에 따른 핫 스왑을 위한 MPCD 보드의 데이터 송신 방지 방법을 위한 PSB 연결 모습을 나타낸 블록도이다.

도 3을 참조하면, 다수의 슬롯에 있어서, 액티브 상태의 MPCC(main processing circuit call) /MPCD보드와 스탠바이 상태의 MPCC 보드가 있으며, 다양한 I/O 보드가 이중으로 구성된 상태에서 각 보드에 PSB(Port scan bit) 신호가 각각 액티브 상태의 메인보드로 수신되어, 데이터 송수신을 제어하도록 한다.

상기 PSB 신호의 종류는 4가지이며 표 1과 같은 의미를 가지는 신호이다.

플래그	세팅	클리어	목적
INJ	1	0	삽입(injection) 각 보드의 삽입상태를 나타냄
ACT	1	0	동작(act) 이중화 보드에서 현재 엑티브 보드임을 나타냄
NOR	1	0	정상(normal) 각 보드가 정상상태임을 나타냄
OPR	1	0	동작(operation) 각 보드의 타스크가 살이 있는 상태로 서비스가 가능함을 나타냄

상기의 표 1에서와 같이 PSB 신호는 보드의 삽입상태, 액티브 또는 스탠바이 상태, 정상 유무 상태, 동작유무 상태를 차례로 전송하게 된다.

따라서, 데이터를 송신하기 위해서는 송신할 보드의 PSB 신호를 기다려 OPR신호가 '1'로 세팅된 신호가 수신될 때까지 기다리게 되고, 상기 신호 OPR 신호가 '1'로 세팅되어 수신되면, 비로소 데이터를 전송하게 된다.

이때의 OPR 비트는 소프트웨어적으로 세팅한 주제어/상태 레지스터(master control and status register)의 OPR 비트를 이용하게 된다.

이 같은 방식은 보드에 인가되는 전원의 온(ON)/오프(OFF)만으로 데이터 송수신을 결정하는 종래에 방식에 비해 데이터 손실을 방지할 수 있는 효과가 제공되는 것이다.

이상에서 설명한 바와 같이, 본 발명에 따른 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조는 핫 스왑에 있어서, 보드의 삽입시 삽입동작에 에러가 발생하면 계속하여 CPU로 인가되는 인터럽트로 인해 시스템이 정지되는 문제를 시스템에 인가되는 인터럽트를 디스에이블 시키고, 인터럽트 서비스 루틴 레지스터의 인터럽트 정보를 폴링 방식에 의해 정기적으로 체크하여 CPU에 알리게 하여 시스템이 중지되는 문제를 해결하고, 이중화에 따른 고속 데이터 송수신에 있어서, 보드의 상태를 전원의 공급유무로 판단하여 제대로 보드의 상태를 인지하지 못하고, 이에 따라 손실되는 데이터 손실을 각 보드의 삽입상태, 동작상태, 정상유무, 동작상태를 나타내는 PSB 비트를 수신하여 데이터 송수신을 결정하여 동작하게 함으로써 각 보드의 상태를 충분히 파악하여 데이터를 전송하므로 데이터 손실을 방지할 수 있는 효과가 있다.

Claims (4)

1. 시스템이 운용 중에 삽입 또는 제거되는 보드를 인식하기 위한 핫 스왑 동작을 하도록 제어신호를 출력하는 PCI 정합부와;

   상기 PCI 정합부의 제어신호에 따른 핫 스왑 동작을 위한 인터럽트 신호를 세팅하는 핫 스왑 제어부와;

   상기 핫 스왑 제어부에서 세팅한 인터럽트 신호정보 및 보드의 상태정보를 가지는 레지스터와;

   상기 레지스터의 인터럽트 정보를 주기적으로 체크하여 핫 스왑동작을 수행하고, 시스템을 전반적으로 제어하는 CPU를 포함하여 구성되는 것을 특징으로 하는 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조.
2. 제 1항에 있어서, 상기 보드는 핫 스왑 동작을 위한 프로그램정보를 가지는 핫 스왑 로직과;

   시스템의 이중화를 위한 보드의 액티브 또는 스탠바이 모드를 선택하여 동작하도록 하는 이중화 로직과;

   각 보드의 상태에 따른 신호를 출력하는 포트 스캔 비트부를 더 포함하여 구성되는 것을 특징으로 하는 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조.
3. 제 2항에 있어서, 상기 각 보드간의 데이터 송수신에 앞서 상기 포트 스캔 비트부에서 전송되는 보드 상태정보를 파악하여 데이터 송수신을 결정하도록 하는 것을 특징으로 하는 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조.
4. 제 3항에 있어서, 상기 포트 스캔 비트부에서 나타내는 보드 상태정보는

   보드가 슬롯에 삽입되어 있음을 나타내는 삽입상태정보와;

   상기 삽입된 보드가 액티브 또는 스탠바이 상태 유무를 나타내는 액티브 상태정보와;

   상기 삽입된 보드의 정상 유무를 나타내는 보드 정상 유무 정보와;

   상기 보드의 타스크가 살아있는 상태로 서비스가 가능한가를 나타내는 동작유무 상태정보를 나타내는 것을 특징으로 하는 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조.