KR20030028076A - An apparatus for testing capability of an ethernet switch - Google Patents
An apparatus for testing capability of an ethernet switch Download PDFInfo
- Publication number
- KR20030028076A KR20030028076A KR1020010060003A KR20010060003A KR20030028076A KR 20030028076 A KR20030028076 A KR 20030028076A KR 1020010060003 A KR1020010060003 A KR 1020010060003A KR 20010060003 A KR20010060003 A KR 20010060003A KR 20030028076 A KR20030028076 A KR 20030028076A
- Authority
- KR
- South Korea
- Prior art keywords
- ethernet
- mac address
- port
- ethernet switch
- traffic
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 238000013519 translation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000013475 authorization Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/09—Mapping addresses
- H04L61/25—Mapping addresses of the same type
- H04L61/2596—Translation of addresses of the same type other than IP, e.g. translation from MAC to MAC addresses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2101/00—Indexing scheme associated with group H04L61/00
- H04L2101/60—Types of network addresses
- H04L2101/618—Details of network addresses
- H04L2101/622—Layer-2 addresses, e.g. medium access control [MAC] addresses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Environmental & Geological Engineering (AREA)
- Power Engineering (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
본 발명은 2 포트의 이더넷 트래픽 생성 및 분석기를 이용하여 다중 포트 이더넷 스위치의 풀 포트 트래픽 성능을 측정하는 장치에 관한 것이다.The present invention relates to an apparatus for measuring full port traffic performance of a multi-port Ethernet switch using a two-port Ethernet traffic generator and analyzer.
이 이더넷 스위치의 성능 측정장치는, 이더넷 트래픽을 생성하여 이더넷 스위치의 입력포트로 제공한 후 상기 이더넷 스위치로부터 정상적으로 되돌아오는 출력 이더넷 패킷의 수를 카운트하여 상기 이더넷 스위치의 성능을 시험하는 2포트 이더넷 트래픽 생성 및 분석장치와, 상기 이더넷 스위치의 임의의 2 포트 사이에 연결되며 MAC 주소가 할당되고, 상기 이더넷 스위치와 연결된 한 포트로부터 입력되는 이더넷 패킷의 출발지 MAC 주소와 목적지 MAC 주소와 패킷종류를 변환하여 다른 포트로 출력하는 다수의 MAC 주소 변환기를 구비하는데, 상기 다수의 MAC 주소 변환기 중 하나의 MAC 주소 변환기와 상기 이더넷 스위치 사이에 상기 2포트 이더넷 트래픽 생성 및 분석장치가 연결되어, 상기 2포트 이더넷 트래픽 생성 및 분석장치에서 생성된 이더넷 트래픽이 상기 이더넷 스위치와 상기 다수의 MAC 주소 변환기를 번갈아 가면서 통과한 후 상기 2포트 이더넷 트래픽 생성 및 분석장치에 입력되도록 한다.The Ethernet switch performance measuring device generates Ethernet traffic and provides it as an input port of the Ethernet switch, and then counts the number of output Ethernet packets normally returned from the Ethernet switch to test the performance of the Ethernet switch. Between the generation and analysis device and any two ports of the Ethernet switch and assigned a MAC address, and converts the source MAC address, the destination MAC address and the packet type of the Ethernet packet input from one port connected to the Ethernet switch. And a plurality of MAC address translators for outputting to other ports, wherein the two-port Ethernet traffic generating and analyzing device is connected between one of the plurality of MAC address translators and the Ethernet switch. Ethernet traffic generated by the generation and analysis device After passing through the Ethernet switch going alternately with the plurality of MAC address converter such that the input to the two ports of Ethernet traffic generation and analysis device.
Description
본 발명은 이더넷 스위치의 성능 측정장치에 관한 것으로서, 보다 상세하게 설명하면 2 포트의 이더넷 트래픽 생성 분석기를 이용하여 다중 포트 이더넷 스위치의 풀 포트 트래픽 시험을 시행하여 그 성능을 측정하는 장치에 관한 것이다.The present invention relates to an apparatus for measuring performance of an Ethernet switch, and more particularly, to an apparatus for performing a full port traffic test of a multi-port Ethernet switch using a 2-port Ethernet traffic generation analyzer and measuring the performance thereof.
이더넷 스위치는 다수의 단말기가 연결되어 근거리 네트워크(LAN : Local Area Network) 토폴로지(Topology) 망을 구현하며, 여러 포트들로부터 동시에 트래픽을 수신하여 버퍼에 저장한 후, 각각의 목적지 주소를 검사하여 이들을 동시에 각각 적합한 출력포트로 송신하는 장치이다.Ethernet switch is connected with multiple terminals to implement a local area network (LAN) topology network.The Ethernet switch receives traffic from several ports at the same time, stores them in a buffer, and checks each destination address. At the same time, each device transmits to the appropriate output port.
이더넷 스위치는 복수개의 포트들과, 프레임을 수신하여 목적지 주소와 출발지 주소를 검사하는 주소변환논리회로와, 각 포트들로부터 입력되는 프레임을 저장하는 공용 메모리와, 공용 메모리에 저장된 프레임을 목적지 주소에 해당하는 포트로 전달하는 스위칭 패브릭으로 구성된다. IEEE 802.3 규정에 따르면 MAC(Medium Access Control) 프레임은 7비트의 프리앰블과 1비트의 SFD(Starting Frame Delimiter), 각 6비트의 목적지 주소와 출발지 주소와, 2비트의 LD(Length Data)와, 가변의 데이터 정보와, 2비트의 FCS(Frame Check Sequence)로 이루어진다.The Ethernet switch includes a plurality of ports, an address translation logic circuit that receives a frame and checks a destination address and a source address, a common memory storing a frame input from each port, and a frame stored in the common memory at a destination address. It consists of a switching fabric that forwards to the corresponding port. According to the IEEE 802.3 standard, MAC (Medium Access Control) frame has 7 bits of preamble and 1 bit of starting frame delimiter (SFD), 6 bits of destination address and starting address, 2 bits of LD (Length Data) and variable Data information and a 2-bit frame check sequence (FCS).
이더넷 스위치에서 이더넷 프레임을 전달하는 방법으로는 축적전송방식(Store and Forward)과 컷스루전송방식(Cut Through)이 있다. 축적전송방식은, 프레임을 최종의 FCS까지 수신하여 저장한 뒤 목적 및 송신측의 주소를 주소변환논리회로에서 검사하며 프레임의 오류여부를 검사하여 오류가 발생한 프레임은 제거하여 전송하지 않고, 오류가 발생하지 않은 프레임은 스위칭 패브릭을 통해 목적지 포트로 전송한다. 컷스루전송방식은 프레임의 목적지 어드레스 부분까지만 저장하여 목적지 어드레스를 주소변환 논리회로에서 검사한 후 해당 목적지 포트로 스위칭 패브릭을 통해 전송한다.There are two methods of forwarding Ethernet frames in the Ethernet switch: store and forward and cut through. The accumulative transmission method receives and stores a frame up to the final FCS, checks the destination and the sender's address in an address translation logic circuit, checks whether there is an error in the frame, does not remove the transmitted frame, and transmits the error. Frames that do not occur are sent through the switching fabric to the destination port. The cut-through transmission stores only the destination address portion of the frame, checks the destination address in the address translation logic, and sends it to the corresponding destination port through the switching fabric.
이러한 이더넷 스위치의 성능을 시험하기 위하여, 도 1에 도시된 바와 같은 이더넷 트래픽 생성 및 분석장치가 이용된다. 이 이더넷 트래픽 생성 및 분석장치는, 이더넷 패킷을 정의한 파일을 저장하는 이더넷 파일부(11)와, 이더넷 파일부(11)로부터 이더넷 패킷정보를 읽어들이는 소스정보 생성/저장부(12), 소스정보 생성/저장부(12)로부터 입력되는 이더넷 패킷을 물리계층의 해당 포트로 드라이브시켜 이더넷 스위치(14)에 송신하는 물리계층 드라이브부(13)와, 물리계층 드라이브부(13)로 출력한 소스정보와 물리계층 드라이브부(13)를 통해 이더넷 스위치(14)로부터 수신된 이더넷 패킷의 정보가 일치하는 지 여부를 검사하는 분석부(15)를 포함한다. 물리계층 드라이브부(13)를 통해 이더넷 스위치(14)에 송출되는 이더넷 패킷의 MAC 프레임에 기록된 출발지 주소는 A이고 목적지 주소는 B이며, 이더넷 트래픽 생성 및 분석장치는 출발지 주소 A에서 송출된 이더넷 패킷이 이더넷 스위치를 통해 출발지 주소 B로 정확하게 수신되는 지를 감지하여 해당 이더넷 스위칭의 두 포트가 정상적으로 구동하는 지 시험한다.In order to test the performance of such an Ethernet switch, an Ethernet traffic generating and analyzing apparatus as shown in FIG. 1 is used. The Ethernet traffic generation and analysis apparatus includes an Ethernet file unit 11 for storing a file defining an Ethernet packet, a source information generation / storage unit 12 for reading Ethernet packet information from the Ethernet file unit 11, and a source. A physical layer drive unit 13 for driving Ethernet packets inputted from the information generation / storage unit 12 to a corresponding port of the physical layer and transmitting them to the Ethernet switch 14, and a source outputted to the physical layer drive unit 13 And an analysis unit 15 for checking whether the information and the information of the Ethernet packet received from the Ethernet switch 14 through the physical layer drive unit 13 match. The source address recorded in the MAC frame of the Ethernet packet sent to the Ethernet switch 14 through the physical layer drive unit 13 is A, the destination address is B, and the Ethernet traffic generating and analyzing apparatus is sent from the source address A. By detecting that the packet is correctly received at source address B through the Ethernet switch, the two ports of the Ethernet switch are tested to ensure normal operation.
그러나, 이더넷 성능 테스트에 있어서, 두 포트간 시험뿐만 아니라 이더넷 스위치의 모든 포트에 트래픽을 인가하여 그 결과를 분석하는 풀 포트 트래픽 인가시험이 매우 중요한데, 이 경우에는 이더넷 스위치의 포트수만큼의 포트를 가지는 이더넷 트래픽 생성 및 분석장치가 필요하다.However, in the Ethernet performance test, not only the test between two ports but also the full port traffic authorization test that analyzes the results by applying traffic to all ports of the Ethernet switch, in this case, the number of ports of the Ethernet switch Branches need Ethernet traffic generation and analysis.
종래의 이더넷 트래픽 생성 및 분석장치를 이용하여 이더넷 스위치의 성능을분석하는 일 예가 도 2에 도시되어 있다.An example of analyzing performance of an Ethernet switch using a conventional Ethernet traffic generating and analyzing apparatus is shown in FIG. 2.
도 2에서와 같이 10개의 포트를 가지는 이더넷 스위치(21)를 풀 포트 트래픽 인가시험을 하려면 10개의 MAC 주소(A1∼ A5, B1∼ B5)를 가지는 이더넷 트래픽 생성 및 분석장치(22)가 필요하다. 이더넷 트래픽 생성 및 분석장치(22)는 동시에 5종류의 이더넷 패킷을 동시에 발생하여 이더넷 스위치에 송신하고, 이더넷 스위치로부터 수신되는 패킷의 개수하여 그 손실률을 계산하는데, 이더넷 패킷의 종류로는 출발지 주소 A1과 목적지 주소 B1의 이더넷 패킷, 출발지 주소 A2와 목적지 주소 B2의 이더넷 패킷, 출발지 주소 A3과 목적지 주소 B3의 이더넷 패킷, 출발지 주소 A4와 목적지 주소 B4의 이더넷 패킷, 출발지 주소 A5와 목적지 주소 B5의 이더넷 패킷이 있다. 물론, 해당 이더넷 스위치의 다른 포트간 연결상태를 시험하기 위해서는 시험용 이더넷 패킷의 출발지 주소와 목적지 주소를 가변시켜서 위의 시험을 반복한다.To perform a full port traffic authorization test on the Ethernet switch 21 having 10 ports as shown in FIG. 2, the Ethernet traffic generation and analysis apparatus having 10 MAC addresses (A 1 to A 5 , B 1 to B 5 ) 22 ) Is required. The Ethernet traffic generating and analyzing device 22 simultaneously generates and transmits five kinds of Ethernet packets to the Ethernet switch, and calculates the loss rate by counting the packets received from the Ethernet switch. 1 Ethernet packet at 1 and destination address B 1 , Ethernet packet at source address A 2 and destination address B 2 , Ethernet packet at source address A 3 and destination address B 3 , Ethernet packet at source address A 4 and destination address B 4 , source There is an Ethernet packet at address A 5 and destination address B 5 . Of course, to test the connection between other ports of the Ethernet switch, the above test is repeated by varying the source and destination addresses of the test Ethernet packet.
이더넷 스위치의 성능을 시험하려면 해당 이더넷 스위치의 포트수만큼의 포트를 가지는 이더넷 트래픽 생성 및 분석장치가 필요한데, 이는 이더넷 트래픽 생성 및 분석장치가 고가인 관계로 포트를 추가하는 것이 매우 어렵다.To test the performance of an Ethernet switch, you need an Ethernet traffic generation and analysis device with as many ports as the Ethernet switch, which is very difficult to add because the Ethernet traffic generation and analysis device is expensive.
상기와 같은 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은, 하나의 이더넷 트래픽을 다른 이더넷 트래픽으로 복사하는 가상 트래픽 생성장치를 이용하여 2 포트의 이더넷 트래픽 생성 및 분석장치를 이용하더라도 풀 포트 트래픽 인가시험을 할 수 있도록 하는 이더넷 성능 측정장치를 제공하기 위한 것이다.An object of the present invention for solving the problems of the prior art as described above, even if using a two-port Ethernet traffic generation and analysis device using a virtual traffic generating device for copying one Ethernet traffic to another Ethernet traffic full port traffic It is intended to provide an Ethernet performance measurement device that allows for licensing testing.
도 1은 일반적인 이더넷 트래픽 생성 및 분석장치의 구성도,1 is a block diagram of a general Ethernet traffic generation and analysis device,
도 2는 종래의 이더넷 트래픽 생성 및 분석장치를 이용하여 이더넷 스위치의 성능을 분석하기 위한 구성도,2 is a configuration diagram for analyzing the performance of the Ethernet switch using a conventional Ethernet traffic generation and analysis device;
도 3은 본 발명에 따른 이더넷 스위치 성능 측정장치의 구성도,3 is a configuration diagram of an Ethernet switch performance measurement apparatus according to the present invention;
도 4는 본 발명에 따른 MAC 주소 변환기의 내부 구성도,4 is an internal configuration diagram of a MAC address translator according to the present invention;
도 5는 본 발명에 따른 MAC 주소 변환기 프로세서의 동작 흐름도이다.5 is an operation flowchart of a MAC address translator processor in accordance with the present invention.
※ 도면의 주요부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※
31 : 이더넷 스위치31: Ethernet switch
31 : 2 포트 이더넷 트래픽 생성 및 분석장치31: 2 port Ethernet traffic generation and analysis device
32 ∼ 36 : MAC 주소 변환기32 to 36: MAC address translator
상기한 목적을 달성하기 위한 본 발명에 따른 이더넷 스위치 성능 측정장치는, 이더넷 트래픽을 생성하여 이더넷 스위치의 입력포트로 제공한 후 상기 이더넷 스위치로부터 정상적으로 되돌아오는 출력 이더넷 패킷의 수를 카운트하여 상기 이더넷 스위치의 성능을 시험하는 2포트 이더넷 트래픽 생성 및 분석장치와;The Ethernet switch performance measuring apparatus according to the present invention for achieving the above object, by generating the Ethernet traffic to the input port of the Ethernet switch and counts the number of output Ethernet packets that normally return from the Ethernet switch to the Ethernet switch A two-port Ethernet traffic generating and analyzing device for testing the performance of the;
상기 이더넷 스위치의 임의의 2 포트 사이에 연결되며 MAC 주소가 할당되고, 상기 이더넷 스위치와 연결된 한 포트로부터 입력되는 이더넷 패킷의 출발지 MAC 주소와 목적지 MAC 주소와 패킷종류를 변환하여 다른 포트로 출력하는 다수의 MAC 주소 변환기를 구비하며,Connected between any two ports of the Ethernet switch, the MAC address is assigned, and converts the source MAC address and destination MAC address and packet type of the Ethernet packet input from one port connected to the Ethernet switch and outputs to another port Has a MAC address translator and
상기 다수의 MAC 주소 변환기 중 하나의 MAC 주소 변환기와 상기 이더넷 스위치 사이에 상기 2포트 이더넷 트래픽 생성 및 분석장치가 연결되어, 상기 2포트 이더넷 트래픽 생성 및 분석장치에서 생성된 이더넷 트래픽이 상기 이더넷 스위치와 상기 다수의 MAC 주소 변환기를 번갈아 가면서 통과한 후 상기 2포트 이더넷 트래픽 생성 및 분석장치에 입력되도록 하는 것을 특징으로 한다.The two-port Ethernet traffic generating and analyzing apparatus is connected between one of the plurality of MAC address translators and the Ethernet switch, so that the Ethernet traffic generated by the two-port Ethernet traffic generating and analyzing apparatus is connected with the Ethernet switch. After passing through the plurality of MAC address translator alternately it is characterized in that the input to the two-port Ethernet traffic generation and analysis device.
이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 이더넷 스위치 성능 측정장치를 보다 상세하게 설명하기로 한다.Hereinafter, an Ethernet switch performance measuring apparatus according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 이더넷 스위치 성능 측정장치의 구성도이다. 이는 2개의 MAC 주소를 가지는 2 포트 이더넷 트래픽 생성 및 분석장치(31)와, 시험하고자 하는 이더넷 스위치(21) 포트수 ÷2 개의 2 포트 MAC 주소 변환기(32, 33, 34, 35, 36)를 포함한다. 각 2 포트 MAC 주소 변환기는 하나의 MAC 주소를 가지며, 각각은 이더넷 스위칭의 2 개 포트 사이에 연결된다.3 is a block diagram of an Ethernet switch performance measurement apparatus according to the present invention. This is a two-port Ethernet traffic generating and analyzing device 31 having two MAC addresses, and the number of ports of the Ethernet switch 21 to be tested ÷ two two-port MAC address translators (32, 33, 34, 35, 36). Include. Each two-port MAC address translator has one MAC address, each connected between two ports of Ethernet switching.
도 4는 본 발명에 따른 MAC 주소 변환기의 내부 구성도이다. MAC 주소 변환기는 프로세서(41)와, 메모리(42), 및 데이터 입력부(43)로 구성된다. 프로세서(41)는 이더넷 패킷에 대해 본 발명에 따른 MAC 주소 변환기능을 수행한다. 즉, 프로세서(41)는 임의의 포트를 통해 이더넷 스위치(21) 또는 이더넷 트래픽 및 분석장치(31)로부터 이더넷 패킷을 입력받아서 해당 이더넷 패킷의 출발지 MAC 주소와 목적지 MAC 주소와 패킷 종류를 변환한 후 다른 포트를 통해 이더넷 스위치(21) 또는 이더넷 트래픽 생성 및 분석장치(31)에 제공한다. 메모리부(42)는 MAC 주소 변환기능을 수행하기 위한 프로그램과 프로세서(41)에 할당된 MAC 주소 정보와 데이터 입력부(43)를 통해 입력된 수신 포트에 따른 변환 MAC 주소 정보가 저장된다. 데이터 입력부(43)는 사용자가 프로세서(41)에 MAC 주소 변환값을 입력하는데 사용된다. 즉, MAC 주소 변환기는 제 1 포트(P1)를 통해 입력되는 이더넷 패킷의 MAC 주소를 변환하여 제 2 포트(P2)로 출력하고, 제 2 포트(P2)를 통해 입력되는 이더넷 패킷의 MAC 주소를 변환하여 제 1 포트(P1)로 출력하는데, 사용자는 각 MAC 주소 변환값을 입력한다.4 is an internal configuration diagram of a MAC address translator according to the present invention. The MAC address translator is composed of a processor 41, a memory 42, and a data input unit 43. The processor 41 performs MAC address translation function according to the present invention on the Ethernet packet. That is, the processor 41 receives an Ethernet packet from the Ethernet switch 21 or the Ethernet traffic and analyzer 31 through an arbitrary port, converts the source MAC address, the destination MAC address, and the packet type of the corresponding Ethernet packet. It is provided to the Ethernet switch 21 or the Ethernet traffic generation and analysis device 31 through the other port. The memory unit 42 stores a program for performing a MAC address conversion function, MAC address information allocated to the processor 41, and translation MAC address information corresponding to a reception port input through the data input unit 43. The data input unit 43 is used by the user to input the MAC address translation value into the processor 41. That is, the MAC address translator converts the MAC address of the Ethernet packet input through the first port P 1 and outputs it to the second port P 2 , and outputs the Ethernet packet input through the second port P 2 . The MAC address is converted and output to the first port P 1 , and the user inputs each MAC address translation value.
도 5는 본 발명에 따른 MAC 주소 변환기 프로세서의 내부 동작 흐름도이다.먼저, 외부로부터 포트별 MAC 주소 변환값이 데이터 입력부를 통해 입력되면 이를 메모리부에 저장한다(S51). 임의 포트로부터 이더넷 패킷이 수신되면(S52), 수신된 이더넷 패킷의 목적지 MAC 주소가 자신의 MAC 주소인 지를 체크하는데(S53), 이더넷 패킷의 목적지 MAC 주소와 자신의 MAC 주소가 일치하면 수신된 이더넷 패킷의 출발지 MAC 주소와 목적지 MAC 주소와 이더넷 패킷 타입을 메모리에 저장된 MAC 주소 변환값으로 변경하고(S54), 변경된 이더넷 패킷을 반대쪽 포트를 통해 송출한다(S55).5 is a flowchart illustrating an internal operation of a MAC address translator processor according to the present invention. First, when a port-specific MAC address translation value is input through a data input unit, it is stored in a memory unit (S51). When an Ethernet packet is received from an arbitrary port (S52), it is checked whether the destination MAC address of the received Ethernet packet is its MAC address (S53). If the destination MAC address of the Ethernet packet and its MAC address match, the received Ethernet The source MAC address, the destination MAC address, and the Ethernet packet type of the packet are changed to MAC address translation values stored in the memory (S54), and the changed Ethernet packet is transmitted through the opposite port (S55).
다음, 상술한 MAC 주소 변환기와 2포트 이더넷 트래픽 생성 및 분석장치를 이용한 이더넷 스위치 성능 시험장치의 동작을 살펴보면 다음과 같다.Next, the operation of the Ethernet switch performance test apparatus using the above-described MAC address translator and 2-port Ethernet traffic generation and analysis apparatus will be described.
2 포트 이더넷 트래픽 생성 및 분석장치의 MAC 주소는 C1, C7이라고 하고, 각 MAC 주소 변환기는 각각 C2, C3, C4, C5, C6의 MAC 주소를 갖는다고 가정한다. 이더넷 패킷은 목적지 MAC 주소(Destination MAC Address)와 출발지 MAC 주소(Source MAC Address), 트래픽 타입(Traffic Type), 초당 이더넷 프레임수(트래픽 Bandwidth) 등으로 이루어진다. MAC 주소 변환기는 이더넷 패킷이 입력되면 목적지 MAC 주소와 출발지 MAC 주소를 변환하여 다른 이더넷 트래픽 흐름으로 복사한다. 이때, 복사되는 이더넷 트래픽 흐름의 출발지 MAC 주소와 목적지 MAC 주소의 주소와 트래픽 타입은 사용자 정의로 조정 가능하다.The MAC addresses of the two-port Ethernet traffic generating and analyzing apparatus are called C 1 and C 7 , and each MAC address translator has a MAC address of C 2 , C 3 , C 4 , C 5 , and C 6 , respectively. An Ethernet packet consists of a Destination MAC Address, a Source MAC Address, a Traffic Type, and Ethernet Frames per Second (Traffic Bandwidth). The MAC address translator translates the destination MAC address and the source MAC address when an Ethernet packet is input and copies it to another Ethernet traffic flow. At this time, the source MAC address and the destination MAC address of the copied Ethernet traffic flow can be adjusted by the user and the traffic type.
2포트 이더넷 트래픽 생성 및 분석장치(31)는 출발지 주소가 C1, 목적지 주소가 C2인 제 1 이더넷 패킷을 생성하여 이더넷 스위치(21)에 송신한다. 이 제 1이더넷 패킷은 이더넷 스위치(21)에서 스위칭되어 MAC 주소 변환기(32)에 전달되며, MAC 주소 변환기(32)는 해당 제 1 이더넷 패킷의 출발지 주소를 C1에서 C2로, 목적지 주소를 C2에서 C3으로 변환하여 제 2 이더넷 패킷으로 변환한 후 이더넷 스위치(21)에 송신한다. 이더넷 스위치(21)는 이 제 2 이더넷 패킷의 목적지 주소를 보고 MAC 주소 변환기(33)에 전달한다. MAC 주소 변환기(33)는 제 2 이더넷 패킷의 출발지 주소와 목적지 주소를 변환하는데, 이러한 변환 동작들이 MAC 주소 변환기들(34, 35)에서 마찬가지로 수행된다.The two-port Ethernet traffic generating and analyzing apparatus 31 generates a first Ethernet packet having a source address C 1 and a destination address C 2 , and transmits the first Ethernet packet to the Ethernet switch 21. The first Ethernet packet is switched in the Ethernet switch 21 and forwarded to the MAC address translator 32, which converts the source address of the corresponding first Ethernet packet from C 1 to C 2 and the destination address. It converts from C 2 to C 3 , converts it into a second Ethernet packet, and transmits it to the Ethernet switch 21. Ethernet switch 21 sees the destination address of this second Ethernet packet and forwards it to MAC address translator 33. The MAC address translator 33 translates the source address and the destination address of the second Ethernet packet, which are performed in the MAC address translators 34 and 35 as well.
MAC 주소 변환기(35)는 출발지 주소가 C5이고 목적지 주소가 C6인 이더넷 패킷을 송신하고, MAC 주소 변환기(36)는 출발지 주소를 C6으로 변환하고 목적지 주소를 2포트 이더넷 트래픽 생성 및 분석장치(31)인 C7로 변환한다.MAC address translator 35 sends an Ethernet packet with source address C 5 and destination address C 6 , and MAC address translator 36 translates source address to C 6 and generates and analyzes two-port Ethernet traffic. The device 31 is converted to C 7 .
이렇게 하면, 2포트 이더넷 트래픽 생성 및 분석장치(31)에서 발생된 하나의 이더넷 패킷이 여러 개의 MAC 주소 변환기에서 복사된 후 2포트 이더넷 트래픽 생성 및 분석장치(31)에 전달되며, 2포트 이더넷 트래픽 생성 및 분석장치(31)는 송신한 이더넷 패킷과 수신된 이더넷 패킷을 패킷 손실률을 계산하여 이더넷 스위치의 성능을 분석한다.In this case, one Ethernet packet generated by the two-port Ethernet traffic generating and analyzing device 31 is copied from several MAC address translators and then transferred to the two-port Ethernet traffic generating and analyzing device 31, and two-port Ethernet traffic is generated. The generation and analysis device 31 analyzes the performance of the Ethernet switch by calculating a packet loss rate between the transmitted Ethernet packet and the received Ethernet packet.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.While the invention has been described above based on the preferred embodiments thereof, these embodiments are intended to illustrate rather than limit the invention. It will be apparent to those skilled in the art that various changes, modifications, or adjustments to the above embodiments can be made without departing from the spirit of the invention. Therefore, the protection scope of the present invention will be limited only by the appended claims, and should be construed as including all such changes, modifications or adjustments.
이상과 같이 본 발명에 의하면, 이더넷 스위치에 2 포트를 가지는 이더넷 트래픽 생성 및 분석장치와 다수 개의 MAC 주소 변환기를 연결하여 풀 포트 트래픽 인가시험을 할 수 있기 때문에, 이더넷 스위치의 성능을 보다 저렴하고 간단하게 시험할 수 있는 잇점이 있다.As described above, according to the present invention, a full port traffic authorization test can be performed by connecting an Ethernet traffic generating and analyzing apparatus having two ports to an Ethernet switch and a plurality of MAC address translators, thereby making the performance of the Ethernet switch cheaper and simpler. There is an advantage that can be tested.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010060003A KR20030028076A (en) | 2001-09-27 | 2001-09-27 | An apparatus for testing capability of an ethernet switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010060003A KR20030028076A (en) | 2001-09-27 | 2001-09-27 | An apparatus for testing capability of an ethernet switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030028076A true KR20030028076A (en) | 2003-04-08 |
Family
ID=29562529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010060003A KR20030028076A (en) | 2001-09-27 | 2001-09-27 | An apparatus for testing capability of an ethernet switch |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030028076A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302643C (en) * | 2003-05-21 | 2007-02-28 | 华为技术有限公司 | Apparatus for testing network equipment transmission performance and method thereof |
| CN100352227C (en) * | 2004-07-07 | 2007-11-28 | 华为技术有限公司 | Multi-inserting frame interconnecting system |
| KR20220134217A (en) | 2021-03-26 | 2022-10-05 | 한국전자통신연구원 | Policy controller and method for testing network performance in nfv/sdn based 5g communication system |
-
2001
- 2001-09-27 KR KR1020010060003A patent/KR20030028076A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302643C (en) * | 2003-05-21 | 2007-02-28 | 华为技术有限公司 | Apparatus for testing network equipment transmission performance and method thereof |
| CN100352227C (en) * | 2004-07-07 | 2007-11-28 | 华为技术有限公司 | Multi-inserting frame interconnecting system |
| KR20220134217A (en) | 2021-03-26 | 2022-10-05 | 한국전자통신연구원 | Policy controller and method for testing network performance in nfv/sdn based 5g communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6532229B1 (en) | Low cost link aggregation method and system | |
| US7218632B1 (en) | Packet processing engine architecture | |
| TWI521922B (en) | Multi-homing in an extended bridge | |
| US20050128949A1 (en) | Network system having a plurality of switches capable of improving transmission efficiency and method thereof | |
| JP3574184B2 (en) | Method and apparatus for analysis of information contained in a data structure | |
| US20030050762A1 (en) | Method and apparatus for measuring protocol performance in a data communication network | |
| US7760735B1 (en) | Method and system for discovering network paths | |
| US7191259B2 (en) | Method and apparatus for fast integer within-range compare | |
| US7599289B2 (en) | Electronic communication control | |
| US9253062B2 (en) | Byte by byte received data integrity check | |
| US7085271B2 (en) | Method and system for performing flow based hash transformation to generate hash pointers for a network device | |
| US6278709B1 (en) | Routing switch | |
| JP2003508967A (en) | Network switch using network processor and method | |
| JP2004320785A (en) | Testing apparatus for network communication and method | |
| JP2003508954A (en) | Network switch, components and operation method | |
| JP2003508851A (en) | Network processor, memory configuration and method | |
| JP5694717B2 (en) | Traffic distribution control process and apparatus | |
| JP2003508951A (en) | VLSI network processor and method | |
| CN110493147B (en) | Parallel redundant Ethernet communication controller and control method thereof | |
| CN100473054C (en) | Network device and method for disposing grouping | |
| JP2000244577A (en) | Method for relating transfer reference value with data packet by trie memory and packet processor using the same method | |
| CN1964247B (en) | A method and device to simulate network damage | |
| US20120163392A1 (en) | Packet processing apparatus and method | |
| US7903658B1 (en) | Forwarding tree having multiple bit and intermediate bit pattern comparisons | |
| US20030169745A1 (en) | Method and system for parallel hash transformation for an address input |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010927 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |