KR20030026828A

KR20030026828A - 가변이득 증폭기

Info

Publication number: KR20030026828A
Application number: KR1020020047313A
Authority: KR
Inventors: 우에노다카시; 아라이다다시; 이타쿠라데츠로
Original assignee: 가부시끼가이샤 도시바
Priority date: 2001-09-27
Filing date: 2002-08-10
Publication date: 2003-04-03
Anticipated expiration: 2022-08-10
Also published as: US6909323B2; US20030058048A1; KR100742727B1; EP1298795A3; US6690232B2; CN1411142A; US20040080366A1; EP1298795A2; CN1249919C

Abstract

본 발명의 가변이득 증폭기장치는, 출력신호를 출력하도록 입력신호와 피드백신호 사이의 차이를 증폭하는 가변이득 증폭기(11)와, 가변이득 증폭기회로에 피드백신호를 공급하는 피드백회로(12) 및, 가변이득 증폭기회로의 이득의 증가에 따라 피드백회로의 컷오프 주파수를 감소시키고 가변이득 증폭기회로의 이득의 감소에 따라 피드백회로의 컷오프 주파수를 증가시키도록 가변이득 증폭기회로와 피드백회로를 제어하는 콘트롤러(13)를 구비한다.

Description

가변이득 증폭기{VARIABLE GAIN AMPLIFIER}

본 발명은 케이블 방송, 무선통신, 자기기록기 등을 위한 가변이득 증폭기에 관한 것으로, 특히 dc 오프셋 삭제 용이성이 제공되는 가변이득 증폭기에 관한 것이다.

일반적으로, 바이어스 전압과 바이어스 전류의 에러 성분인 dc 오프셋이 출력단에서 야기되는 것을 많은 증폭기에 있어서 회피할 수 없다. 지금까지 이러한 dc 오프셋을 제거하기 위해 다양한 방법이 취해져 왔다. 예컨대, 피드백 증폭기회로를 이용해서 오프셋을 제거하기 위한 오프셋 삭제 시스템이 존재한다. 이 경우, 소정 이득에 의해 증폭된 신호의 주파수대역의 저주파수 도메인[하한 주파수(lower limited frequency)로 칭함]은 주증폭기의 이득의 변화에 따라 변동된다. 증폭된 신호의 주파수대역은 이러한 소정 이득이 증가함에 따라 더욱 좁아지게 된다. 따라서, 고이득에서 증폭되어져야 하는 신호의 저주파수 도메인은 증폭되지 않게 되고, 결과적으로 신호의 품질을 악화시키게 된다.

본 발명은 상기한 점을 감안하여 발명된 것으로, 주증폭기회로의 이득의 변화에 따라 하한주파수의 변동을 억제하여 양호한 오프셋 삭제를 실현할 수 있는 가변이득 증폭기를 제공함에 그 목적이 있다.

도 1은 본 발명의 실시예에 따른 가변이득 증폭기의 블록도,

도 2는 도 1에 도시된 가변이득 증폭기의 이득-주파수 특성을 나타낸 그래프,

도 3은 제1실시예의 피드백 증폭기회로의 회로도,

도 4는 다른 피드백 증폭기회로의 회로도,

도 5는 다른 피드백 증폭기회로의 회로도,

도 6은 가변 캐패시터의 회로도,

도 7a 및 도 7b는 다른 가변 레지스터의 회로도,

도 8은 전압-전류 변환기의 회로도,

도 9는 다른 전압-전류 변환기의 회로도,

도 10은 가변이득 증폭기를 이용하는 무선수신기의 블록도이다.

상기 목적을 달성하기 위한 본 발명의 제1특징은, 입력신호와 피드백신호 사이의 차이를 증폭하기 위해 입력신호와 피드백신호가 공급되어 출력신호를 출력하는 가변이득 증폭기회로와; 피드백신호를 가변이득 증폭기회로에 공급하는 피드백회로 및; 가변이득 증폭기회로의 이득이 증가함에 따라 피드백회로의 컷오프 주파수를 감소시키고 가변이득 증폭기회로의 이득이 감소함에 따라 피드백회로의 컷오프 주파수를 증가시키도록 가변이득 증폭기회로와 피드백회로를 제어하는 콘트롤러를 구비하여 구성된 가변이득 증폭기가 제공된다.

본 발명의 제2특징은, 입력신호와 피드백신호 사이의 차이를 증폭하기 위해 입력신호와 피드백신호가 공급되어 출력신호를 출력하는 가변이득 증폭기회로와; 피드백신호를 가변이득 증폭기회로에 공급하는 피드백회로 및; 가변이득 증폭기회로의 이득의 변화에 관계없이, 실질적으로 일정한 출력신호의 하한 주파수를 만들도록 가변이득 증폭기회로의 이득과 피드백회로의 컷오프 주파수를 제어하는 콘트롤러를 구비하여 구성된 된 가변이득 증폭기가 제공된다.

본 발명의 제3특징은, 입력신호와 피드백신호 사이의 차이를 증폭하기 위해 입력신호와 피드백신호가 공급되어 출력신호를 출력하고, 가변이득 증폭기회로의 이득이 출력신호와 입력신호중 적어도 하나의 레벨에 따라 변하는 가변이득 증폭기회로와; 피드백신호를 가변이득 증폭기회로에 공급하고, 실질적으로 일정한 출력신호의 하한 주파수를 만들도록 피드백회로의 컷오프 주파수가 가변이득 증폭기회로의 이득의 변화에 따라 변하는 피드백회로를 구비하여 구성된 된 가변이득 증폭기가 제공된다.

(실시예)

이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.

도 1에 도시한 바와 같이, 가변이득 증폭기는 가변이득(A)의 주증폭기회로(11)와, 입력이 주증폭기회로(11)의 출력단에 연결된 피드백 증폭기회로(12) 및, 주증폭기회로(11)와 피드백 증폭기회로(12)의 제어입력단에 연결된 이득제어회로(13; 이득 콘트롤러)를 구비하여 구성된다.

피드백 증폭기회로(12)는 일정 이득(F)의 부증폭기회로(15)와 부증폭기회로(15)의 출력단에 연결된 가변통과대역의 저역통과필터(16)를 포함한다. 이득제어회로(13)는 주증폭기회로(11)의 이득과 저역통과필터(16)의 통과대역을 제어한다.

입력단(10)에 공급된 입력신호는 주증폭기회로(11)의 비반전 입력단에 입력된다. 주증폭기회로(11)의 출력신호는 출력단(14) 및 피드백 증폭기회로(12)에 입력된다. 피드백 증폭기회로(12)의 출력신호(Vfb)는 피드백신호로서 주증폭기회로(11)의 반전입력단에 입력된다. 피드백 증폭기회로(12)에 입력되는 신호는 부증폭기회로(15)에 의해 증폭된다. 저역통과필터(16)에 의해 DC성분만이 증폭된 입력신호로부터 추출된다. 피드백 증폭기회로(12)로부터 출력된 DC성분은 주증폭기회로(11)의 반전입력단에 입력된다. 결과적으로, DC성분은 비반전 입력단에 입력된 입력신호의 dc 오프셋 성분을 무효(negates)로 한다. 이러한 방법에 있어서, dc 오프셋 성분은 삭제된다.

주증폭기회로(11)의 이득은 출력신호의 레벨에 대응하는 신호(Vcont)에 따라 이득제어회로(13)로부터 발생된 제어신호(Vca)에 의해 제어되고, 동시에 저역통과필터(16)의 하위 컷오프 주파수가 이득제어회로(13)로부터의 제어신호(Vcf)에 의해 또한 제어된다. 이득의 스위칭은 주증폭기회로(11)의 출력 또는 입력으로 언급되어질 수 있다.

주증폭기회로(11)의 이득을 증가시키도록 이득제어회로(13)가 제어신호(Vca)를 주증폭기회로(11)에 공급할 때, 동시에 저역통과필터(16)의 컷오프 주파수를 더 낮추도록 저역통과필터(16)에 제어신호(Vcf)를 공급한다. 이러한 가변이득 증폭기의 입력-출력 특성이 다음의 식 (1)에 의해 표현된다.

T(s) = (A1+CRs)/(FA+1+CRs) (1)

여기서, A는 주증폭기회로(11)의 이득을 나타내고, F는 부증폭기회로(15)의 이득을 나타내며(저역통과필터의 대역통과의 이득은 1배이다), CR은 저역통과필터(16)의 컷오프 주파수[f0 = 1/(2πCR)]에 대응하는 시정수를 나타낸다. 주증폭기회로(11)와 저역통과필터(16)가 제어되고, 그에 따라 A/CR은 F가 일정하므로 일정하게 되는 것으로 가정한다. 종래의 가변이득 증폭기와 본 실시예의 가변이득 증폭기 사이의 전달특성의 큰 차이는 시정수(CR)가 이득(A)에 따라 동시에 변한다는 것이다. 주파수 특성으로서 이러한 조건을 설명하는 그래프가 도 2에 도시된다. 즉, 1/(2π(CR)₁)은 주증폭기회로(11)의 이득(A)이 A1일 때의 DC 이득을 나타내는 컷오프 주파수(f0)이다. 마찬가지로, 이득이 A2일 때 f0 = 1/(2π(CR)₂)이고, 이득이 A3일 때 f0 = 1/(2π(CR)₃)이다.

이득(A)을 유지할 수 있는 하한 주파수(엄격히 이득이배로 되는 주파수)는 AF/(2πCR)에 의해 표현된다. 즉, 본 실시예의 경우, 이득(A)이 A1,A2, 또는 A3로 변화됨에도 불구하고, 하한 주파수 AF/(2πCR)은 변화되지 않는다. 한편, DC 이득 T(0)(≒ 1/F)을 가로지르는 주파수는 이득(A)에 따라 CR을 변화시키기 위해 이득(A)에 따라 시프트된다. 그러나, 이는 DC 이득(dc 오프셋 감쇄) T(0)에영향을 미치지 않는다.

이하, 컷오프 주파수를 변화시킬 수 있는 저역통과필터 기능을 갖춘 피드백 증폭기회로(12)를 설명한다.

제1실시예

도 3은 제1실시예에 따른 피드백 증폭기회로(12)의 회로도이다. 피드백 증폭기회로(12)는 연산증폭기(32)와, 가변캐패시터(33) 및, 연산증폭기(32)의 출력단과 반전입력단 사이에 병렬로 연결된 제1저항(31-1; 저항값 R)과 입력단과 연산증폭기(32)의 반전입력단 사이에 연결된 제2저항(31-2)을 구비한다. 도 1의 주증폭기회로(11)의 출력신호는 제2저항(31-2; 저항값 R2)을 매개로 연산증폭기(32)의 반전입력단에 입력된다. 기준전압(Vref)이 연산증폭기(32)의 반전입력단에 인가된다. 이러한 기준전압(Vref)은 연산증폭기(32)의 동작을 위해 이용되는 DC 전압이고, 본 발명의 가변이득 증폭기의 동작에 직접적으로 영향을 미치지 않는다.

저역통과필터(16)는 연산증폭기(32)와, 가변캐패시터(33) 및, 제2저항(31-2)을 구비한다. 부증폭기회로(15)는 제1 및 제2저항(31-1,31-2)과, 연산증폭기(32)를 구비한다.

저역통과필터(16)의 컷오프 주파수는 주증폭기회로(11)의 이득(A)의 증가에 따라 가변캐패시터(33)의 캐패시턴스를 증가시킴으로써 낮아지게 된다. 더욱이, 부증폭기회로(15)의 이득(F)은 R1/R2로 결정된다.

가변캐패시터(33)는 캐패시터 유니트를 이용하고, 여기서 캐패시터는 도 6에 도시된 바와 같이 스위치된다. 다수의 캐패시터, 예컨대 4개의 캐패시터(34)의제1단은 서로 연결되고, 캐패시터의 제2단은 각각 스이치(35)의 접점에 연결된다. 스위치(35)는 이득제어회로(13)로부터 공급된 제어신호(Vcf)에 의해 스위치된다. 스위치(35)는 CMOS트랜지스터로 구성될 수 있다.

제2실시예

도 4는 제2실시예에 따른 피드백 증폭기회로(12)의 회로도를 나타낸다. 이러한 피드백 증폭기회로(12)는 기본적으로 도 3에 도시된 것과 동일하다. 이러한 피드백 증폭기회로(12)는 캐패시터를 제어하는 대신 저항을 제어한다. 즉, 저역통과필터(16)의 컷오프 주파수는 주증폭기회로의 이득을 증가시킴에 따라 저항(41-2)의 저항값을 증가시킴으로써 낮아지게 된다. 또한, 저역통과필터(16)의 컷오프 주파수는 주증폭기회로의 이득의 감소에 따라 저항(41-2)의 저항값을 감소시킴으로써 증가된다. 피드백 증폭기회로(12)의 이득(F)을 일정하게 만들기 위해, 2개의 가변저항(41-1,41-2)이 조정되어 일정한 값으로 가변저항(41-1,41-2) 사이의 저항비율이 유지된다.

도 7a 및 도 7b는 각각 가변저항(41)의 구체적인 구성을 나타낸다. 도 7a는 가변저항(41)을 나타내고, 여기서 다수의, 예컨대 4개의 저항은 병렬로 연결됨과 더불어 스위치(45)에 의해 스위치된다. 도 7b는 가변저항(41)을 나타내고, 여기서 다수의, 예컨대 4개의 저항이 직렬로 연결됨과 더불어 스위치(45-1,45-2,45-3)에 의해 단락회로로 된다. 스위치는 CMOS트랜지스터로 구성될 수 있다. CMOS트랜지스터의 온-저항값(on-resistance) 또는 전압-전류 변환기에 의해 구성된 의사(pseudo) 저항회로는 가변저항(41) 대신 이용될 수 있다.

제3실시예

도 5는 제3실시예에 따른 피드백 증폭기회로(12)의 회로도를 나타낸다. 본 실시예는 제1 및 제2실시예와는 달리, 피드백 증폭기회로(12)는 각각의 상호 콘덕턴스가 가변될 수 있는 전압-전류변환기(51,52)와, 연산증폭기와 저항을 이용하지 않는 캐패시터(53)를 구비한다. 제1전압-전류변환기(51)는 입력신호전압을 신호전압에 비례하는 전류로 변환시킨다. 캐패시터(53)는 제1전압-전류변환기(51)의 반전 및 비반전출력단 사이에 연결된다. 캐패시터(53)는 제2전압-전류변환기(52)의 입력단 사이 및 그 출력단 사이에서 단락회로를 이룬다. 이러한 제2전압-전류변환기(52)는 저항에 등가적으로 기능한다.

제2전압-전류변환기(52)와 캐패시터(53)는 도 1에 도시된 바와 같은 신호 이득을 갖는 다음 단 저역통과필터(16)를 구성한다. 전압-전류변환기(51,52)의 상호 콘덕턴스가 각각 Gm1, Gm2로 표현될 때, 도 1에 도시된 부증폭기회로의 신호이득(F)은 Gm1/Gm2로 된다. 컷오프 주파수는 Gm2/2πC로 표현된다. C는 캐패시터(53)의 캐패시턴스를 나타낸다. 주증폭기회로(11)의 이득(A)이 이득제어회로(13)로부터의 이득제어신호(Vcf)에 의해 증가할 때, 전압-전류변환기(51,52)는 이득제어신호(Vcf)에 의해 제어되어, 콘덕턴스(Gm1,Gm2)가 동시에 동일한 비율로 감소된다. 콘덕턴스(Gm1,Gm2)가 동시에 동일한 비율로 감소하는 이유는 일정한 값으로 이득(F)을 유지하기 때문이다. 더욱이, Gm2가 감소될 때, 등가 저항값 R(=1/Gm2)은 증가된다. 따라서, 피드백 증폭기회로(12)의 신호이득(F)이 일정한 값을 유지함에 따라 컷오프 주파수(f0(=1/(2πCR))는 낮아지게 된다. 한편, 피드백 증폭기회로(12)는 이득제어신호(Vcf)에 의해 제어되어, 주증폭기회로(11)의 신호이득(A)이 감소할 때 콘덕턴스(Gm1,Gm2)는 증가한다.

도 8 및 도 9는 도 5에 도시된 피드백 증폭기회로(12)를 이용하는 전압-전류변환기(51,52)의 구체적 회로를 나타낸다. 도 8은 바이폴라 트랜지스터에 의해 만들어진 전압-전류변환기를 나타내고, 도 9는 MOS트랜지스터에 의해 만들어진 전압-전류변환기를 나타낸다. 도 8의 전압-전류변환기에 있어서, 바이폴라 트랜지스터(Q1,Q2)의 콜렉터는 전류원에 연결되고, 저항(R11)은 콜렉터 사이에 연결된다. 트랜지스터(Q1,Q2)의 에미터는 전류원을 통해 접지된다. 트랜지스터(Q1,Q2)의 베이스는 차동증폭기(A1,A2)의 출력단에 연결된다. 차동증폭기(A1,A2)의 비반전입력단은 각각 트랜지스터(Q1,Q2)의 콜렉터에 연결된다. 차동증폭기(A1)의 반전입력단은 입력단(55)중 하나에 연결된다. 차동증폭기(A2)의 반전입력단은 다른 입력단(55)에 연결된다. 바이폴라 트랜지스터(Q3,Q4)의 콜렉터는 각각 가변전류원 및 출력단(56)에 연결된다. 트랜지스터(Q3,Q4)의 에미터는 가변전류원을 통해 접지된다. 트랜지스터(Q3)의 베이스는 트랜지스터(Q1)의 베이스에 연결된다. 트랜지스터(Q4)의 베이스는 트랜지스터(Q2)의 베이스에 연결된다. 입력단(55)에 입력된 신호전압에 비례하는 전류는 출력단(56)으로부터 출력된다. 이러한 회로의 상호 콘덕턴스는 다음의 식 (2)에 의해 표현된다.

Gm1,Gm2 = I2/(I1*R1) (2)

즉, 콘덕턴스(Gm1,Gm2)는 전류(I1,I2)간의 비율을 변화시킴으로써 제어할 수 있게 된다. 그러나, 입력동작범위가 I1*R1에 의해 결정되므로, 전류(I1)가 변화되면 입력동작범위가 변하게 된다. 따라서, 전류(I2)만 변화시키는 것이 바람직하다.

도 9의 전압-전류변환기에 있어서, MOS트랜지스터(M1,M2)의 드레인은 각각 전류원과 출력단(Iout⁺,Iout^-)에 연결된다. 트랜지스터(M1,M2)의 소스는 각각 MOS트랜지스터(M3,M4)의 드레인-소스 경로를 매개로 전압원(Vss)에 연결된다. 트랜지스터(M1,M2)의 게이트는 각각 차동증폭기(A1,A2)의 출력단에 연결된다. 트랜지스터(M3,M4)의 게이트는 각각 입력단(Vin⁺,Vin^-)에 연결된다. 차동증폭기(A1,A2)의 비반전입력단은 각각 Vcf단에 연결된다. 차동증폭기(A1,A2)의 반전입력단은 각각 트랜지스터(M1,M2)의 소스에 연결된다. 입력전압은 입력단(Vin⁺,Vin^-)간에 인가되고, 출력전류는 출력단(Iout⁺,Iout^-)으로부터 추출된다.

전압-전류변환기의 상호 콘덕턴스(Gm1,Gm2)는 트랜지스터(M3,M4)의 상호 콘덕턴스를 제어하는 것에 의해 변화될 수 있다. 동작점이 결정되어 트랜지스터(M3,M4)가 선형 도메인에서 동작하는 것으로 가정하면, 트랜지스터(M3,M4)의 상호 콘덕턴스는 트랜지스터(M3,M4)의 드레인-소스전압에 비례하게 된다. 따라서, 상호 콘덕턴스는 트랜지스터(M3,M4)의 드레인 전압을 제어하는 것에 의해 제어된다.

연산증폭기(A1,A2)와 트랜지스터(M1,M2)의 피드백 구성에 의해, 피드백 증폭기회로(12)가 동작하여 트랜지스터(M1,M2)의 소스전압과 연산증폭기(A1,A2)의 비반전입력단에 인가되는 전압이 동일하게 된다. 트랜지스터(M3,M4)의 드레인전압은 연산증폭기(A1,A2)의 비반전입력단에 인가된 전압에 의해 제어된다. 따라서, 이득제어회로(13)로부터 연산증폭기(A1,A2)의 비반전입력단으로 제어신호(Vcf)를 인가하는 것에 의해 전압-전류변환기(51,52)의 상호 콘덕턴스를 변화시키는 것이 가능하게 된다.

이하, 직접 변환 무선수신기에 본 발명을 적용한 예에 대해 설명한다.

도 10에 따르면, 무선신호가 입력되는 저잡음 증폭기(101)가 승산기(102)의 하나의 입력단에 연결된다. 국부신호(LO)가 승산기(102)의 다른 입력단에 입력된다. 승산기(102)의 출력단이 저역통과필터(103)를 통해 가변이득 증폭기(104)에 연결된다. 이러한 가변이득 증폭기(104)는 도 1에 도시된 가변이득 증폭기에 대응한다. 즉, 가변이득 증폭기(104)는 필터(103)로부터의 신호가 입력되는 가산기(105)와, 이 가산기의 출력단에 연결된 증폭기(106), 가산기(105)에 증폭기(106)의 출력신호를 피드백시키는 피드백회로를 이루는 저역통과필터(107) 및, 이득제어회로(108)를 포함한다.

상기한 무선수신기에 따르면, 무선주파수신호(RF)가 증폭기(101)에 의해 증폭되고, 승산신호를 발생시키도록 승산기(102)에 의해 국부신호(LO)와 승산된다. 저역통과필터(103)는 가변이득 증폭기(104)에 입력되는 기저대역신호를 발생시키도록 승산신호를 필터링한다. 가변이득 증폭기(104)에 있어서, 기저대역신호가 가산기(105)를 매개로 증폭기(106)에 입력되어 증폭기(106)에 의해 증폭된다. 증폭신호는 출력단을 매개로 출력신호로서 출력되고 필터(107)를 매개로 가산기(105)에피드백된다. 상기한 동작에 있어서, 이득제어회로(108)에 의해 증폭기(106)의 이득이 저역통과필터(103)로부터의 신호에 따라 증가 또는 감소할 때, 저역통과필터(107)의 컷오프 주파수는 동시에 이득제어회로(108)에 의해 증가 또는 감소한다. 결과적으로, 출력신호의 더 낮은 컷오프 주파수의 변동이 양호한 오프셋 삭제를 실현하도록 억제된다.

본 발명은 상기한 실시예로 한정되는 것은 아니고, 적절히 변형하여 실시할 수도 있다. 상기한 실시예에 있어서, 부증폭기회로의 이득(F)은 일정하다. 그러나, 부증폭기회로의 이득(F)은 일정한 것으로 한정되는 것은 아니다. 즉, 주증폭기회로(11)의 이득이 A일 때, 하한 컷오프 주파수는 AF/(2πCR)이다. 본 실시예의 목적은 이득(A)이 변화되면 이러한 더 낮은 컷오프 주파수 상수를 직접 만들고자 하는 것이다. 따라서, 이득(F)은 이러한 목적을 벗어나지 않는 관점에서 변화될 수 있다.

본 실시예와 관련된 가변이득 증폭기는 더 낮은 신호 대역폭의 변동이 이득을 제어하는데 허용되지 않는 이동통신 시스템을 위해 이용된다.

이상 설명한 바와 같이 본 발명에 의하면, 주증폭기의 이득이 변화되면 이득의 변화에 기인해서 더 낮은 컷오프 주파수의 변동을 억제하고, 양호한 오프셋 삭제를 실현하며, 반도체칩에 집적화할 수 있는 가변이득 증폭기를 제공할 수 있게 된다.

Claims

출력신호를 출력하도록 입력신호와 피드백신호 사이의 차이를 증폭하기 위해 입력신호와 피드백신호가 공급되는 가변이득 증폭기회로(11)와;

피드백신호를 가변이득 증폭기회로에 공급하는 피드백회로(12) 및;

가변이득 증폭기회로의 이득이 증가함에 따라 피드백회로의 컷오프 주파수를 감소시키고, 가변이득 증폭기회로의 이득이 감소함에 따라 피드백회로의 컷오프 주파수를 증가시키도록, 가변이득 증폭기회로와 피드백회로를 제어하는 콘트롤러(13)를 구비하여 구성된 것을 특징으로 하는 가변이득 증폭기.
제1항에 있어서, 콘트롤러(13)가 가변이득 증폭기회로의 이득을 증가시키도록 제1제어신호를 가변이득 증폭기회로(11)에 공급함과 동시에 피드백회로의 컷오프 주파수를 감소시키도록 제2제어신호를 피드백회로(12)에 공급하고, 또는 가변이득 증폭기회로의 이득을 감소시키도록 제1제어신호를 가변이득 증폭기회로에 공급함과 동시에 피드백회로의 컷오프 주파수를 증가시키도록 제2제어신호를 피드백회로에 공급하는 것을 특징으로 하는 가변이득 증폭기.
제1항에 있어서, 피드백회로(12)가 연산증폭기(32)와, 가변캐패시터(33) 및, 연산증폭기의 반전입력단과 출력단 사이에 병렬로 연결된 제1저항(31-1)과 연산증폭기의 반전입력단과 가변이득 증폭기회로의 출력단 사이에 연결된 제2저항(31-2)을 구비하여 구성되고, 가변캐패시터의 캐패시턴스가 가변이득 증폭기회로의 이득의 증가에 따라 증가되고, 그 이득의 감소에 따라 감소되는 것을 특징으로 하는 가변이득 증폭기.
제1항에 있어서, 피드백회로(12)가 연산증폭기(42)와, 캐패시터(43) 및, 저항값이 가변이면서 연산증폭기의 반전입력단과 출력단 사이에 병렬로 연결된 제1저항(41-1)과 연산증폭기의 반전입력단과 가변이득 증폭기회로의 출력단 사이에 연결된 제2저항(41-2)을 구비하여 구성되고, 제1저항의 저항값이 가변이득 증폭기의 이득의 증가에 따라 증가되고 그 이득의 감소에 따라 감소되는 것을 특징으로 하는 가변이득 증폭기.
제4항에 있어서, 제2저항이 저항값이 가변인 저항(41-2)으로 이루어지고, 제1저항과 제2저항 사이에서 일정 저항율이 유지됨에 따라, 제1저항의 저항값과 제2저항의 저항값이 가변이득 증폭기의 이득의 증가에 따라 증가되고, 그 이득의 감소에 따라 감소되는 것을 특징으로 하는 가변이득 증폭기.
제1항에 있어서, 피드백회로가 제1전압-전류변환기(51)와, 제1전압-전류변환기의 출력단에 연결된 캐패시터(53) 및, 상호 콘덕턴스가 가변이고, 캐패시터에 연결된 입력단과 출력단을 포함하며, 입력단과 출력단이 단락회로로 되는 제2전압-전류변환기(52)를 구비하여 구성되고, 제2전압-전류변환기의 상호 콘덕턴스가 가변이득 증폭기회로의 이득의 증가에 따라 감소되고, 가변이득 증폭기회로의 이득의 감소에 따라 증가되는 것을 특징으로 하는 가변이득 증폭기.
제6항에 있어서, 제1전압-전류변환기의 상호 콘덕턴스가 가변이고, 제1전압-전류변환기(51)의 상호 콘덕턴스와 제2전압-전류변환기(52)의 상호 콘덕턴스가 가변이득 증폭기회로의 이득의 증가에 따라 동일한 비율로 감소되고, 이득의 감소에 따라 동일한 비율로 증가되는 것을 특징으로 하는 가변이득 증폭기.
출력신호를 출력하도록 입력신호와 피드백신호 사이의 차이를 증폭하는 가변이득 증폭기회로(11)와;

피드백신호를 가변이득 증폭기회로에 공급하는 피드백회로(12) 및;

가변이득 증폭기회로의 이득의 변화에 관계없이, 실질적으로 일정한 출력신호의 하한 주파수를 만들도록 가변이득 증폭기회로의 이득과 피드백회로의 컷오프 주파수를 제어하는 콘트롤러(13)를 구비하여 구성된 것을 특징으로 하는 가변이득 증폭기.
입력신호와 피드백신호 사이의 차이를 증폭하기 위해 입력신호와 피드백신호가 공급되어 출력신호를 출력하고, 가변이득 증폭기회로의 이득이 출력신호와 입력신호중 적어도 하나의 레벨에 따라 변하는 가변이득 증폭기회로(11)와;

피드백신호를 가변이득 증폭기회로에 공급하고, 실질적으로 일정한 출력신호의 하한 주파수를 만들도록 피드백회로의 컷오프 주파수가 가변이득 증폭기회로의 이득의 변화에 따라 변하는 피드백회로(12)를 구비하여 구성된 것을 특징으로 하는 가변이득 증폭기.
제1항, 제8항, 제9항중 어느 한항에 있어서, 피드백회로(12)가 가변이득 증폭기회로의 출력신호의 주파수 성분에서 소정의 저주파 성분만을 피드백신호로서 출력하는 것을 특징으로 하는 가변이득 증폭기.
무선신호를 기저대역신호로 변환시키는 기저대역회로(101,102,103)와;

기저대역신호를 증폭하는 제1항, 제8항, 제9항중 어느 한항에 따른 가변이득 증폭기(104)를 구비하여 구성된 것을 특징으로 하는 무선수신기.