KR20030000825A - Mask of semiconductor device - Google Patents
Mask of semiconductor device Download PDFInfo
- Publication number
- KR20030000825A KR20030000825A KR1020010036974A KR20010036974A KR20030000825A KR 20030000825 A KR20030000825 A KR 20030000825A KR 1020010036974 A KR1020010036974 A KR 1020010036974A KR 20010036974 A KR20010036974 A KR 20010036974A KR 20030000825 A KR20030000825 A KR 20030000825A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- substrate
- semi
- transmissive
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002834 transmittance Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 포토 공정에서 홀 패터닝（Hole Patterning)시에 발생되는 사이드 로브 패턴(side Lobe Pattern)을 억제시키기 위한 반도체 소자의 마스크에 관한 것으로， 반투과성 기판과， 상기 기판의 하부면에 형성되며 소자 패턴에 대응되는 부분에서 기판을 노출시키는 반투광 영역을 갖는 차광막으로 이루어진 마스크에 있어서， 상기 반투광 영역을 통과한 빛에 의하여 사이드 로브 패턴이 발생되는 부분에서 상기 반투광 영역과 １８０°의 위상차를 갖도록 상기 차광막과 기판의 일정 깊이를 제거한 홀 형태로 형성되는 위상 반전 영역을 포함하여 구성된다.The present invention relates to a mask of a semiconductor device for suppressing side lobe patterns generated during hole patterning in a photolithography process, and is formed on a semi-transmissive substrate and a lower surface of the substrate. The mask is made of a light shielding film having a semi-transmissive area for exposing a substrate at a corresponding portion, and has a phase difference of 10.0 ° from the translucent area in the area where the side lobe pattern is generated by the light passing through the semi-transmissive area. And a phase inversion region, which is formed in a hole shape in which a predetermined depth of the light shielding film and the substrate is removed.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 홀패턴의 포토 공정에서 발생되는 사이드 로브 현상을 방지하기 위한 반도체 소자의 마스크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a mask of a semiconductor device for preventing side lobing phenomenon generated in a photo-patterning process of a hole pattern.
최근， 디자인 룰（Design Rule)이 점점 더 작아지고 홀 사이즈（Hole Size)가 줄어들게 됨에 따라서 해상력을 향상시키기 위하여 하프톤 위상 반전 마스크（Halftone Phase Shift Mask : Halftone PSM)를 많이 이용하고 있다．In recent years, the Halftone PSM (Halftone Phase Shift Mask) has been widely used to improve the resolution as the Design Rule becomes smaller and smaller, and the Hole Size is reduced.
이하， 첨부된 도면을 참조하여 종래 기술에 따른 반도체 소자의 마스크를 설명하면 다음과 간다．Hereinafter, referring to the attached drawings, the mask of the semiconductor device according to the conventional technology will be described as follows.
도 １은 홀 형성을 위한 바람직한 레지스트 패턴을 나타낸 도면이고， 도 ２는 도 １을 형성하기 위한 종래 기술에 따른 마스크의 평면도이고， 도 ３은 상기 도 ２의 I-I 방향에 따른 단면도이고， 도 ４는 도 ３의 각 반투광 영역을 통과한 빛의 파형을 나타낸 도면이고， 도 ５는 상기 도 ３ 마스크를 통과한 빛의 강도를 나타낸 도면이고， 도 ６은 종래 기술에 따른 레지스트 홀 패턴을 나타낸 평면 사진이다．Fig. 1 is a diagram showing a preferred resist pattern for forming a hole, Fig. 2 is a plan view of a mask according to the conventional technique for forming Fig. 1, and Fig. 3 is a cross-sectional view along the direction II of Fig. 2 above. Figure 3 shows the light waveforms passing through each translucent region, Figure 5 shows the light intensity through the mask above Figure 3, and Figure 6 shows the resist hole pattern according to the conventional technology. to be.
종래에는 홀 공정에 사용되는 도 １과 같은 레지스트 패턴을 형성하기 위하여 도 ２ 및 도 ３의 하프톤 마스크를 사용하고 있다．Conventionally, halftone masks of Fig. 2 and Fig. 3 are used to form resist patterns, such as Fig. 1, used in the hole-hole process.
즉， 현상 공정으로 제거될 레지스트 영역（A)에 대응되는 마스크 영역 즉， 반투광 영역（B)에서만 노광 광원이 투과되도록 기판（１１）하부에 차광층（１２）을 구성하고 있다．That is, the light shielding layer (12) is formed under the substrate (11) so that the exposure light source is transmitted only in the semi-transmissive area (B).
여기서， 상기 기판（１１）은 투과율 １０％ 이하의 반투과성막 예를들어， 석영（Qz)으로 이루어진다．Here, the substrate (11) is made of quartz (Qz), for example, a semi-transmissive film having a transmittance of 10% or less.
그리고， 상기 반투광 영역（B)의 수직한 하부에서는 상기 반투광 영역（B)을 통하여 들어오는 빛의 제 １ 피크값에 의하여 도 ４에 도시된 바와 같이，C의 진폭을 갖는 빛 성분이 관찰된다．In the vertical lower portion of the translucent region B, the light component having the amplitude of C is observed, as shown in Fig. 4, based on the first peak value of the light entering through the translucent region B. ．
여기서 주목할 사항은 상기 반투광 영역（B）을 통과한 빛의 제 ２ 피크값에 의하여 상기 반투광 영역（B）양측으로 일정 거리 떨어진 영역에서 D의 진폭을 갖는 사이드 로브 패턴（Side Lobe Pattern)이 관찰되는 점이다．Note that the side lobe pattern with the amplitude of D in the area that is a certain distance away from both sides of the semi-transmissive area (B) based on the second peak value of light passing through the semi-transmissive area (B). It is observed.
따라서， 복수개의 홀 패턴을 형성하기 위한 마스크의 경우， 상기 반투광 영역（B）이 복수개 존재하게 되고， 인접하는 반투광 영역（B）들에 의한 사이드 로브 패턴이 서로 결합되어 도 ５의 D'과 같은 강도를 갖는 빛 성분이 관찰되어 진다．Therefore, in the case of a mask for forming a plurality of hole-hole patterns, a plurality of the above-mentioned semi-transmissive areas (B) are present, and the side lobe patterns of adjacent semi-transmissive areas (B) are combined with each other, so that D 'of FIG. A light component with excessive strength is observed.
이러한 사이드 로브 패턴에 의한 성분의 강도 D'는 상기 반투광 영역（B）을 통과한 빛의 제 １ 피크값에 의한 강도인 C'에 비해 결코 작지 않은 크기를 갖는다．The intensity D 'of the component based on the side lobe pattern has a size that is never smaller than the intensity C, which is the intensity based on the peak light value of the light passing through the translucent region (B) above.
따라서， 종래 기술에 따른 마스크를 이용하여 레지스트 홀 패턴을 형성하면 도 ６에 나타난 바와 같이， 원래 형성하고자 했던 영역 뿐만 아니라 그 주변에도 홀 패턴이 형성되게 된다．Therefore, when the resist hole pattern is formed using a mask according to the conventional technology, the hole pattern is formed not only in the region intended to be formed but also in the surroundings, as shown in FIG.
그러나, 상기와 같은 종래의 반도체 소자의 마스크는 사이드 로브 패턴에 의하여 원하지 않는 영역에 홀 패턴이 형성되는 불량이 발생되는 문제점이 있다.However, such a conventional mask of a semiconductor device has a problem in that a defect in which a hole pattern is formed in an area that is not desired by the side lobe pattern is generated.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 하프톤 위상반전 마스크（Halftone PAM)에 레벤손 위상반전 마스크（Levenson PSM)를 조합하여 사이드 로브 패턴 이미지를 상쇄시키어 불량 패턴을 제거하기 위한 반도체 소자의 마스크를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and a semiconductor for eliminating a defective pattern by canceling a side lobe pattern image by combining a half-tone phase inversion mask (Levenson PSM) with a halftone phase inversion mask (Halftone PAM). The purpose is to provide a device mask.
도 １은 홀 형성을 위한 바람직한 레지스트 패턴을 나타낸 도면Fig. 1 is a diagram showing a preferred resist pattern for forming a hole.
도 ２는 도 １을 형성하기 위한 종래 기술에 따른 마스크의 평면도Figure 2 is a plan view of a mask according to conventional techniques for forming Figure 1.
도 ３은 상기 도 ２의 I-I 방향에 따른 단면도Fig. 3 is a cross-sectional view taken along the direction I-I of Fig. 2 above.
도 ４는 도 ３의 각 반투광 영역을 통과한 빛의 파형을 나타낸 도면4 is a diagram showing a waveform of light passing through each translucent region of FIG.
도 ５는 상기 도 ３ 마스크를 통과한 빛의 강도를 나타낸 도면5 is a diagram showing the intensity of light passing through the mask shown above.
도 ６은 종래 기술에 따른 레지스트 홀 패턴을 나타낸 평면 사진Figure 6 shows a plan view of a resist hole pattern in accordance with conventional technology.
도 ７은 본 발명의 실시예에 따른 마스크의 평면도7 is a plan view of a mask according to an embodiment of the present invention.
도 ８은 상기 도 ７의 Ⅱ-Ⅱ 방향에 따른 단면도Fig. 7 is a cross sectional view along the II-II direction of Fig. 7 shown above.
도 ９는 도 ８에서 반투광 영역 및 위상 반전 영역을 각각 통과한 빛의 파형을 나타낸 도면Figure is a diagram showing a light waveform of light passing through a translucent region and a phase inversion region in a diagram, respectively.
도 １０은 도 ８의 마스크를 통과한 빛의 강도를 나타낸 도면Figure 10 shows the intensity of the light passing through the mask of the province.
도 １１은 본 발명의 실시예에 따른 레지스트 홀 패턴을 나타낸 평면도11 is a plan view showing a resist hole pattern according to an embodiment of the present invention.
도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of drawings
２１ : 기판 ２２ ：차광막21: Substrate # 22: Light shielding film
２３ ：위상 반전 영역230: Phase inversion area
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 마스크는 반투과성 기판과， 상기 기판의 하부면에 형성되며 소자 패턴에 대응되는 부분에서 기판을 노출시키는 반투광 영역을 갖는 차광막으로 이루어진 마스크에 있어서， 상기 반투광 영역을 통과한 빛에 의하여 사이드 로브 패턴이 발생되는 부분에서 상기 반투광 영역과 １８０°의 위상차를 갖도록 상기 차광막과 기판의 일정 깊이를 제거한 홀 형태로 형성되는 위상 반전 영역을 포함하여 구성됨을 특징으로 한다.The mask of the semiconductor device according to the present invention for achieving the above object is formed on a semi-transmissive substrate and a mask formed with a light-shielding film having a semi-transmissive region that is formed on the lower surface of the substrate and exposed to the substrate in a portion corresponding to the device pattern. In this case, the phase inversion region formed in the form of a hole formed by removing the constant depth of the light shielding film and the substrate has a phase difference of 10 ° from the light transmissive region at the portion where the side lobe pattern is generated by the light passing through the semi-transmissive region. Configured as a feature.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 마스크를 설명하면 다음과 같다.Hereinafter, a semiconductor mask of a semiconductor device according to the present invention will be described with reference to the accompanying drawings.
도 ７은 본 발명의 실시예에 따른 마스크의 평면도이고， 도 ８은 상기 도 ７의 Ⅱ-Ⅱ 방향에 따른 단면도이고， 도 ９는 도 ８에서 반투광 영역 및 위상 반전 영역을 각각 통과한 빛의 파형을 나타낸 도면이고， 도 １０은 도 ８의 마스크를 통과한 빛의 강도를 나타낸 도면이고， 도 １１은 본 발명의 실시예에 따른 레지스트 홀 패턴을 나타낸 평면도이다．FIG. 7 is a plan view of a mask according to an embodiment of the present invention, and FIG. 7 is a cross-sectional view along the direction II-II of FIG. 7 above, wherein the light has passed through the translucent region and the phase inversion region, respectively. The figure shows the waveform, the figure 10 shows the intensity of the light passing through the mask of figure, and the figure 11 shows the top view pattern of the resist hole according to the embodiment of the present invention.
본 발명에 따른 마스크는 종래의 하프톤 위상반전 마스크（Halftone PSM)에 래밴손 위상반전 마스크(Levenson PSM)를 결합한 형태를 갖는다．The mask according to the present invention has a form of a conventional halftone phase inversion mask (Levenson PSM) combined with a conventional halftone phase inversion mask (Halftone PSM).
보다 구체적으로， 본 발명에 따른 마스크는 도 ７ 및 도 ８에 도시된 바와 같이 기판（２１）과， 상기 기판（２１）의 하부에 형성되며 레지스트 패턴닝을 위하여 선택된 영역 즉， 반투광 영역（E)에서 빛이 투과되도록 개구부를 갖는 차광막（２２）과， 상기 반투광 영역（ E）을 통과한 빛에 의한 사이드 로브 패턴이 발생되는 영역에서 상기 차광막（２２）과 기판（２１）을 제거하여 홀 형태로 형성되는 위상 반전 영역（２３）으로 구성된다． More specifically, the mask according to the present invention is formed at the bottom of the substrate (21) and the substrate (21) as shown in Fig. 7 and Fig. 7, and the translucent area (E) is selected for resist patterning. ), The light shielding film (22) having the opening so as to transmit light from the light beam, and the light shielding film (22) and the substrate (21) are removed from the area where the side lobe pattern is generated by the light passing through the light transmissive area (E). It consists of a phase inversion area (23), which is formed in a shape.
여기서， 홀의 제거 깊이는 상기 위상 반전 영역（２３）이 반투광 영역（E）과 １８０ 。의 위상차가 발생되도록 제어한다．Here, the depth of removal of the holes is controlled so that the phase reversal inversion region (23) is generated so that a phase difference between the translucent region (E) and 110 ° is generated.
그리고， 상기 기판（２１）은 투과율 １０％ 이하의 반투과성 물질로 이루어지며， 예를들어 석영으로 구성된다．The substrate 21 is made of a semi-permeable material having a transmittance of 10% or less, and is made of, for example, quartz.
상기한 본 발명에 따른 마스크의 반투광 영역（ E）과 위상 반전 영역（23）을 통과한 각각의 빛은 도 ９에 도시된 바와 같이， 상기 반투광 영역（E）을 통과한 빛의 제 １ 피크값에 의해 나타나는 F 파형과， 상기 투과 영역（E）을 통과한 빛의 제 ２ 피크값에 의해 나타나는 사이드 로브 패턴인 G 파형， 그리고， 상기 위상 반전 영역（２３）에 의해 발생되며 상기 F, G 파형과 1８０。 의 위상차를 갖는 H 파형으로 나타나게 된다．Each light passing through the transflective area (E) and the phase reversal area (23) of the mask according to the present invention described above is similar to the bar shown in the diagram. The G waveform, which is a side lobe pattern, and then the phase reversal region (23), which is caused by the F waveform and the second peak value of light passing through the transmission region (E), are generated by the peak value. It appears as an H waveform with a G waveform and a phase difference of 10.0 degrees.
그리고， 상기 마스크를 투과한 빛들 즉， 상기 반투광 영역들（E)과 위상 반전 영역（23)을 통과한 빛을 모두 합산하여 실제로 나타나는 파형은 도 １０에 도시된 바와 같이， 상기 반투광 영역（E)에 대응되는 부분에서만 I 파형으로 나타나게 된다．In addition, the light waves passing through the mask, that is, the light passing through the light transmissive regions E and the phase inversion region 23, are summed to actually show the waveform as shown in Fig. 10. Only the part corresponding to E) appears as an I waveform.
즉， 상기 위상 반전 영역（２３）을 통해 １８０° 위상 반전된 파형 （H）이 그에 이웃하는 반투광 영역（E)들에 의한 사이드 로브 패턴들(G)을 상쇄시키어 사이드 로브 패턴(G)이 나타나지 않게 된다．That is, the side lobe pattern (G) cancels the side lobe patterns (G) by the translucent area (E) adjacent to the 10 ° phase reversal wave (H) through the phase reversal area (23) above. It does not appear.
결국， 본 발명의 마스크를 이용할 경우 상기 사이드 로브 패턴에 의한 영향을 제거할 수 있게 되어 도 １１과 같은 바람직한 레지스트 홀 패턴을 얻을 수 있다．As a result, when the mask of the present invention is used, it is possible to eliminate the influence of the side lobe pattern described above and obtain a desirable resist hole pattern as shown in Fig. 11.
상기와 같은 본 발명의 반도체 소자의 마스크는 인접한 반투광 영역을 통과한 빛의 제 ２ 피크값에 의한 사이드 로브 패턴을 제거할 수 있으므로 상기 사이드 로브 패턴으로 인하여 발생되는 패턴 오류를 방지할 수 있는 효과가 있다.The mask of the semiconductor device of the present invention as described above can remove the side lobe pattern based on the second peak value of light passing through the adjacent semi-transmissive area, thereby preventing the pattern error caused by the side lobe pattern. There is.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010036974A KR20030000825A (en) | 2001-06-27 | 2001-06-27 | Mask of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010036974A KR20030000825A (en) | 2001-06-27 | 2001-06-27 | Mask of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030000825A true KR20030000825A (en) | 2003-01-06 |
Family
ID=27711419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010036974A Withdrawn KR20030000825A (en) | 2001-06-27 | 2001-06-27 | Mask of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030000825A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100834267B1 (en) * | 2007-05-07 | 2008-05-30 | 주식회사 하이닉스반도체 | Exposure mask and method for manufacturing contact hole in semiconductor device using same |
| US8227149B2 (en) | 2009-02-20 | 2012-07-24 | Samsung Electronics Co., Ltd. | Masks and methods of forming the same |
-
2001
- 2001-06-27 KR KR1020010036974A patent/KR20030000825A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100834267B1 (en) * | 2007-05-07 | 2008-05-30 | 주식회사 하이닉스반도체 | Exposure mask and method for manufacturing contact hole in semiconductor device using same |
| US7955987B2 (en) | 2007-05-07 | 2011-06-07 | Shin & Kim | Exposure mask and method of forming a contact hole of a semiconductor device employing the same |
| US8227149B2 (en) | 2009-02-20 | 2012-07-24 | Samsung Electronics Co., Ltd. | Masks and methods of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2986086B2 (en) | Phase shift mask and method of manufacturing the same | |
| KR0161879B1 (en) | Structure and manufacturing method of phase inversion mask | |
| US6355382B1 (en) | Photomask and exposure method using a photomask | |
| JPH08279452A (en) | Preparation of phase shift mask | |
| KR0166836B1 (en) | Phase shift mask and a method of producing it | |
| KR100353406B1 (en) | Pahse shift mask and fabricating method thereof | |
| JPH03252659A (en) | Photomask | |
| JP3759914B2 (en) | Photomask and pattern forming method using the same | |
| KR100219079B1 (en) | Halftone phase reversal mask | |
| KR20030000825A (en) | Mask of semiconductor device | |
| US6013397A (en) | Method for automatically forming a phase shifting mask | |
| KR100269327B1 (en) | Half tone phase shift mask and its making method | |
| CN108445707A (en) | The production method of phase shifting mask plate, phase shifted mask lithography equipment and phase shifting mask plate | |
| JPH06308715A (en) | Formation of phase shift exposing mask, phase shift exposing mask and phase shift exposing method | |
| JPH06252031A (en) | Aligner and exposure method | |
| KR100223940B1 (en) | Method of manufacturing half-tone phase shift mask | |
| KR100510447B1 (en) | Phase shift mask of semiconductor apparatus and manufacturing method thereof | |
| KR980010601A (en) | Phase Inversion Mask and Manufacturing Method Thereof | |
| JP4784220B2 (en) | Phase shift mask | |
| KR100277933B1 (en) | Phase reversal mask manufacturing method | |
| JPH09138497A (en) | Resist exposure method and exposure mask | |
| KR100345072B1 (en) | Phase shift mask in semiconductor device | |
| KR100734673B1 (en) | Phase inversion mask and manufacturing method thereof | |
| KR20080030275A (en) | Method for manufacturing phase inversion mask of semiconductor device | |
| JP3259107B2 (en) | Phase shift reticle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010627 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |