[go: up one dir, main page]

KR200276091Y1 - 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형 - Google Patents

가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형 Download PDF

Info

Publication number
KR200276091Y1
KR200276091Y1 KR2019970043959U KR19970043959U KR200276091Y1 KR 200276091 Y1 KR200276091 Y1 KR 200276091Y1 KR 2019970043959 U KR2019970043959 U KR 2019970043959U KR 19970043959 U KR19970043959 U KR 19970043959U KR 200276091 Y1 KR200276091 Y1 KR 200276091Y1
Authority
KR
South Korea
Prior art keywords
circuit board
flexible circuit
mold
grid array
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR2019970043959U
Other languages
English (en)
Other versions
KR19990031250U (ko
Inventor
하선호
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR2019970043959U priority Critical patent/KR200276091Y1/ko
Publication of KR19990031250U publication Critical patent/KR19990031250U/ko
Application granted granted Critical
Publication of KR200276091Y1 publication Critical patent/KR200276091Y1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 고안은 가요성(可撓性) 회로기판을 이용한 볼 그리드 어레이(Ball Grid Array) 반도체 패키지 제조용 몰딩 금형에 관한 것으로, 그 구조는, 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지를 몰딩하기 위하여 상기한 가요성 회로기판의 하부에는 하형이 위치되고, 상부에는 내부에 캐비티가 형성된 상형이 위치되어, 상기한 상형과 하형을 클램핑시켜 수지 봉지제로 몰딩하도록 된 몰딩금형에 있어서, 상기한 가요성 회로기판의 하부에 위치되는 하형의 상면에는 상기한 가요성 수지필름으로 이루어지는 가요성 회로기판이 안착될 수 있는 안착홈이 더 형성되어 있는 것으로써, 몰딩 금형의 클램핑력을 강화시켜 몰딩되는 수지 봉지부가 금형 밖으로 누출되는 것을 방지하여 플레시를 없애고, 신뢰성을 향상시키도록 된 것이다.

Description

가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형
본 고안은 가요성(可撓性) 회로기판을 이용한 볼 그리드 어레이(Ball Grid Array) 반도체 패키지 제조용 몰딩 금형에 관한 것으로, 더욱 상세하게는 가요성 수지필름 상에 회로패턴부를 형성시킨 가요성 회로기판 상에 금속 캐리어 프레임을 적층시켜 제조되는 볼 그리드 어레이 반도체 패키지를 수지 봉지제로 몰딩하기 위한 몰딩 금형의 구조를 변경하여 몰딩 금형의 클램핑력을 강화시킴으로써, 몰딩되는 수지 봉지부가 금형 밖으로 누출되는 것을 방지하여 플레시를 없애고, 신뢰성을 향상시키도록 된 것이다.
일반적으로 볼 그리드 어레이 반도체 패키지는, 통상 PCB기판의 상면에 하나 또는 그 이상의 반도체칩이 장착되고, 마더 보드(Mother Board)와 같은 도전성 재료에 대한 전기적 접속이 반도체칩이 부착된 PCB기판면의 대향면상에 위치하는 솔더볼의 어레이에 의해 이루어지는 구조의 반도체 패키지로서, 볼 그리드 어레이 반도체 패키지는 200핀 이상의 다핀 디바이스 또는 고집적화된 대규모 집적회로(VLSI), 마이크로 프로세서 등의 용도로서 각광받고 있다.
그러나, 이러한 볼 그리드 어레이 반도체 패키지에 있어서는, PCB기판의 두께가 적어도 수백 미크론에 이르므로 열 저항률이 높아서 실장된 반도체칩의 작동시 발생되는 열의 방출성이 열등하고, 경박화에 있어서 충분히 만족스럽지 못하며, 봉지부의 외부로 노출되는 회로패턴을 절연시키기 위하여 전체 PCB기판 및 그 회로패턴 상에 솔더마스크를 형성시켜야 하는 문제가 있고, PCB기판이 다층 구조인 경우 상하의 회로패턴을 상호 전기적으로 접속시키기 위한 비아 홀(Via Hole)을 형성하여야 함으로서 공정이 번거로운 문제점이 있을 뿐만 아니라, 가격이 고가인 단점이 있다.
또한, 이러한 볼 그리드 어레이 반도체 패키지를 수지 봉지제로 몰딩하기 위한 몰딩 금형은, 도 3에 도시된 바와같이 PCB기판(2)의 하부에는 상기한 PCB기판(2)을 지지하는 하형(7)이 위치되고, PCB기판(2)의 상부에는 내부에 캐비티(6')가 형성된 상형(6)을 클램핑시켜 수지 봉지제(4)로 몰딩하는 것이다. 즉, 이러한 몰딩은 PCB기판(2)의 상면만을 몰딩하는 원 사이드(One-Side) 몰딩 방식으로써, 하형(7)은 상형(6)의 클램핑시 PCB기판(2)을 지지하는 역할만을 하는 것으로, 실질적으로 상형(6)이 클램핑 되는 영역은 PCB기판(2)의 상면이다.
이와같이 PCB기판(2)의 상면에 상기한 상형(6)이 클램핑되어도 몰딩되는 수지 봉지제(4)가 누출되지 않고 몰딩될 수 있는 것은 상기한 PCB기판(2)이 비교적 딱딱한 재질로 되어 있음으로서 가능하다. 즉, 이러한 몰딩 금형에 있어서는 하형(7) 대신에 상기한 PCB기판(2)을 지지할 수 있는 것으로 대체하여도 몰딩이 가능한 것이다.
또한, 도 4에 도시되어 있는 바와같이 리드프레임을 이용한 반도체 패키지의 몰딩 금형은, 리드프레임(2')의 상부와 하부에 각각 위치하는 상형(6)과 하형(7)에 각각 캐비티(6')(7')가 형성되어 있는 것으로, 이러한 몰딩 금형은 상형(6)과 하형(7)이 리드프레임(2')을 사이에 두고 직접 클램핑 되는 것이다.
이와같이 리드프레임을 이용한 반도체 패키지의 몰딩 금형이나, 또는 PCB기판을 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 금형은 모두 수지 봉지제가 누출되지 않는 정도의 클램핑력을 가지고 있는 것이다.
그러나, 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지에 있어서는 이러한 몰딩 금형을 사용할 수 없다. 이는 상기한 가요성 회로기판에 몰딩 금형을 클램핑하게 되면 그 클램핑력이 약하여 정확히 클램핑되지 못함으로써, 몰딩시 수지 봉지제가 누출되어 플레시를 유발하고, 이는 제품의 품질을 저하시키는 요인이 되었던 문제점이 있었다.
참고적으로, 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지에 대한 기술 내용은 본 출원인에 의해 대한민국 특허출원 제97-4430호(출원일:1997년2월14일)의 "가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 및 그 제조방법"에 개시된 바 있다.
본 고안의 목적은 이와같은 문제점을 해소하기 위하여 안출된 것으로서, 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지를 수지 봉지제로 몰딩하기 위한 몰딩 금형의 구조를 변경하여 클램핑력을 강화시킴으로써, 몰딩되는 수지 봉지부가 금형 밖으로 누출되는 것을 방지하여 플레시를 없애고, 신뢰성을 향상시키도록 된 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형을 제공함에 있다.
이러한 목적을 달성하기 위한 본 고안의 구성은, 신호전달용 본드패드가 형성되어 있는 반도체칩과, 상기한 반도체칩이 열전도성 접착수단에 의하여 실장되며, 상면에는 회로패턴이 형성되고, 저면에는 개방부가 형성되어 상기한 회로패턴이 노출되는 솔더볼 랜드가 형성된 가요성 필름으로 이루어지는 가요성(可撓性) 회로기판과, 상기한 반도체칩에 형성된 본드패드와 가요성 회로기판의 상면에 형성된 회로패턴 상의 도전성 트레이스(Trace)를 접속시키는 와이어와, 상기한 반도체칩 및 본드 외어어를 외부환경으로 부터 보호하기 위하여 몰딩되는 수지 봉지부와, 상기한 가요성 회로기판 저면의 솔더볼랜드에 융착되어 입출력 단자로서 사용되는 다수의 솔더볼로 이루어지는 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지를 몰딩하기 위하여 상기한 가요성 회로기판의 하부에는 하형이 위치되고, 상부에는 내부에 캐비티가 형성된 상형이 위치되어, 상기한 상형과 하형을 클램핑시켜 수지 봉지제로 몰딩하도록 된 몰딩금형에 있어서, 상기한 가요성 회로기판의 하부에 위치되는 하형의 상면에는 상기한 가요성 수지필름으로 이루어지는 가요성 회로기판이 안착될 수 있는 안착홈이 더 형성되어 있는 것이다.
도 1은 본 고안의 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 단면도
도 2는 본 고안의 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형을 나타낸 도면
도 3은 종래의 PCB회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형을 나타낸 도면
도 4는 종래의 리드프레임을 이용한 반도체 패키지 제조용 몰딩 금형을 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
100 - 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지
10 - 반도체칩 11 - 접착수단
20 - 가요성 회로기판 21 - 다이패드
22 - 회로패턴 23 - 금속 캐리어 프레임
30 - 와이어 40 - 수지 봉지부
50 - 솔더볼 60 - 상형
61 - 캐비티 70 - 하형
71 - 안착홈
이하, 본 고안을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 고안의 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 단면도로서, 볼 그리드 어레이 반도체 패키지(100)의 구조에 대하여 간단히 설명한다.
반도체칩(10)은 금속 캐리어 프레임(23)의 저면에 부착된 가요성 회로기판(20)의 상면에 형성된 다이패드(21)상에 에폭시나 접착테이프 등과 같은 열 전도성 접착수단(11)에 의하여 실장되고, 상기 반도체칩(10)과 가요성 회로기판(20) 사이의 전기적 접속은 반도체칩(10)에 형성된 본드패드(도시하지 않음)와 가요성 회로기판(20)의 상면에 형성된 회로패턴(22)을 와이어(30)로 본딩되며, 상기 반도체칩(10)과 와이어(30) 및 선택적 요소인 수동소자 등과 같은 주변 구성요소들(도시하지 않음)은 습기나 먼지 또는 외부적 충격이나 진동 등과 같은 유해한 외부환경으로 부터 보호하기 위하여 수지 봉지부(40)로 몰딩된다. 또한, 반도체칩(10)이 실장되는 가요성 회로기판(20)의 저면에는 다수의 솔더볼(20)이 융착되며, 이러한 솔더볼(50)은 입출력 단자로서 기능을 한다.
도 2는 본 고안의 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형을 나타낸 도면으로서, 가요성 수지필름 상에 회로패턴부를 형성시킨 가요성 회로기판(20) 상에 금속 캐리어 프레임(23)을 적층시켜 제조되는 볼 그리드 어레이 반도체 패키지(100)의 몰딩 금형은, 상기한 가요성 회로기판(20)의 하부에 위치하는 하형(70)과, 상기한 가요성 회로기판(20)의 상부에 위치하며 내부에는 캐베티(61)가 형성된 상형(60)으로 이루어지며, 상기한 상형(60)과 하형(70)을 클램핑시켜 수지 봉지제로 몰딩하는 것에 있어서, 상기한 하형(70)의 상면에는 상기한 가요성 수지필름으로 이루어지는 가요성 회로기판(20)이 안착될 수 있는 안착홈(71)이 더 형성되어 상기한 상형(60)과 하형(70)의 클램핑력을 향상시키도록 된 것으로, 이러한 몰딩 역시 가요성 회로기판(20)의 상면만을 몰딩하는 원 사이드(One-Side) 몰딩 방식이다.
이와같이 구성된 본 고안은 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지(100)를 몰딩하기 위하여 상기한 상형(60)과 하형(70)을 클램핑시, 상기한 가요성 회로기판(20)에 금속 캐리어 프레임(23)이 적층되어 있음으로써, 상기한 가요성 회로기판(20)은 상기한 금속 캐리어 프레임(23)의 하부로 돌출된다. 이와같이 돌출되는 가요성 회로기판(20)은 상기한 하형(70)에 형성된 안착홈(71)에 안착됨으로서 상형(60)과 하형(70)의 클램핑력을 향상시킬 수 있고, 이는 수지 봉지제의 누출을 방지하여 플레시의 발생을 억제할 수 있다.
이상의 설명에서 알 수 있듯이 본 고안에 의하면, 상형과 하형의 클램핑력을 강화시킬 수 있도록 몰딩 금형을 형성함으로써, 몰딩되는 수지 봉지부가 금형 밖으로 누출되는 것을 방지하여 플레시를 없애고, 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 신호전달용 본드패드가 형성되어 있는 반도체칩과, 상기한 반도체칩이 열전도성 접착수단에 의하여 실장되며, 상면에는 회로패턴이 형성되고, 저면에는 개방부가 형성되어 상기한 회로패턴이 노출되는 솔더볼 랜드가 형성된 가요성 필름으로 이루어지는 가요성(可撓性) 회로기판과, 상기한 반도체칩에 형성된 본드패드와 가요성 회로기판의 상면에 형성된 회로패턴 상의 도전성 트레이스(Trace)를 접속시키는 와이어와, 상기한 반도체칩 및 본드 외어어를 외부환경으로 부터 보호하기 위하여 몰딩되는 수지 봉지부와, 상기한 가요성 회로기판 저면의 솔더볼랜드에 융착되어 입출력 단자로서 사용되는 다수의 솔더볼로 이루어지는 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지를 몰딩하기 위하여 상기한 가요성 회로기판의 하부에는 하형이 위치되고, 상부에는 내부에 캐비티가 형성된 상형이 위치되어, 상기한 상형과 하형을 클램핑시켜 수지 봉지제로 몰딩하도록 된 몰딩금형에 있어서, 상기한 가요성 회로기판의 하부에 위치되는 하형의 상면에는 상기한 가요성 수지필름으로 이루어지는 가요성 회로기판이 안착될 수 있는 안착홈이 더 형성되어 있는 것을 특징으로 하는 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형.
KR2019970043959U 1997-12-30 1997-12-30 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형 Expired - Fee Related KR200276091Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970043959U KR200276091Y1 (ko) 1997-12-30 1997-12-30 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970043959U KR200276091Y1 (ko) 1997-12-30 1997-12-30 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형

Publications (2)

Publication Number Publication Date
KR19990031250U KR19990031250U (ko) 1999-07-26
KR200276091Y1 true KR200276091Y1 (ko) 2002-07-18

Family

ID=53898296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970043959U Expired - Fee Related KR200276091Y1 (ko) 1997-12-30 1997-12-30 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형

Country Status (1)

Country Link
KR (1) KR200276091Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406499B1 (ko) * 2001-09-21 2003-11-19 주식회사 칩팩코리아 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
KR100964152B1 (ko) * 2009-01-14 2010-06-17 주식회사 심텍 솔리드스테이트드라이브

Also Published As

Publication number Publication date
KR19990031250U (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
KR100843737B1 (ko) 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US6521997B1 (en) Chip carrier for accommodating passive component
US7239029B2 (en) Packages for semiconductor die
JPH03165545A (ja) 高性能オーバーモールド型電子デバイス及びその製造方法
KR100282290B1 (ko) 칩규모패키지및그제조방법
US6903464B2 (en) Semiconductor die package
KR200276091Y1 (ko) 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
KR100369397B1 (ko) 가요성회로기판을이용한볼그리드어레이반도체패키지
KR100480834B1 (ko) 레이저 마킹용 영구 테이프구조
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR19990059033A (ko) 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지
KR19980058592A (ko) Bga 반도체패키지용 pcb
KR0161621B1 (ko) 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지
KR19980019655A (ko) 칩 스케일 패키지
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100244089B1 (ko) 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조
KR19990059034A (ko) 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의솔더볼 랜드구조
JPH02271556A (ja) 半導体素子パツケージおよびその製造方法
KR19980019666A (ko) 칩 스케일 패키지
JPH098171A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19971230

UG1501 Laying open of application
A201 Request for examination
UA0201 Request for examination

Patent event date: 20000313

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19971230

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

N231 Notification of change of applicant
UN2301 Change of applicant

Comment text: Notification of Change of Applicant

Patent event code: UN23011R01D

Patent event date: 20000502

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 20020218

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 20020508

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 20020509

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20050509

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20060508

Year of fee payment: 5

UR1001 Payment of annual fee

Payment date: 20060508

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee

Termination date: 20080610

Termination category: Default of registration fee