[go: up one dir, main page]

KR20020057030A - 액정표시소자의 정전기 방지방법 - Google Patents

액정표시소자의 정전기 방지방법 Download PDF

Info

Publication number
KR20020057030A
KR20020057030A KR1020000087262A KR20000087262A KR20020057030A KR 20020057030 A KR20020057030 A KR 20020057030A KR 1020000087262 A KR1020000087262 A KR 1020000087262A KR 20000087262 A KR20000087262 A KR 20000087262A KR 20020057030 A KR20020057030 A KR 20020057030A
Authority
KR
South Korea
Prior art keywords
data
outer short
short ring
gate
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020000087262A
Other languages
English (en)
Inventor
유봉렬
고영익
김재광
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1020000087262A priority Critical patent/KR20020057030A/ko
Publication of KR20020057030A publication Critical patent/KR20020057030A/ko
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시소자의 정전기 방지방법을 개시한다. 개시된 본 발명은,액정 패널의 TFT 어레이부; 데이터 TCP(Tape Carrier Package)에서 게이트 TCP로부터 신호 인가를 위해 패널 내 실(SEAL) 영역 상부 모서리에 배치된 복수개의 신호 배선; 상기 TFT 어레이부의 복수개의 게이트 라인에 구동신호를 인가하기 위하여 배열되어 있는 게이트 패드부; 상기 TFT 어레이부의 복수개의 데이터 라인에 그래픽 신호를 인가하기 위하여 배열되어 있는 데이터 패드부; 상기 패널의 모든 화소와 콘택된 공통 전극(Vcom)라인이 콘택된 Vcom패드부를 포함하는 액정표시장치의 제조시에 발생하는 정전기를 방지하기 위한 방법으로서, 상기 게이트 패드부의 홀수번째 라인들 및 짝수번째 라인들을 각각 콘택시킨 게이트 아드(odd) 아웃터 쇼트링과 게이트 이븐(even) 아웃터 쇼트링(outer shortring)을 형성하고, 상기 데이터 패드부의 홀수번째 라인들 및 짝수번째 라인들을 각각 콘택시킨 데이터 아드(odd) 아웃터 쇼트링과 데이터 이븐(even) 아웃터 쇼트링을 형성하며, 상기 공통 전극(Vcom) 라인을 상기 데이터 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키고, 상기 복수개의 신호 배선들은 상기 데이터 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키는 것을 특징으로 한다.

Description

액정표시소자의 정전기 방지방법{METHOD FOR PREVENTING ELECTROSTATIC OF LCD}
본 발명은 액정표시소자의 정전기 방지방법에 관한 것으로, 보다 상세하게는, 어레이 기판 제조 공정 중에서 정전기가 발생할 경우, 신호 배선의 저항 변화와 다른 배선들의 손상을 방지할 수 있는 액정표시소자의 정전기 방지방법에 관한 것이다.
최근의 TFT-LCD는 크게 대화면, 고정세 및 공정 단순화를 이루기 위하여 연구가 활발이 진행되어지고 있다. 이를 위해서, 액정표시소자의 기판 제조 공정에서 사용되는 마스크 수를 줄여, 제조 단가 절감 및 공정 단순화를 이룩하고 있으며, 부품 절감을 위한 방안으로 FPC(Flexible Printed Circuit)와 PCB(Printed Circuit Board)를 제거하여 패널 내부에 형성하는 방법이 시행되고 있다.
그러나, 콤팩트(compact)한 모듈(module) 형성을 위해서, 지속적으로 패널 크기(size)가 축소되고 있는 지금의 상황에서는, FPC를 제거하고 그 신호 배선을 패널 상에 어레이(array)하기에는 많은 어려움이 있다.
또한, 신호 배선들은 모듈 공정에서 TCP(Tape Carrier Package)가 부착되기전까지는 모두 독립적으로 형성되어 있으므로 ESD(Electrostatic Discharge)가 발생할 경우 신호 배선의 저항 변화 혹은 다른 배선에 손상을 일으킬 수 있다.
도 1a 내지 도 1b는 종래 기술에 따라 패널 배선 구조를 도시한 평면도로서, 도 1a에 도시한 바와 같이, 액정표시소자의 패널 상에 TFT 어레이부(5)와 실 영역(3)에 트랜스퍼(7)가 배치되어 있고, 상기 트랜스퍼(7) 외곽에서 OLB(Out LeadBonding) 패드 영역(1)까지 신호 배선들(S1,S2,..Sn)이 배치 되어 있다.
이 후, 모듈(module) 크기가 컴팩트(compact)화 되면서, OLB(Out Lead Bonding) 패드 영역과 실 영역이 점점 작아지고, 이에 따라 컬러 필터 기판상의 ITO전극으로 공통 신호를 인가 해주는 트랜스퍼(Transfer)의 위치가 공정 마진(margin)을 확보하기 위해 모서리에 배치되게 되었다.
상기와 같이 패널 사이즈가 축소됨에 따라 커먼(common) 라인(line) 바깥쪽에 형성하였던, 신호 배선들을 형성할 공간이 없어지게 되어, 일부 신호 배선을 커먼 라인 안쪽에 형성되도록 변형이 가해 졌다.
도 1b에 도시된 바와 같이, 트랜스퍼(7)가 실 영역(3) 상부 모서리에 배치되고, 일부의 신호 배선들(S1,S2,..Sn)은 상기 트랜스퍼(7)가 있는 공통 전극 라인 안쪽으로 배치하였다.
그러나, 이렇게 되면 커먼 전극 라인과 인어 쇼트링(inner shortring)과의 콘택선과 신호 배선간의 교차(cross) 부위가 생겨서, 더욱더 정전기(ESD) 발생에 따른 패널 배선의 손상이 빈번하게 발생한다.
따라서, 본 발명은 상기와 같이 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 셀 공정이 끝날때까지 신호 배선들을 아웃터 쇼트링에 콘택하여 정전기 발생시에도 신호 배선들의 손상을 방지할 수 있는 액정표시소자의 정전기 방지방법을 제공하는데, 그 목적이 있다.
도 1a 내지 도 1b는 종래 기술에 따라 패널 배선 구조를 도시한 평면도.
도 2는 본 발명에 따라 패널 배선 구조를 도시한 평면도.
도 3은 도 2의 A'부분을 확대하여 도시한 상세도.
도 4는 본 발명의 다른 실시 예를 도시한 평면도.
*도면의 주요 부분에 대한 부호의 설명*
1: OLB 패드 영역 3: 실 영역
5: TFT 어레이부 9: 신호 배선
11: 공통 전극(Vcom) 라인 12a: 게이트 아드(odd) 패드
12b: 게이트 이븐(even) 패드 13a: 게이트 아드 아웃터 쇼트링
13b: 게이트 이븐 아웃터 쇼트링 14a: 데이터 아드(odd) 패드
14b: 데이터 이븐(even) 패드 15a: 데이터 아드 아웃터 쇼트링
15b: 데이터 이븐 아웃터 쇼트링 17: 공통 전극(Vcom) 패드부
19: 인어(inner) 쇼트링
상기와 같은 목적을 달성하기 위한 본 발명은, 액정 패널의 TFT 어레이부; 데이터 TCP(Tape Carrier Package)에서 게이트 TCP로부터 신호 인가를 위해 패널 내 실(SEAL) 영역 상부 모서리에 배치된 복수개의 신호 배선; 상기 TFT 어레이부의 복수개의 게이트 라인에 구동신호를 인가하기 위하여 배열되어 있는 게이트 패드부; 상기 TFT 어레이부의 복수개의 데이터 라인에 그래픽 신호를 인가하기 위하여 배열되어 있는 데이터 패드부; 상기 패널의 모든 화소와 콘택된 공통 전극(Vcom)라인이 콘택된 Vcom패드부를 포함하는 액정표시장치의 제조시에 발생하는 정전기를 방지하기 위한 방법으로서, 상기 게이트 패드부의 홀수번째 라인들 및 짝수번째 라인들을 각각 콘택시킨 게이트 아드(odd) 아웃터 쇼트링과 게이트 이븐(even) 아웃터 쇼트링(outer shortring)을 형성하고, 상기 데이터 패드부의 홀수번째 라인들 및 짝수번째 라인들을 각각 콘택시킨 데이터 아드(odd) 아웃터 쇼트링과 데이터 이븐(even) 아웃터 쇼트링을 형성하며, 상기 공통 전극(Vcom) 라인을 상기 데이터 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키고, 상기 복수개의 신호 배선들은 상기 데이터 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키는 것을 특징으로 한다.
또한, 본 발명은 상기 공통 전극 라인을 상기 게이트 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키고, 상기 복수개의 신호 배선들을 상기 데이터 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키며, 상기 아웃터 쇼트링들과 상기 공통 전극 라인및 그 콘택선들을 패널이 스크라이빙될 영역 안쪽으로 형성하고, 상기 복수개의 신호 배선들중 일부는 상기 공통 전극 라인 안쪽애 배치하고, 다른 일부는 그 바깥쪽에 배치하는 것을 특징으로 한다.
본 발명에 의하면, 복수개의 신호 배선을 아웃터 쇼트링에 콘택하여, 셀 공정이 끝날때까지 배선이 정전기에의하여 손상을 받는 것을 방지할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명에 따라 패널 배선 구조를 도시한 평면도로서, 도시한 바와 같이, 패널 기판 상의 엑티브 영역에는 TFT 어레이부(5)가 있고, 패널 가장자리에 있는 복수개의 게이트 라인들을 아드 또는 이븐 라인으로 구분하여 콘택한 게이트 아드 패드(12a)와 게이트 이븐 패드(12b)들이 배치되어 있다. 동일한 방법으로 복수개의 데이터 라인들을 아드 또는 이븐 라인(15a, 15b)으로 구분하여 콘택한 데이터 아드 패드(14a)와 데이터 이븐 패드(14b)가 배치되어 있다.
또한, 상기 TFT 어레이부(5) 외곽 둘레의 실 영역(3)에는 공통 전극 라인(11)과 인어 쇼트링(19)이 콘택되어 배치되며, 상기 실 영역(3) 상부 모서리에는 복수개의 신호 배선(9)들이 상기 인어 쇼트링(19)과 콘택되어 배치 되어 있다.
따라서, 상기 각각의 아드(odd) 패드(12a, 14a)와 이븐(even) 패드(12b, 14b)의 콘택선들(13a, 13b, 15a, 15b)은 아웃터 쇼트링 역할을 하는데, 상기 공통 전극 라인(11)은 아웃터 쇼트링들(13a, 13b, 15a, 15b)에게 콘택되어 있고, 상기 복수개의 신호 배선들(9)도 각각의 아웃터 쇼트링에 콘택되어 배치된다.(도시하지않았지만, 설명하지 않은 도면의 부호는 17, 공통 전극(Vcom) 패드부)
액정표시소자의 패널 모듈에서 FPC를 없애고, 패널내에 신호 배선을 형성하게 되는데, 상기 신호 배선은 게이트 TCP로 신호를 보내주는 역할을 하게 되므로, 가능한 다른 배선과의 영향이 없도록 설계한다. 특히, 전압 강하가 발생하지 않도록 저항을 500이하로 작게하여 형성한다. 이렇게 형성된 신호 배선들이 정전기(ESD)로 손상되는 것을 방지하기 위하여 패드 부의 아웃터 쇼트링(outer shortring)과 전기적으로 콘택시킨다.
도 3은 도 2의 A'부분을 확대하여 도시한 상세도로서, 도시한 바와 같이, 복수개의 신호 배선들(9; S1,S2..)은 아드 아웃터 쇼트링들(13a, 15a)과 이븐 아웃터 쇼트링(13b, 15b)에 나뉘어져 콘택되어 있다.
따라서, 상기의 게이트 패드(12a, 12b), 데이터 패드(14a, 14b), 공통 전극(Vcom) 패드, 신호 배선들(S1,S2..)은 모두 전기적으로 콘택되어 있게 되어, 어레이 공정이나 셀 공정중에서 발생될 정전기로부터 신호 배선의 손상을 방지하게 할 수 있게 된다.
또한, 신호 배선들은 상기 각각의 아웃터 쇼트링들과 콘택되어 있으므로, 각각의 패드에 시그널을 인가하면, 복수개의 신호 배선들의 쇼트 여부도 테스트 할수 있게 된다.
상기에서 설명한 패드들과 아웃터 쇼트링들은 모두 패널의 스크라이빙 안쪽영역에 형성되지만, 셀 공정중에서 그라인딩하면서, 모두 잘려 나가므로 패널 테스트에는 영향을 주지않게 된다.
상기와 같은 본 발명은 FPC를 제거하지 않은 일반적인 패널에서도 사용할 수 있는데, 도 4는 본 발명의 다른 실시 예를 도시한 평면도이다.
도시한 바와 같이, 상기에서 설명한 본 발명과 동일한 구조를 갖지만, 신호 배선은 FPC가 패널 외부에 배치되어 있으므로, 상기 패널 내부에는 신호 배선이 형성되지않고, 내부에 배치된 공통 전극(Vcom) 라인만을 아웃터 쇼트링에 콘택시킨다. 이렇게 하면, 각각의 패드부들은 정전기(ESD)에 의해 손상(defect)되는 것을 방지할 수 있다.
이상에서와 같이, 본 발명은 액정표시장치의 어레이 공정과 셀 공정이 진행되는 동안, 신호 배선들을 각각의 아웃터 쇼트링에 콘택하면, 상기 신호 배선들은 전기적으로 콘택되어 있으므로, 정전기에 의하여 손상되는 것을 방지하는 효과가 있다.
또한, 패널 테스트를 위하여 테스트 시그널을 각각의 아웃터 쇼트링에 인가하면, 신호 배선들의 쇼트 여부를 검사할 수 있는 효과가 있다.
이로인하여, 패널의 수율 향상과 모듈 제조 공정을 단순화 시킬 수 있는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (5)

  1. 액정 패널의 TFT 어레이부;
    데이터 TCP(Tape Carrier Package)에서 게이트 TCP로부터 신호 인가를 위해 패널 내 실(SEAL) 영역 상부 모서리에 배치된 복수개의 신호 배선;
    상기 TFT 어레이부의 복수개의 게이트 라인에 구동신호를 인가하기 위하여 배열되어 있는 게이트 패드부;
    상기 TFT 어레이부의 복수개의 데이터 라인에 그래픽 신호를 인가하기 위하여 배열되어 있는 데이터 패드부;
    `상기 패널의 모든 화소와 콘택된 공통 전극(Vcom)라인이 콘택된 Vcom패드부를 포함하는 액정표시장치의 제조시에 발생하는 정전기를 방지하기 위한 방법으로서,
    상기 게이트 패드부의 홀수번째 라인들 및 짝수번째 라인들을 각각 콘택시킨 게이트 아드(odd) 아웃터 쇼트링과 게이트 이븐(even) 아웃터 쇼트링(outer shortring)을 형성하고, 상기 데이터 패드부의 홀수번째 라인들 및 짝수번째 라인들을 각각 콘택시킨 데이터 아드(odd) 아웃터 쇼트링과 데이터 이븐(even) 아웃터 쇼트링을 형성하며,
    상기 공통 전극(Vcom) 라인을 상기 데이터 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키고,
    상기 복수개의 신호 배선들은 상기 데이터 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키는 것을 특징으로 하는 액정표시장치의 정전기 방지방법.
  2. 제 1항에 있어서,
    상기 공통 전극 라인을 상기 게이트 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키는 것을 특징으로 하는 액정표시장치의 정전기 방지방법.
  3. 제 1항에 있어서,
    상기 복수개의 신호 배선들을 상기 데이터 아드(odd) 아웃터 쇼트링 또는 데이터 이븐(even) 아웃터 쇼트링에 콘택시키는 것을 특징으로 하는 액정표시장치의 정전기 방지방법.
  4. 제 1항에 있어서,
    상기 아웃터 쇼트링들과 상기 공통 전극 라인및 그 콘택선들을 패널이 스크라이빙될 영역 안쪽으로 형성하는 것을 특징으로 하는 액정표시장치의 정전기 방지방법.
  5. 제 1항에 있어서,
    상기 복수개의 신호 배선들중 일부는 상기 공통 전극 라인 안쪽애 배치하고,다른 일부는 그 바깥쪽에 배치하는 것을 특징으로 하는 액정표시장치의 정전기 방지방법.
KR1020000087262A 2000-12-30 2000-12-30 액정표시소자의 정전기 방지방법 Ceased KR20020057030A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000087262A KR20020057030A (ko) 2000-12-30 2000-12-30 액정표시소자의 정전기 방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000087262A KR20020057030A (ko) 2000-12-30 2000-12-30 액정표시소자의 정전기 방지방법

Publications (1)

Publication Number Publication Date
KR20020057030A true KR20020057030A (ko) 2002-07-11

Family

ID=27690140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000087262A Ceased KR20020057030A (ko) 2000-12-30 2000-12-30 액정표시소자의 정전기 방지방법

Country Status (1)

Country Link
KR (1) KR20020057030A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441157B1 (ko) * 2001-12-31 2004-07-21 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
KR100822524B1 (ko) * 2005-08-02 2008-04-15 엡슨 이미징 디바이스 가부시키가이샤 전기 광학 장치 및 전자기기
KR100864498B1 (ko) * 2002-08-07 2008-10-20 삼성전자주식회사 액정 표시 장치용 인쇄 회로 기판
US8334959B2 (en) 2005-08-02 2012-12-18 Sony Corporation Electro-optical device and electronic apparatus including a sealed wiring portion connected to an electrostatic protection circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171167A (ja) * 1995-12-20 1997-06-30 Advanced Display:Kk 液晶表示装置
KR19990060024A (ko) * 1997-12-31 1999-07-26 윤종용 액정 표시 장치 패널 및 그 제조 방법
KR20000035691A (ko) * 1998-11-26 2000-06-26 가나이 쓰토무 액정표시장치
KR20000065730A (ko) * 1999-04-08 2000-11-15 구본준 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171167A (ja) * 1995-12-20 1997-06-30 Advanced Display:Kk 液晶表示装置
KR19990060024A (ko) * 1997-12-31 1999-07-26 윤종용 액정 표시 장치 패널 및 그 제조 방법
KR20000035691A (ko) * 1998-11-26 2000-06-26 가나이 쓰토무 액정표시장치
KR20000065730A (ko) * 1999-04-08 2000-11-15 구본준 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441157B1 (ko) * 2001-12-31 2004-07-21 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
KR100864498B1 (ko) * 2002-08-07 2008-10-20 삼성전자주식회사 액정 표시 장치용 인쇄 회로 기판
KR100822524B1 (ko) * 2005-08-02 2008-04-15 엡슨 이미징 디바이스 가부시키가이샤 전기 광학 장치 및 전자기기
US8334959B2 (en) 2005-08-02 2012-12-18 Sony Corporation Electro-optical device and electronic apparatus including a sealed wiring portion connected to an electrostatic protection circuit

Similar Documents

Publication Publication Date Title
JP5147256B2 (ja) アレイ基板とこれを具備した表示装置
CN102141709B (zh) 具有面板内栅极结构的液晶显示设备
US7079199B2 (en) Liquid crystal display panel
CN111367125A (zh) 阵列基板及显示面板
JP4381498B2 (ja) Ｃｏｇ構造の液晶表示装置
KR20010017528A (ko) 수리선을 가지는 액정 표시 장치용 박막 트랜지스터 기판
JP3708467B2 (ja) 表示装置
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
US6262541B1 (en) Array substrate for flat-panel display devices
CN101201482A (zh) 具静电防护效果的液晶面板及其制造方法
KR20010030494A (ko) 액정표시장치 및 그 회로단선 보수방법
KR20110062170A (ko) 액정표시장치
US6078369A (en) Method of fabricating an active matrix liquid crystal display with repeating repair line pattern
KR100943284B1 (ko) 칩온글라스 실장 액정표시장치에서의 패드 구조
US6680770B1 (en) Liquid crystal display device and repair process for the same wherein TFT having particular electrodes
KR20020057030A (ko) 액정표시소자의 정전기 방지방법
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
KR20000066953A (ko) 액정 패널의 데이터 패드부
US8154701B2 (en) Liquid crystal display device with link lines connecting to tape carrier package
KR100441846B1 (ko) 밴딩형 테이프 캐리어 패키지 구조
KR20080034315A (ko) 액정표시장치용 어레이 기판
KR100965095B1 (ko) 액정표시장치
JP2001242488A (ja) 液晶表示装置及びその製造方法
KR101033119B1 (ko) 라인 온 글래스형 액정표시장치
JPH10253980A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001230

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011018

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001230

Comment text: Patent Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040325

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20040608

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20040325

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I