KR20020041569A - 이동통신 시스템의 오류 프레임 합성 방법 - Google Patents

Abstract

본 발명은 재전송-레이크(R-RAKE) 방법에 관한 것으로서, 특히 수신 신호의 전력 레벨에 따라 오류가 발생한 프레임과 재전송된 프레임간 소프트 결합 방법을 다르게 적용함으로써 성능 향상을 도모할 수 있도록 한 재전송-레이크 방식의 오류 프레임 합성 방법에 관한 것이다.

이러한 본 발명은 오류가 발생된 신호를 복호화하여 메모리에 저장하고 재전송된 신호를 수신하여 복호화한 후 오류가 발생한 신호와 합성함으로써 성능 향상을 구현토록 하며, 복호화하기 전의 신호가 아니라 복호화된 신호를 합성함에 따라 메모리 오버플로우(Overflower)를 방지할 수 있으며 또한 메모리 점유 비율이 기존 방법에 비해 현저히 적어 재전송 횟수를 늘일 수 있으므로 더욱 큰 합성 이득을 얻을 수 있다.

Description

이동통신 시스템의 오류 프레임 합성 방법{Method for composition of error frame in mobile communication system}

본 발명은 이동통신 시스템(특히, IS-2000 시스템)에서 재전송-레이크의 오류 프레임 합성 방법에 관한 것으로, 특히 오류가 발생된 신호를 복호화하여 메모리에 저장하고 재전송된 신호를 수신하여 복호화한 후 오류가 발생한 신호와 합성함으로써 성능 향상을 구현 가능하며 복호화하기 전의 신호가 아니라 복호화된 신호를 합성함에 따라 메모리의 오버플로우를 방지할 수 있으며, 또한 메모리 점유 비율이 기존 방식에 비해 현저히 적어 재전송 횟수를 늘일 수 있으며, 이로 인해 더욱 큰 합성 이득을 얻을 수 있도록 한 오류 프레임 합성 방법에 관한 것이다.

일반적으로, 이동통신 시스템에서는 레이크 수신기를 통과한 L개(단, L은 자연수임)의 핑거들로부터의 출력신호 L개를 최대의 신호를 복원해내기 위해 서로 합산한다. 이러한 과정에서 각 핑거들의 출력신호가 서로 시간적으로 다르게 합성기로 입력되기 때문에 마지막 신호까지 입력되기를 기다렸다가 한꺼번에 출력시킨다. 여기에서 가장 빨리 입력된 신호와 가장 늦게 입력된 신호 사이의 시간 간격을 최대 R개(단, R은 자연수임) 심볼이라 가정하였고 L개의 수신된 다중경로 신호중 가장 먼저 수신된 신호를 기준 신호로 선정한다.

기준 신호의 선정은 L개의 다중경로 신호들중 어느 것을 선정하여도 문제되지 않으나, LOS(Line of Sight) 신호가 가장 먼저 도착하게 되며 또한 국부적으로 생성되는 심볼 클럭의 제어를 위해서는 될수록 긴 시간이 필요하기 때문에, 가장 먼저 수신된 신호를 신호 합산에 필요한 기준 신호로 잡은 것이다.

이때, 기준이 되는 판독 클럭이 흔들렸을 경우, 이 R개의 심볼 시간 동안에 재추적을 하여야 한다. 여기서 클럭이 흔들린다는 것은 수신된 기준 신호의 클럭과 국부적으로 생성된 심볼 클럭이 일치하지 않게 되는 것을 의미한다.

따라서, 국부 심볼 클럭을 제어하여 수신된 기준 신호와 일치 시켜야만 하는데, 이는 출력의 시점은 판독 클럭을 기준으로 한다. 만일, 이 판독 클럭이 시간적으로 흔들리게 되면 올바른 신호 합산 및 검출이 어려워지고 성능 열화의 원인이 된다.

신호 합산은 프레임(M 심볼) 주기로 행해질 수 있는데, 이때 시스템 카운터가 M개의 심볼이 한 판독 클럭 주기동안에 제대로 들어오고 있는지 계속적으로 검색하게 된다. 검색 시점은 프레임 끝에서 R개의 심볼 전에 검색하게 된다.

특히, 종래의 경우는 다중경로 신호의 추출 및 합산과정에서 이용되는 기준 시간이 흔들렸을 경우, 이를 추적하기 위한 별도의 메커니즘을 합성기 자체 내에 구비시켜 놓아야만 했기 때문에, 합성기의 구성이 복잡해지고, 제작단가가 상승되는 요인이 되었을 뿐만 아니라, PN(Pseudo random Noise ; 의사잡음) 클럭을 추적하는 것은 매우 어렵다는 문제점을 내포하고 있다.

또한, 다중 전파의 역확산 처리에서 다중경로를 확산 코드 길이에 대응하는 분해능(Resolution)으로 분리하는 것이 가능하다.

다중경로 신호는 다른 경로를 통해 도착하기 때문에, 다중경로 신호의 진폭 및 위상은 수신 시점에 따라 독립적으로 변경된다. 특히, 채널의 특성이 이동국의 움직임에 따라 변동하기 때문에 페이딩(Fading)은 이동 채널에서 발생한다. 그러나, 다중경로들이 독립적으로 변동하기 때문에, 경로 다이버시티 효과(Diversity Effect)는 적절히 다중경로 신호를 합성함으로써 획득될 수 있다.

이러한 방식은 레이크 수신으로 언급된다.

도 1은 종래의 레이크 수신기의 구성을 보인 도면이다.

이에 도시된 바와 같이, 참조번호 10은 다중경로중 하나에 각각 대응하는 역확산기(11 ~ 10+n)를 나타내고, 또한 참조번호 20은 다중경로의 타이밍을 검파하기 위한 경로 검색기를 나타내며 역확산기(10)에 타이밍을 제공하고 또한 참조번호 30은 경로의 검파를 완성하기 위한 검파기(31 ~ 30+n)를 나타내며 참조번호 40은 검파기들의 출력들을 합성하기 위한 합성기를 나타낸다.

일반적으로, 경로 검색기(20)는 연속적으로 역확산의 타이밍을 슬라이딩시킬 수 있는 슬라이딩 상관기 또는 확산 코드를 정합하는 정합 필터 등으로 이루어져 있다.

이러한 일반적인 레이크 수신기의 동작을 설명하면 다음과 같다.

먼저, 경로 검색기(20)는 채널의 다중경로 상태를 측정한다. 경로들을 검파하는 경로 검색기(20)는 순차적으로 경로들의 검파된 타이밍으로 역확산기(11 ~ 10+n)를 동작시킨다. 즉, 역확산기(11 ~ 10+n)는 각각 다른 다중경로들을 수신한다. 다중경로 신호들이 위상 회전 및 진폭 변동을 겪기 때문에, 검파기(31 ~ 30+n)는 위상 및 진폭을 보상한다.

상기 역확산기(11 ~ 10+n) 및 검파기(31 ~ 31+n)의 각 쌍은 레이크 핑거(RAKE finger)로 언급된다. 다중경로를 통과하는 신호의 총합 레이크 핑거들의 출력은 합성기(40)에 의해 합성된다. 다중경로들을 통과하는 신호의 총합이 되는 합성된 출력이 획득됨으로써 수신된 신호에 페이딩으로 인한 왜곡을 감소시킨 것을 제공하기 때문에 합성기(40)는 단일 경로를 통과하는 신호를 단지 수신하는 것보다더 효율적인 수신을 획득할 수 있다.

그래서, 레이크 시스템은 유입되는 전력 수신의 효율성을 개선하고 경로 다이버시티 효과를 제공하는 다중경로 수신을 획득할 수 있다.

그러나, 상기에 상술한 바와 같은 레이크 수신기는 잡음에 의해 감추어진 다중경로를 통과하는 신호를 합성할 경우 수신 품질 저하를 초래할 것이다.

도 2는 안테나(58)에 도달하는 순방향 링크 신호(60)를 수신하고 복조하는 무선 총칭 레이크 수신기 복조기(50)를 나타낸다. 아날로그 전송기 및 수신기(56)는 베이스밴드에서 디지털화된 I와 Q 채널 샘플(72)을 출력하는 QPSK 다운컨버터 체인을 포함한다. 수신 파형을 디지털화하는데 사용되는 샘플링 클럭, CHIPX8(80)은 전압 제어 온도 보상 국부 발진기(TCXO)로 도출된다.

복조기(50)는 데이터 버스(74)를 통해 마이크로 프로세서(70)에 의해 감시된다. 복조기(50) 내에서, I와 Q 샘플(72)은 복수의 핑거(52a ~ 52c)와 탐색기(54)에 제공된다. 상기 탐색기(54)는 핑거(52a ~ 52c)의 할당을 위해 적합한 다중경로 신호 피크를 포함할 것 같은 오프셋의 윈도우를 탐색한다. 탐색 윈도우 내의 각각의 오프셋을 위하여, 탐색기(54)는 파일럿 에너지를 보고하고 그 오프셋에서 마이크로 프로세서(70)를 탐색한다. 핑거(52a ~ 52c)가 조사되면, 마이크로 프로세서(70)에 의해 할당되지 않거나 트랙킹 '약' 경로는 탐색기(54)에 의해 식별된 '강' 경로를 포함하는 오프셋에 할당된다.

일단 핑거(52a ~ 52c)가 할당된 오프셋에서 다중경로 신호로 록 되면, 경로가 소실될 때까지 또는 내부 시간 트랙킹 루프를 사용하여 재할당될 때까지 그 자체의 경로를 트랙킹한다. 이 핑거 시간 트랙킹 루프는 핑거가 현재 복조하는 오프셋에서 피크의 어느 한쪽의 에너지를 측정한다. 이들 에너지들 사이의 차는 필터링되고 적분되는 매트릭(Metric)을 형성한다.

적분기의 출력은 복조에 사용하기 위하여 칩 간격을 통해 입력 샘플중의 하나를 선택하는 데시메이터(Decimator)를 제어한다. 피크가 이동하면, 핑거는 그 이동에 따라 그 데시메이터의 위치를 조절한다. 데시메이팅된 샘플 스트림은 핑거가 할당된 오프셋과 일치하는 PN 시퀀스로 역확산 된다. 역확산 I와 Q 샘플은 심볼을 통해 합산되어 파일럿 벡터(P_I, P_Q)를 생성한다. 이들 동일한 역확산 I와 Q 샘플은 이동 사용자에 유일한 월시 코드 할당을 사용하여 커버되지 않은 월시이고, 역확산 I와 Q 샘플은 심볼을 통해 합산되어 심볼 데이터 벡터(D_I, D_Q)를 생성한다. 내적(Dot Product) 연산자는 다음과 같이 정의된다.

여기서, P_I(n)와 P_Q(n)는 각각 심볼(n)에 대한 파일럿 신호(P)의 I 성분과 Q 성분이고, D_I(n)와 D_Q(n)는 각각 심볼(n)에 대한 데이터 벡터(D)의 I와 Q 성분이다.

파일럿 신호 벡터는 데이터 신호 벡터보다 강하므로, 코히어런트 복조를 위한 정확한 위상 기준으로서 사용될 수 있다. 내적은 파일럿 벡터와 동위상의 데이터 벡터 성분의 크기를 계산한다. 내적은 효과적인 결합을 위한 핑거 기여를 가중시키고, 그 핑거에 의해 수신된 파일럿의 상대 강도에 의해 각각의 심볼출력(82a ~ 82c)을 스케일링한다. 그러므로, 내적은 코히어런트 레이크 수신기 복조기(50)에 필요한 핑거 심볼 가중과 위상 보호를 수행한다.

각각의 핑거(52a ~ 52c)가 할당된 경로의 도달 시간의 상대 창에 의해, 각각의 핑거(52a ~ 52c)는 핑거 심볼 스트림(82a ~ 82c)을 정렬함으로써 심볼 결합기(62)가 핑거 심볼 스트림을 합성하여 '소프트 결정' 복조 심볼을 생성하는 데스큐(Deskew) 버퍼를 갖는다. 이 심볼은 본래 전송된 심볼을 정확하게 식별하는 신뢰성에 의해 가중된다. 심볼은, 제1 프레임 디인터리브와 순방향 오차 보정이 최대 가능 비터비(Viterbi) 알고리즘을 사용하여 심볼 스트림을 디코딩하는 디인터리브 디코더 회로(68)로 전송된다. 디코딩된 데이터는 마이크로 프로세서(70) 또는 또 다른 처리를 위한 음성 보코더 등의 다른 성분에 이용 가능하다.

역방향 링크 상에서, 시스템 용량을 최대화하기 위하여, 이동 장치로부터의 모든 신호가 셀에서 동일 신호 강도로 수신되는 것이 중요하며, 폐쇄 루프 전력 제어 방법은, 이동 장치에 의해 수신된 신호를 측정하고 이동 장치로 명령을 전송하여 순방향 링크상의 천공 서브채널의 전력 레벨을 증가시키거나 감소시킴으로써 동작된다. 전력 제어 심볼 결합기(64)는 순방향 링크의 핑거 심볼을 추출하여 핑거(82a ~ 82c)로부터 심볼 출력을 합산하고, 전력이 상승하거나 감소하도록 조절하는 지의 하드 결정의 전송 전력 증폭기로 제공하도록 적분된다.

정확한 복조 및 데이터를 변조하기 위하여 셀에 사용되는 클럭과 국부 발진기 주파수를 정렬하는데 메커니즘이 필요하다. 각각의 핑거는 외적 연산자를 사용하여 QPSK I, Q 스페이스의 파일럿 벡터의 회전 속도를 측정함으로써 주파수 오차를 평가한다.

각각의 핑거(84a ~ 84c)로부터의 주파수 오차 평가는 결합되고 주파수 오차결합기(66)에서 적분된다. 적분기 출력(LO_ADJ)(76)은 아날로그 전송기 및 수신기(56)의 TCXO의 전압 제어에 공급되어 CHIPX8 클럭(80)의 클럭 주파수를 조절하고, 국부 발진기의 주파수 오차를 보상하기 위한 폐쇄 루프 메커니즘을 제공한다.

이동 레이크 수신기 복조기의 전용 회선 수행에 있어서, 각각의 핑거, 탐색기 및 결합기는 각각 집적 회로(IC) 다이상의 약간의 회로 영역에 직접 대응성을 갖는 이산 회로로서 분리적으로 수행된다. 이들 각각의 블럭은 신호 프로세싱 태스크를 위한 자기 포함(Self-Contained)되며, 블럭은 개별적인 누산기, 승산기 및 비교기를 갖는다. 이들 전용 회로 특히, 각각의 핑거에 필요한 많은 승산-누산기는 수행을 위하여 많은 영역을 필요로 한다.

이러한 종래의 레이크 방식에서 종래의 오류 프레임 재전송 방법은 수신한 프레임이 오류가 발생했을 경우 오류가 발생한 해당 프레임을 재전송하도록 요구하는 자동 재전송 요구(Automatic Retransmission Request ; ARQ) 기법이 사용되었다.

그러나, 상기 방법은 오류가 발생한 프레임은 제거하고 횟수는 제한되어 있지만 오류가 없는 프레임이 수신될 때까지 재전송을 요구한다. 이러한 방법은 주변 건물 등의 지형 지물 등에 의한 페이딩이 존재하는 이동 통신 환경에서는 효과적인 방법이 되지 못한다.

이러한 문제점을 해결하기 위해 도입된 개념이 재전송-레이크 방식이다. 재전송-레이크 방식은 오류가 발생된 프레임을 버리지 않고 메모리에 저장한 후 재전송된 프레임과 소프트 합성을 한 후 복호화한다. 이러한 기법을 사용함으로써 소프트 합성에 의한 다이버시티 이득을 얻을 수 있어 재전송 기법의 효율성을 증대시킨다.

그러나 이러한 종래의 방법은 복호화하기 전의 신호를 메모리에 저장해야 함으로 복호화한 데이터에 비해 차지하는 메모리 공간이 커지게 된다. 따라서, 데이터 크기가 클수록 그리고 재전송 횟수가 증가될수록 저장해야 할 데이터 양이 커져 메모리 오버플로우가 발생되는 문제점을 가진다.

이에 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은 오류가 발생된 신호를 복호화하여 메모리에 저장하고 재전송된 신호를 수신하여 복호화한 후 오류가 발생한 신호와 합성함으로써 성능 향상을 구현 가능하며 복호화하기 전의 신호가 아니라 복호화된 신호를 합성함에 따라 메모리의 오버플로우를 방지할 수 있으며, 또한 메모리 점유 비율이 기존 방식에 비해 현저히 적어 재전송 횟수를 늘일 수 있으며, 이로 인해 더욱 큰 합성 이득을 얻을 수 있도록 한 오류 프레임 합성 방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 재전송-레이크 방식의 오류 프레임 합성 방법은,

전송 프레임을 수신하여 복호화한 후 메모리에 저장하는 단계와, 복호화된신호의 프레임 오류를 검사하는 단계와, 상기 검사결과 오류 신호로 판명되면 재전송을 요구하고, 수신된 재전송 프레임을 수신하여 복호화한 후 메모리에 저장하는 단계와, 상기 최초 수신하여 복호한 신호와 상기 재전송 요구 후 수신하여 복호한 신호를 합성하는 단계와, 상기 합성된 신호의 오류 여부를 다시 검사하는 단계와, 상기 재 오류 검사 결과 프레임 오류가 발생하면 재전송 요구를 하고, 프레임 오류가 발생하지 않으면 메모리에 저장한 신호를 삭제하는 단계로 이루어짐을 특징으로 한다.

도 1은 종래 기술에 따른 레이크 수신기의 블럭 구성을 나타낸 구성도,

도 2는 종래 기술에 따른 이동 복조기 레이크 수신기의 블럭 구성을 나타낸 구성도,

도 3은 본 발명에 따른 재전송-레이크 방법의 흐름을 나타낸 흐름도.

<도면의 주요 부분에 대한 부호의 설명>

10 .... 역확산기

20 .... 경로 검색기

30 .... 검파기

40 .... 합성기

이하, 상기와 같은 기술적 사상에 따른 본 발명의 재전송-레이크 방식의 오류 프레임 합성 방법의 바람직한 실시 예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

도 3은 본 발명에 따른 재전송-레이크 방식을 흐름도로 도식화한 것이다.

이에 도시된 바와 같이, 전송 프레임을 수신하는 단계(ST11)와, 상기 수신된 신호를 복호화하는 단계(ST12)와, 상기 복호화된 신호를 메모리에 저장하는 단계(ST13)와, 상기 메모리에 저장된 복호화된 신호의 프레임 오류를 검사하여 단계(ST14)와, 상기 검사 결과 오류가 있으면 재전송을 요구할 것인지 결정하고, 상기 검사 결과 오류가 없으면 상기 메모리에 저장된 신호를 삭제하는 단계(ST15, ST16)와, 상기 단계 ST14에서 오류로 판명되었을 경우 재전송 프레임을 수신하는 단계(ST17)와, 상기 수신된 신호를 복호화하는 단계(ST18)와, 상기 복호화된 신호를 메모리에 저장하는 단계(ST19)와, 상기 메모리에 저장된 신호와 합성하는 단계(ST20)와, 상기 합성 후 프레임 오류를 재차 검사하는 단계(ST21)와, 상기 검사 결과 오류가 있으면 재전송을 요구할 것인지 결정하고, 상기 검사 결과 오류가 없으면 상기 메모리에 저장된 신호를 삭제하는 단계(ST22, ST23)로 구성된다.

상기와 같이 이루어진 재전송-레이크 방식의 세부적인 흐름을 살펴보면 다음과 같다.

전송된 프레임을 수신하여(ST11) 복호화기를 이용하여 원래 신호로 복호화(ST12)하고, 상기 복호화된 신호를 메모리에 저장(ST13)한 후 복호화된 프레임이 오류가 있는지를 판명(ST14)한다.

상기 판명 결과 오류가 없을 경우는 메모리에 저장한 신호를 제거(ST16)하며, 상기 판명 결과 프레임 오류로 판명되었을 경우 재전송을 요구(ST15)한다.

상기 재전송 요구 후, 재전송된 프레임을 수신(ST17)하고, 상기 수신한 신호를 복호화(ST18)하여 복호화된 신호를 또 다른 메모리에 저장(ST19)한다. 상기 또다른 메모리에 복호화된 재전송 신호를 저장한 후 최초 수신하여 복호한 신호와 상기 재전송 요구 후 수신하여 복호한 신호를 합성(ST20)한 후 메모리 프레임 오류를 검사(ST21)한다. 상기 검사 결과 오류가 없을 경우 메모리에 저장된 정보를 제거(ST23)하며 오류로 판명되었을 경우에는 재전송을 요구(ST22)한다.

이상에서 상술한 본 발명 "재전송-레이크 방식의 오류 프레임 합성 방법"에따르면, IS-2000 시스템에서 고속 데이터 서비스 시에 가입자 용량을 늘이고 품질을 향상시키기 위해 채택될 가능성이 높은 재전송-레이크 방식에서 오류 프레임의 정보를 복호화한 후 메모리에 저장함으로써, 메모리의 효율을 높이고 더 많은 횟수의 재전송을 가능하게 하여 재전송에 따른 이득을 극대화 할 수 있는 이점을 가진다.

또한, 재전송-레이크 방식의 효율적인 프레임 합성 방식으로 시스템 용량을 늘일 수 있으므로, 시스템 설치비용을 줄일 수 있다.

Claims (3)

1. 재전송 레이크 방식을 이용하여 오류 프레임을 처리하는 방법에 있어서,

   전송 프레임을 수신하여 복호화한 후 제1 메모리에 저장하는 단계와;

   상기 복호화된 신호의 프레임 오류 여부를 검사하는 단계와;

   상기 검사결과 프레임 오류가 발생한 경우, 재전송을 요구하는 단계와;

   상기 재전송 요구 후 재전송된 프레임을 수신하여 복호화한 후 제2 메모리에 저장하는 단계와;

   상기 제1 메모리 및 제2 메모리에 각각 저장된 복호화된 신호를 합성하는 단계와;

   상기 합성된 신호의 프레임 오류 여부를 판별하는 단계와;

   상기 판별결과 프레임 오류가 발생하면 프레임 재전송을 요구하는 단계를 포함하여 이루어짐을 특징으로 하는 이동통신 시스템의 오류 프레임 합성 방법.
2. 제 1 항에 있어서, 상기 복호화된 신호의 프레임 오류를 검사한 결과 프레임 오류가 발생하지 않을 경우에는 상기 제1 메모리에 저장한 복호화된 신호를 삭제하는 단계를 더 포함하여 이루어짐을 특징으로 하는 이동통신 시스템의 오류 프레임 합성 방법.
3. 제 1 항에 있어서, 상기 합성된 신호의 프레임 오류를 검사한 결과 프레임 오류가 발생하지 않을 경우에는 상기 제2 메모리에 저장한 복호화된 신호를 삭제하는 단계를 더 포함하여 이루어짐을 특징으로 하는 이동통신 시스템의 오류 프레임 합성 방법.