KR20020031537A - Device and method for providing multimedea service in channel of wireless communication system - Google Patents
Device and method for providing multimedea service in channel of wireless communication system Download PDFInfo
- Publication number
- KR20020031537A KR20020031537A KR1020000062047A KR20000062047A KR20020031537A KR 20020031537 A KR20020031537 A KR 20020031537A KR 1020000062047 A KR1020000062047 A KR 1020000062047A KR 20000062047 A KR20000062047 A KR 20000062047A KR 20020031537 A KR20020031537 A KR 20020031537A
- Authority
- KR
- South Korea
- Prior art keywords
- information
- channel
- rate
- aisch
- drqsch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0014—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the source coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/16—Central resource management; Negotiation of resources or communication parameters, e.g. negotiating bandwidth or QoS [Quality of Service]
- H04W28/18—Negotiating wireless communication parameters
- H04W28/22—Negotiating communication rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
본 발명은 이동통신 시스템에서 음성 및 데이터 서비스를 포함하는 멀티미디어 서비스를 지원할 수 있는 통신 시스템의 역방향 링크에 관한 것으로, 구체적으로 역방향 링크 물리채널의 구조 및 송신기 구조를 포함한다.The present invention relates to a reverse link of a communication system capable of supporting a multimedia service including voice and data services in a mobile communication system, and specifically includes a structure of a reverse link physical channel and a transmitter structure.
Description
본 발명은 이동통신 시스템의 역방향 채널통신장치 및 방법에 관한 것으로, 특히 멀티미디어 서비스를 지원할 수 있는 이동통신 시스템의 역방향 채널통신 장치 및 방법에 관한 것이다.The present invention relates to a reverse channel communication apparatus and method of a mobile communication system, and more particularly, to a reverse channel communication apparatus and method of a mobile communication system capable of supporting a multimedia service.
일반적으로 1x 대역폭을 사용하는 기존의 IS-95 계열의 북미식 동기 시스템의 역방향 링크 물리채널 구조는 음성통신 서비스를 기반으로 하고 있으므로, 동일한 주파수대역에서 음성 서비스 및 고속 데이터 서비스를 동시에 지원하기 어려우며, QoS 요구 사항이 서로 다른 복수의 서비스를 원활히 지원하기 어렵다.In general, since the reverse link physical channel structure of the existing IS-95 series North American synchronous system using 1x bandwidth is based on voice communication service, it is difficult to simultaneously support voice service and high-speed data service in the same frequency band. It is difficult to smoothly support multiple services with different QoS requirements.
따라서 1x 대역폭을 사용하여 멀티미디어 서비스를 지원할 수 있는 통신 시스템에서 역방향 링크의 효율적인 멀티미디어 서비스를 지원하는 동시에, 순방향 링크의 효율적인 멀티미디어 서비스를 지원할 수 있는 역방향 링크의 물리채널 구조 및 송신기의 구현이 필요하다.Therefore, in a communication system capable of supporting a multimedia service using 1x bandwidth, it is necessary to implement a physical channel structure and a transmitter of a reverse link that can support an efficient multimedia service of a reverse link and can support an efficient multimedia service of a forward link.
따라서 본 발명의 목적은 이동통신 시스템에서 멀티미디어 서비스를 지원할 수 있는 역방향 채널송신장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a reverse channel transmission apparatus and method capable of supporting a multimedia service in a mobile communication system.
본 발명의 다른 목적은 이동통신 시스템에서 단말이 멀티미디어 서비스를 지원하기 위하여 정보들을 기지국에 전송할 수 있는 역방향 매체접근제어채널 송신장치 및 방법을 제공함에 있다.Another object of the present invention is to provide an apparatus and method for transmitting a reverse medium access control channel through which a terminal can transmit information to a base station in order to support a multimedia service in a mobile communication system.
본 발명의 또 다른 목적은 이동통신 시스템에서 멀티미디어 서비스를 지원하기 위하여 수신한 순방향 링크 패킷 데이터에 대한 ACK 또는 NAK 정보를 전송할 수 있는 역방향 AISHC 채널송신장치 및 방법을 제공함에 있다.Another object of the present invention is to provide a reverse AISHC channel transmitter and method for transmitting ACK or NAK information on received forward link packet data in order to support multimedia services in a mobile communication system.
본 발명의 또 다른 목적은 이동통신 시스템에서 멀티미디어 서비스를 지원하기 위하여 순방향 부가채널에 대하여 시변하는 채널 상황과 순방향에서 사용 가능한 직교부호의 수를 고려하여 특정 단말이 다음에 지원 받을 수 있는 전송율을 기지국에 알려줄 수 있는 역방향 DRQSCH 채널 송신장치 및 방법을 제공함에 있다.Another object of the present invention is to provide a base station to determine the transmission rate that a specific terminal can receive next in consideration of the time-varying channel situation for the forward additional channel and the number of orthogonal codes available in the forward direction to support multimedia services in the mobile communication system. The present invention provides an apparatus and method for transmitting a reverse DRQSCH channel.
본 발명의 또 다른 목적은 이동통신 시스템에서 멀티미디어 서비스를 지원하기 위하여 순방향 패킷 트래픽 전송 관점에서 최대 전송 가능 섹터 정보를 전송하는 역방향 SSI채널 송신장치 및 방법을 제공함에 있다.Another object of the present invention is to provide a reverse SSI channel transmitter and method for transmitting maximum transmittable sector information in terms of forward packet traffic transmission in order to support multimedia services in a mobile communication system.
본 발명의 또 다른 목적은 이동통신 시스템에서 멀티미디어 서비스를 지원하기 위하여 현재의 데이터 채널 프레임에 대한 QoS 정합 정보를 전송하는 역방향 QMISCH채널 송신장치 및 방법을 제공함에 있다.Another object of the present invention is to provide a reverse QMISCH channel transmitter and method for transmitting QoS matching information for a current data channel frame to support a multimedia service in a mobile communication system.
본 발명의 또 다른 목적은 이동통신 시스템에서 멀티미디어 서비스를 지원하기 위하여 다음에 단말이 역방향으로 전송할 수 있는 데이터에 대한 전송율을 나타낼 수 있는 역방향 DRISCH 채널 송신장치 및 방법을 제공함에 있다.It is still another object of the present invention to provide an apparatus and method for transmitting a reverse channel channel that can indicate a data rate for data that a terminal can transmit in the reverse direction to support a multimedia service in a mobile communication system.
본 발명의 또 다른 목적은 이동통신 시스템에서 멀티미디어 서비스를 지원하기 위하여 cdma2000 계열의 북미식 동기 시스템에서 1.25 MHz의 1x 주파수대역폭(bandwidth)을 사용하는 통신 시스템에 대하여 보다 효율적인 멀티미디어 서비스 지원을 위하여 QoS 제어 및 효율적인 재전송이 가능하도록 하며 역방향 링크의 전송 속도를 높일 수 있는 역방향 채널송신장치 및 방법을 제공함에있다.Another object of the present invention is QoS control for more efficient multimedia service support for a communication system using 1x bandwidth of 1.25 MHz in a cdma2000 series North American synchronization system to support multimedia service in a mobile communication system. And a reverse channel transmitter and method for enabling efficient retransmission and increasing a transmission speed of a reverse link.
도 1a는 AISCH (Acknowledgement Indicator Subchannel) 및 DRQSCH (Data Rate Request Subchannel) 채널에 대한 구조를 보여주는 도면.1A illustrates structures for an Acknowledgment Indicator Subchannel (AISCH) and a Data Rate Request Subchannel (DRQSCH) channel.
도 1b는 SSI (Selected Sector Indicator) 채널에 대한 구조를 보여주는 도면.1B is a diagram illustrating a structure for a selected sector indicator (SSI) channel.
도 2는 AISCH 및 DRQSCH 채널의 송신기 구조를 보여주는 도면.2 is a diagram illustrating a transmitter structure of an AISCH and a DRQSCH channel.
도 3는 SSICH (Selected Sector Indicator Channel)의 송신기 구조를 보여주는 도면.3 is a diagram illustrating a transmitter structure of a selected sector indicator channel (SSICH).
도 4는 QMISCH (Quality Matching Indicator Subchannel) 및 DRISCH (Data Rate Indicator Subchannel)의 송신기 구조를 보여주는 도면.4 is a diagram illustrating a transmitter structure of a quality matching indicator subchannel (QMISCH) and a data rate indicator subchannel (DRISCH).
도 5a는 3비트 DRI (Data Rate Indicator) 정보를 선행시키고 5비트 QMI (Quality Matching Indicator) 정보를 후속시키는 멀티플렉싱의 실시 예를 보여주는 도면.5A illustrates an embodiment of multiplexing that precedes 3-bit Data Rate Indicator (DRI) information and follows 5-bit Quality Matching Indicator (QMI) information.
도 5b는 5비트 QMI 정보를 선행시키고 3비트 DRI 정보를 후속시키는 멀티플렉싱의 실시 예를 보여주는 도면.5B illustrates an embodiment of multiplexing that precedes 5-bit QMI information and follows 3-bit DRI information.
도 6은 5비트 QMI 정보를 선행시키고 3비트 DRI 정보를 후속시키는 멀티플렉싱의 실시 예에 대해 (24,8) 블록 부호화를 사용하는 실시 예를 보여주는 도면.6 shows an embodiment using (24,8) block coding for an embodiment of multiplexing that precedes 5-bit QMI information and follows 3-bit DRI information.
도 7은 5비트 QMI 정보를 선행시키고 3비트 DRI 정보를 후속시키는 멀티플렉싱의 실시 예에 대해 (48,8) 블록 부호화를 사용하는 실시 예를 보여주는 도면.FIG. 7 illustrates an embodiment using (48,8) block coding for an embodiment of multiplexing that precedes 5-bit QMI information and follows 3-bit DRI information.
도 8은 5비트 QMI 정보를 선행시키고 3비트 DRI 정보를 후속시키는 멀티플렉싱의 실시 예에 대해 (192,8) 블록 부호화를 사용하는 실시 예를 보여주는 도면.8 shows an embodiment using (192,8) block coding for an embodiment of multiplexing that precedes 5-bit QMI information and follows 3-bit DRI information.
도 9는 역방향 링크 각 채널에 대한 Walsh 확산, 직교확산(Quadrature Spreading) 및 RF 대역 주파수 천이 과정을 보여주는 도면.FIG. 9 illustrates Walsh spreading, quadrature spreading, and RF band frequency transition processes for each channel of a reverse link. FIG.
이하 본 발명을 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예에 따라 멀티미디어 서비스를 지원하기 위해 매체접근제어 (Medium Access Control: 이하 MAC라 칭한다) 채널로 분류되어진 채널들이 새로이추가되어진 채널들인 응답채널(Acknowledgement Indicator Subchannel: 이하 AISCH라 칭한다), 전송율요구채널(Data Rate Request Subchannel: 이하 DRQSCH라 칭한다), 섹터표시채널(Selected Sector Indicator channel: 이하 SSICH라 칭한다), 품질정합표시채널(Quality Matching Indicator Subchannel: 이하 QMISCH라 칭한다), 역방향 전송율표시 채널(Data Rate Indicator Subchannel: 이하 DIRSCH라 칭한다) 등이 있다.According to an embodiment of the present invention, a response channel (Acknowledgement Indicator Subchannel: hereinafter referred to as AISCH), in which channels classified as a medium access control (MAC) channel, is newly added, to support a multimedia service. Data Rate Request Subchannel (hereinafter referred to as DRQSCH), Sector Display Channel (hereinafter referred to as SSICH), Quality Matching Indicator Subchannel (hereinafter referred to as QMISCH), Reverse Rate Display Channel (Data Rate Indicator Subchannel: DIRSCH hereinafter).
먼저 본 발명의 실시예에 따라 멀티미디어 서비스를 지원하기 위해 새로이 추가된 채널들의 기능에 대해 살펴보면, 다음과 같다.First, the functions of newly added channels to support a multimedia service according to an embodiment of the present invention will be described.
먼저 상기 AISCH는 순방향 링크 물리계층패킷에 대한 H-ARQ (Hybrid-Automatic Repeat Request)를 위해, 수신된 물리계층패킷이 성공적으로 수신되었음을 알리거나 재전송을 요청하기 위한 채널이다. 상기 AISCH의 정보는 DRQSCH(Data Rate Request Subchannel) 정보와 멀티플렉싱되어 I-ch를 통해 전송될 수 있다.First, the AISCH is a channel for notifying that a received physical layer packet has been successfully received or requesting retransmission for a hybrid-automatic repeat request (H-ARQ) for a forward link physical layer packet. The information of the AISCH may be multiplexed with data rate request subchannel (DRQSCH) information and transmitted through I-ch.
두 번째로 상기 DRQSHC는 기지국의 직교부호(이하 Walsh부호를 사용한다고 가정한다) 공간에 관한 정보와 CIR 측정에 근거하여, 순방향 링크에서 가장 이상적인 전송율을 요청하는 채널이다. 상기 DRQSCH의 정보는 AISCH(Acknowledgement Indicator Subchannel)의 정보와 멀티플렉싱되어 I-ch를 통해 전송될 수 있다.Secondly, the DRQSHC is a channel requesting the most ideal transmission rate in the forward link based on the information on the orthogonal code of the base station (hereinafter assumed to use Walsh code) and the CIR measurement. The information of the DRQSCH may be multiplexed with the information of the Acknowledgment Indicator Subchannel (AISCH) and transmitted through I-ch.
세 번째로 SSICH는 상기 DRQSCH(Data Rate Request Channel)를 통해 전송되는 정보와 연계하여 물리계층패킷을 전송할 기지국을 지정하기 위한 채널이다.Third, the SSICH is a channel for designating a base station to transmit a physical layer packet in association with information transmitted through the DRQSCH (Data Rate Request Channel).
네 번째로 QMISCH는 각 데이터 서비스에 대해 서로 다른 QoS를 보장하기 위해 QoS 정합 기법을 사용하며, QoS 정합과 관련된 정보를 전송하기 위한 채널이다.상기 QMISCH의 정보는 DRISCH(Data Rate Indicator Subchannel)의 정보와 멀티플렉싱되어 I-ch를 통해 전송될 수 있다.Fourth, the QMISCH uses a QoS matching scheme to guarantee different QoS for each data service and is a channel for transmitting information related to QoS matching. The information of the QMISCH is information of a data rate indicator subchannel (DRISCH). It can be multiplexed with and transmitted over the I-ch.
다섯 번째로 DRISCH는 역방향 물리채널을 통해 전송되는 물리계층패킷(Physical Layer Packet)의 전송율을 나타내며, 상기 DRISCH의 정보는 상기 QMISCH(Quality Matching Indicator Subchanel)의 정보와 멀티플렉싱되어 I-ch을 통해 전송될 수 있다.Fifth, the DRISCH represents a transmission rate of a physical layer packet transmitted through a reverse physical channel, and the information of the DRISCH is multiplexed with the information of the Quality Matching Indicator Subchanel (QMISCH) to be transmitted through the I-ch. Can be.
이하의 설명에서 상기 AISCH의 정보와 DRQSCH의 정보가 멀티플렉싱되어 하나의 물리채널을 통해 전송되고, 상기 QMISCH의 정보와 DRISCH의 정보가 멀티플렉싱되어 하나의 물리채널을 통해 전송되는 경우를 가정하여 설명한다. 그러나 상기 AISCH와 DRQSCH의 정보는 각각 독립적으로 전송할 수도 있으며, 또한 상기 QMISCH의 정보와 DRISCH 정보도 각각 독립적으로 전송할 수 있다.In the following description, it is assumed that the information of the AISCH and the information of the DRQSCH are multiplexed and transmitted through one physical channel, and the information of the QMISCH and the information of the DRISCH are multiplexed and transmitted through one physical channel. However, the information of the AISCH and the DRQSCH may be transmitted independently, and the information of the QMISCH and the DRISCH information may be independently transmitted.
또한 본 발명의 실시예에 따라 멀티미디어 서비스를 지원하는 이동통신 시스템의 단말기는 상기와 같은 매체접근제어 채널들의 메시지들을 각각 생성할 수 있는 메시지 생성기들을 구비하여야한다. 본 발명의 실시예에서는 상기 메시지 생성기들의 구성들은 도시하지 않고 있다.In addition, according to an embodiment of the present invention, a terminal of a mobile communication system supporting a multimedia service should include message generators capable of generating messages of the above media access control channels. In the embodiment of the present invention, the configurations of the message generators are not shown.
상기와 같이 본 발명의 실시예에 따른 이동 통신시스템의 역방향 링크에서의 데이터 서비스 및 순방향 링크에서 패킷방식의 데이터 서비스를 위해 필요한 역방향 MAC 채널들을 요약하여 정리하면 하기의 <표 1>과 같다. 하기의 <표 1>은 역방향 링크 데이터 서비스 및 순방향 링크 데이터 서비스를 위한 역방향 MAC 채널들을 나타내고 있다.Table 1 summarizes the reverse MAC channels necessary for data service on the reverse link and packet data service on the forward link of the mobile communication system according to the embodiment of the present invention. Table 1 below shows reverse MAC channels for the reverse link data service and the forward link data service.
상기 <표 1>과 같은 역방향 MAC 채널들의 전송은 20msec의 프레임(frame) 단위와 1.25msec 단위로 이루어진다. AISCH (Acknowledgement Indicator Subchannel), DRQSCH (Data Rate Request Subchannel), SSICH (Selected Sector Indicator Channel) 등은 1.25msec 단위로 전송되는데, 이는 AISCH, DRQSCH, SSICH 등이 1.25msec 단위로 전송되는 순방향 링크 패킷 데이터 전송 채널의 제어를 위한 MAC 채널이기 때문이다. 그리고 상기 QMISCH (Quality Matching Indicator Subchannel) 및 DRISCH (Data Rate Indicator Subchannel)는 20msec의 프레임 단위로 전송되는데, 이는 QMISCH 및 DRISCH가 20msec의 지속시간을 갖는 역방향 물리계층패킷(Physical Layer Packet)에 대한 MAC 채널이기 때문이다.Transmission of reverse MAC channels as shown in Table 1 is performed in 20msec frame units and 1.25msec units. Acknowledgment Indicator Subchannel (AISCH), Data Rate Request Subchannel (DRQSCH), and Selected Sector Indicator Channel (SSICH) are transmitted in units of 1.25 msec. This is because it is a MAC channel for controlling the channel. The Quality Matching Indicator Subchannel (QMISCH) and the Data Rate Indicator Subchannel (DRISCH) are transmitted in a frame unit of 20 msec, which is a MAC channel for a reverse physical layer packet having a duration of 20 msec for the QMISCH and the DRISCH. Because it is.
도 1a는 본 발명의 실시예에서 제안하고 있는 이동통신 시스템에서AISCH 및 DRQSHC에 대한 구조를 도시하는 도면이다.1A is a diagram illustrating a structure of AISCH and DRQSHC in a mobile communication system proposed in an embodiment of the present invention.
상기 도 1a를 참조하면, 1,536칩으로 구성되는 1.25msec 시간 구간의 앞부분 768칩 구간은 AISCH의 정보를 전송하는 구간으로 사용되며, 뒷부분 768칩은 DRQSCH의 정보를 전송하는 구간으로 사용된다. 상기 도 1a는 1.25ms 구간 내에서 전반부의 768칩 구간에 AISCH의 정보가 전송되고, 후반부의 768칩 구간에 DRQSCH의 정보가 전송되는 구조를 가정하여 설명하고 있지만, 먼저 1,25ms의 전반부의 구간에서 DRQSCH의 정보를 전송하고 후반부의 구간에서 AISCH의 정보를 방법도 가능하다. 또한 본 발명의 실시예에서는 상기 AISCH 및 DRQSCH가 1.25ms 구간에서 멀티플렉싱되어 전송되는 경우를 가정하여 설명하고 있지만, 멀티플렉싱을 하지않고 각각 독립적으로 전송하는 방법을 사용할 수도 있다.Referring to FIG. 1A, the front 768 chip section of the 1.25 msec time section consisting of 1,536 chips is used as a section for transmitting AISCH information, and the back 768 chip is used as a section for transmitting DRQSCH information. Although FIG. 1A illustrates a structure in which AISCH information is transmitted in a first 768 chip section within a 1.25ms section, and DRQSCH information is transmitted in a 768 chip section in the second half section, first, a section of 1,25 ms is shown. It is also possible to transmit information of the DRQSCH and to use the information of the AISCH in the later section. In addition, the embodiment of the present invention has been described assuming that the AISCH and the DRQSCH are multiplexed and transmitted in a 1.25ms interval, but a method of transmitting independently without multiplexing may also be used.
한편, 1.25ms 구간의 반주기에서 전송되는 AISCH의 정보는 4 비트로 이루어질 수 있다. 이는 순방향 링크의 패킷 데이터 전송에 대하여 보다 효율적으로 QoS를 지원하고, 또한 재전송 시의 효율성을 극대화시키기 위하여 최대 4개의 다중물리 서브채널(Multiple Physical Sub-Channel)을 지원할 수 있는 구조를 가진다. 즉, 역방향 AISCH의 정보가 4 비트씩 전송되고, 한 비트가 하나의 순방향 패킷 데이터 물리서브채널(Physical Sub-Channel)에 대응되어 각각에 대하여 ACK(Acknowledge) 또는 NAK(Non-acknowledge) 정보를 전송하도록 함으로써, 본 발명에서 제안하는 역방향 링크 시스템에 대응하는 순방향 링크 시스템이 최대 4개의 다중물리 서브채널(Multiple Physical Sub-Channel) 구조를 가질 수 있다는 것을 의미한다. 또한 DRQSCH 정보는 1.25ms의 후반부에서 4 비트로 전송하게 되는데, 이는 순방향 링크 시스템에서 최대 16가지의 데이터 전송율을 지원할 수 있도록 하는것이다. 여기서 상기 AISCH 및 DRQSCH의 정보들이 4비트로 구성된 경우를 가정하여 설명하고 있으나, 상기 AISCH 및 DRQSCH의 정보들을 확장하거나 감축하는 경우, 상기 정보들은 4비트 이상 또는 이하로 전송할 수도 있다.On the other hand, the information of the AISCH transmitted in a half cycle of 1.25ms interval may be composed of 4 bits. It has a structure that can support up to four Multiple Physical Sub-Channels in order to support QoS more efficiently for packet data transmission of the forward link and to maximize the efficiency in retransmission. That is, information of reverse AISCH is transmitted by 4 bits, and one bit corresponds to one forward packet data physical sub-channel to transmit ACK (Acknowledge) or NAK (Non-acknowledge) information for each. By doing so, it means that the forward link system corresponding to the reverse link system proposed by the present invention may have a maximum of four multiple physical sub-channel structures. In addition, DRQSCH information is transmitted in 4 bits in the second half of 1.25ms, which supports up to 16 data rates in the forward link system. Herein, a description will be given on the assumption that the information of the AISCH and the DRQSCH is composed of 4 bits. However, when the information of the AISCH and the DRQSCH is extended or reduced, the information may be transmitted more than 4 bits or less.
도 1b는 본 발명에서 제안하고 있는 시스템에서의 SSICH에 대한 구조를 도시하는 도면이다. 상기 SSICH의 구조를 살펴보면, 1,536칩으로 구성되는 1.25msec 시간구간의 뒷부분 768칩 구간 동안이 SSI를 전송하는 구간으로 사용될 수 있다.FIG. 1B is a diagram showing the structure of SSICH in the system proposed by the present invention. Looking at the structure of the SSICH, the back portion of the 768 chip section of the 1.25msec time interval consisting of 1,536 chips can be used as a section for transmitting the SSI.
상기 도 1b를 참조하면, 상기 SSICH는 1.25ms의 구간에서 768칩으로 전송된다. 또한 상기 SSICH의 정보는 1.25ms 구간의 후반부에 전송될 수 있으며, 이는 순방향 및 역방향 채널들의 시간적 대응관계를 고려한 것이다. 또한 상기 SSICH의 정보는 3 비트로 이루어질 수 있는데, 이는 최대 8개의 섹터(Serving Sector)를 구별 할 수 있도록 하기 위함이다. 여기서 상기 SSICH의 정보들이 3비트로 구성된 경우를 가정하여 설명하고 있으나, 상기 SI 채널의 정보 비트수를 확장하거나 감축할 수도 있다.Referring to FIG. 1B, the SSICH is transmitted to 768 chips in a 1.25ms interval. In addition, the information of the SSICH may be transmitted in the second half of the 1.25ms interval, which takes into account the temporal correspondence of the forward and reverse channels. In addition, the information of the SSICH may be composed of three bits, which is to distinguish a maximum of eight sectors (Serving Sector). Although the description has been made on the assumption that the information of the SSICH consists of 3 bits, the number of information bits of the SI channel may be extended or reduced.
도 2는 본 발명 실시예에서 제안하고 있는 시스템에서의 ASICH 및 DRQSCH 송신기 구조를 설명하고 있다.2 illustrates an ASICH and DRQSCH transmitter structure in a system proposed in an embodiment of the present invention.
상기 도 2의 구성을 살펴보면, 순방향으로 수신된 패킷 데이터에 대해 ACK(Acknowledge) 또는 NAK(Non-acknowledge)를 나타내는 AISCH의 정보는 4비트로써, 블록코더21에 입력되어 12심볼로 부호화된다. 이런 경우 상기 블록코더21은 (12,4) 부호기가 될 수 있다. 상기와 같이 부호화된 AISCH의 정보는 다시 반복기42에 입력되어 설정된 반복율(factor=2)에 의해 2회 시퀀스 반복되어 24심볼로 출력된다. 또한 순방향 링크의 다음 슬롯 패킷 데이터 전송을 위한 DRISCH의 정보는 4비트로써, 블록코더23에 입력되어 12심볼로 부호화된다. 이런 경우 상기 블록코더43도 (12,4) 부호기가 될 수 있다. 상기와 같이 부호화된 DRQSHC의 정보는 다시 반복기24에 입력되며, 설정된 반복율(factor=2)에 의해 2회 시퀀스 반복되어 24심볼로 출력된다. 이후 상기 반복기22 및 24에서 출력되는 AISCH 및 DRQSCH의 정보는 멀티플렉서25에서 멀티플렉싱되어 상기 도 1a와 같이 출력된다. 이때 본 발명의 실시예에서는 상기 도 1a에 도시된 바와 같이 1.25ms 구간에서 전반부에 상기 AISCH의 정보가 전송되고 후반부에 DRQSCH의 정보가 전송되는 구조를 가질 수 있다.Referring to the configuration of FIG. 2, the information of the AISCH indicating ACK (Acknowledge) or NAK (Non-acknowledge) for the packet data received in the forward direction is 4 bits and is input to the block coder 21 and encoded into 12 symbols. In this case, the block coder 21 may be a (12, 4) encoder. The information of the AISCH encoded as described above is inputted to the repeater 42 again and repeated twice in sequence by the set repetition rate (factor = 2) and outputted as 24 symbols. In addition, the information of the DRISCH for the next slot packet data transmission of the forward link is 4 bits, input to the block coder 23, and encoded into 12 symbols. In this case, the block coder 43 may also be a (12, 4) encoder. The information of the DRQSHC coded as described above is inputted to the repeater 24 again, and is repeated two times by the set repetition rate (factor = 2) and outputted as 24 symbols. Thereafter, the information of the AISCH and DRQSCH output from the repeaters 22 and 24 is multiplexed by the multiplexer 25 and output as shown in FIG. 1A. At this time, in the embodiment of the present invention, as shown in FIG. 1A, the information of the AISCH is transmitted in the first half and the information of the DRQSCH is transmitted in the second half in a 1.25ms period.
상기 도 2a의 동작을 살펴보면, 상기한 바와 같이 AISCH는 1.25msec 마다 갱신되는 4비트의 AI (Acknowledgement Indicator) 정보를 전송하기 위한 채널이다. 순방향 링크에서 QoS 요구사항이 서로 다른 MQCCH (Multiple Quality Control Channel)를 최대 4개까지 지원할 수 있으며, 각각의 MQCCH에 대해 1비트의 AI 정보가 필요하므로 1.25msec마다 4비트의 AI 정보가 생성된다. 1.25msec마다 생성되는 4비트의 AI 정보는 (12,4) 블록코더21에 입력된다. (12,4) 블록코더21의 12 심볼의 시퀀스는 시퀀스 반복기(sequence repeater)22로 입력되어 2회 반복된다. 상기 시퀀스 반복기 22의 출력인 24심볼의 시퀀스는 멀티플렉서25에 입력된다. 1.25msec 마다 갱신되는 4비트의 DRQ (Data Rate Request) 정보는 (12,4) 블록 코더23에 입력된다. 상기 (12,4) 블록코더23의 출력인 12심볼의 시퀀스는 시퀀스 반복기 24에 입력되어 2회 반복된다. 시퀀스 반복기 24의 출력인 24 심볼의 시퀀스는 멀티플렉서 24에 입력된다. 시퀀스 반복기 22의 출력 시퀀스와 시퀀스 반복기 24의 출력 시퀀스는 멀티플렉서 25에서 멀티플렉싱되어 출력된다.Referring to the operation of FIG. 2A, as described above, the AISCH is a channel for transmitting 4-bit AI (Acknowledgement Indicator) information updated every 1.25 msec. Up to four MQCCHs (Multiple Quality Control Channels) with different QoS requirements can be supported on the forward link, and one bit of AI information is required for each MQCCH, so four bits of AI information are generated every 1.25 msec. Four bits of AI information generated every 1.25 msec are input to the (12, 4) block coder 21. The sequence of 12 symbols of the (12, 4) block coder 21 is input to a sequence repeater 22 and repeated twice. The sequence of 24 symbols, which is the output of the sequence iterator 22, is input to a multiplexer 25. Four bits of Data Rate Request (DRQ) information updated every 1.25 msec are input to the (12, 4) block coder 23. The sequence of 12 symbols, which are outputs of the (12, 4) block coder 23, is input to the sequence repeater 24 and repeated twice. The sequence of 24 symbols that is the output of sequence iterator 24 is input to multiplexer 24. The output sequence of sequence repeater 22 and the output sequence of sequence repeater 24 are multiplexed and output by multiplexer 25.
도 3은 본 발명에서 제안하고 있는 시스템에서의 SSICH 송신기 구조를 도시하는 도면이다.3 is a diagram illustrating the structure of the SSICH transmitter in the system proposed in the present invention.
상기 도 3의 구성을 살펴보면, 순방향 패킷 트래픽 전송 관점에서 최대 전송 가능 섹터 정보를 나태내는 SSICH의 3비트 정보는 블록코더31에 입력되어 12심볼로 부호화된다. 이런 경우 상기 블록코더31은 (12,3) 부호기가 될 수 있다. 상기와 같이 부호화된 SSICH의 정보는 다시 반복기32에 입력되며, 설정된 반복율(factor=2)에 의해 2회 시퀀스 반복되어 24심볼출력된다.Referring to the configuration of FIG. 3, in the forward packet traffic transmission view, the 3-bit information of the SSICH representing the maximum transmittable sector information is input to the block coder 31 and encoded into 12 symbols. In this case, the block coder 31 may be a (12, 3) encoder. The information of the SSICH encoded as described above is inputted to the repeater 32 again, and is repeated two times at a set repetition rate (factor = 2) to output 24 symbols.
상기 도 3의 동작을 살펴보면, 상기 SSICH는 DRQSCH를 통해 전송되는 정보와 연계하여 물리계층패킷을 전송할 기지국을 지정하기 위한 목적으로 사용되며, 1.25msec 단위로 갱신되는 3비트의 정보를 전송하기 위한 채널이다. 1.25msec 단위로 갱신되는 3비트의 SSI (Selected Sector Indicator) 정보는 (12,3) 블록코더31에 입력된다. 상기 (12,3) 블록코더31의 출력인 12심볼의 시퀀스는 시퀀스 반복기321로 입력되어 2회 반복된 후 24심볼로 출력된다.Referring to the operation of FIG. 3, the SSICH is used for designating a base station to transmit a physical layer packet in association with information transmitted through a DRQSCH, and a channel for transmitting 3-bit information updated in 1.25 msec units. to be. Three bits of selected sector indicator (SSI) information updated in units of 1.25 msec are input to the (12, 3) block coder 31. The sequence of 12 symbols, which are the outputs of the (12, 3) block coder 31, is input to the sequence repeater 321, repeated twice, and then output as 24 symbols.
도 4는 본 발명의 실시예에 따른 DRISCH 및 QMISCH 송신기 구조를 도시하는 도면이다.4 is a diagram illustrating a structure of a DRISCH and QMISCH transmitter according to an embodiment of the present invention.
상기 도 4의 구성을 살펴보면, 다음에 단말이 역방향으로 전송할 수 있는 데이터에 대한 전송율을 나타내는 DRISCH의 정보들과, 현재 데이터 채널 프레임(부가채널 프레임: supplemental channel frame)에 대한 QoS 정합(matching) 정보를 나타내는 QMISCH의 정보들이 각각 멀티플렉서41에 입력되면, 상기 멀티플렉서41은 이들 채널의 정보들을 프레임 단위로 멀티플렉싱하여 출력한다. 그러면 블록코더42는 상기 멀티플렉싱된 정보들을 설정된 부호화율로 블록 부호화하여 심볼들을 생성한다. 이후 상기 블록코더42에서 출력되는 심볼 시퀀스들은 시퀀스반복기43에 입력되며, 상기 시퀀스반복기43은 설정된 반복율(factor)에 따라 상기 입력되는 심볼 시퀀스를 반복하여 출력한다. 또한 상기 시퀀스반복기43에서 출력되는 심볼들은 심볼반복기44에 입력되며, 상기 심볼반복기44는 설정된 반복율(factor)j에 따라 상기 입력되는 심볼들을 반복하여 출력한다.Looking at the configuration of Figure 4, the terminal can transmit in the reverse direction When the information of the DRISCH indicating the data rate and the information of the QMISCH indicating QoS matching information for the current data channel frame (supplemental channel frame) are input to the multiplexer 41, the multiplexer 41 The information of these channels is multiplexed in units of frames and output. Then, the block coder 42 blocks the multiplexed information at a set coding rate to generate symbols. Thereafter, the symbol sequences output from the block coder 42 are input to a sequence repeater 43, and the sequence repeater 43 repeatedly outputs the input symbol sequences according to a set repetition factor. In addition, the symbols output from the sequence repeater 43 are input to the symbol repeater 44, and the symbol repeater 44 repeatedly outputs the input symbols according to a set repetition factor j.
따라서 상기 DRISCH 및 QMISCH의 정보들은 프레임 단위로 멀티플렉싱된 후 설정된 부호화율에 따라 블록 코딩되고, 코딩된 심볼들이 설정된 반복율에 의해 각각 시퀀스 반복 및 심볼 반복되어 출력된다.Accordingly, the information of the DRISCH and QMISCH is multiplexed in units of frames and then block coded according to the set coding rate, and the coded symbols are sequentially repeated and outputted by the set repetition rate.
상기 도 4의 동작을 살펴보면, 상기 DRISCH는 20msec 마다 갱신되는 3비트의 DRI (Data Rate Indicator) 정보를 전송하기 위한 채널이다. 그리고 상기 QMISCH는 20msec 마다 갱신되는 QMI (Quality Matching Indicator) 정보를 전송하기 위한 채널이며, QMI 정보는 5비트 또는 7비트일 수 있다. 3비트의 DRI 정보와 5비트 또는 7비트의 멀티플렉서 41에 입력되어 멀티플렉싱된다. 상기 멀티플렉서 41의 출력은 블록코더 42로 입력된다. 상기 블록코더42의 출력 시퀀스는 시퀀스 반복기 43에 입력된다. 상기 시퀀스 반복기 43의 출력 시퀀스는 심볼 반복기 44에 입력되며, 입력 비트 각각은 심볼 반복 과정을 거쳐 출력된다.Referring to the operation of FIG. 4, the DRISCH is a channel for transmitting 3-bit data rate indicator (DRI) information updated every 20 msec. The QMISCH is a channel for transmitting Quality Matching Indicator (QMI) information updated every 20 msec. The QMISCH may be 5 bits or 7 bits. It is input to the 3-bit DRI information and the 5-bit or 7-bit multiplexer 41 and multiplexed. The output of the multiplexer 41 is input to the block coder 42. The output sequence of the block coder 42 is input to the sequence iterator 43. The output sequence of the sequence repeater 43 is input to the symbol repeater 44, and each of the input bits is output through a symbol repetition process.
도 5a 및 도 5bsms 3비트의 DRI정보와 5비트의 QMI정보를 멀티플렉싱하는 구조를 도시하는 도면이다. 즉, 상기 도 5a 및 도 5b는 상기 20msec 마다 갱신되는 QMI (Quality Matching Indicator) 정보가 5비트일 경우에, 멀티플렉서 41의 출력을 도시하는 도면이다.5A and 5BMS show a structure of multiplexing 3-bit DRI information and 5-bit QMI information. 5A and 5B show the output of the multiplexer 41 when QMI (Quality Matching Indicator) information updated every 20 msec is 5 bits.
상기 3비트 DRI 정보와 5비트 QMI 정보를 멀티플렉싱할 때, 상기 도 5a에 도시된 바와 같이 3비트 DRI 정보를 앞 부분에 두고 5비트 QMI 정보를 뒷부분에 둘 수 있으며, 도 5b에 도시된 바와 같이 5비트 QMI 정보를 앞부분에 두고 3비트 DRI 정보를 뒷부분에 둘 수 있다. 연속 연결된 8비트 정보 시퀀스의 채널 부호화를 위한 블록코더41로서는 (24,8) 블록코더, (48,8) 블록코더 또는 (192,8) 블록코더를 사용할 수 있다.When multiplexing the 3 bit DRI information and the 5 bit QMI information, as shown in FIG. 5A, the 3 bit DRI information may be placed at the front and the 5 bit QMI information may be placed at the back, as shown in FIG. 5B. You can put 5-bit QMI information at the beginning and 3-bit DRI information at the end. As a block coder 41 for channel encoding of a continuously connected 8-bit information sequence, a (24, 8) block coder, a (48, 8) block coder or a (192, 8) block coder can be used.
도 6은 5비트의 QMI정보와 3비트의 DRI 정보의 순으로 연속 연결된 8비트의 정보 시퀀스이 채널부호화에 (24,8) 블록코더를 사용하는 경우의 실시예를 도시하고 있다.FIG. 6 illustrates an embodiment in which an 8-bit sequence of information consecutively connected in the order of 5-bit QMI information and 3-bit DRI information uses a (24,8) block coder for channel encoding.
상기 도 6을 참조하면, 5비트 QMI 정보와 3비트 DRI 정보의 순서로 연속 연결된 8비트의 정보 시퀀스 600은 (24,8) 블록 코드에 의해 부호화되며, 부호화의 결과로 24심볼의 부호화된 심볼시퀀스 601이 생성된다. 24심볼의 부호화된 심볼시퀀스 601은 8회 시퀀스 반복되며, 24심볼의 부호화된 심볼 시퀀스가 8회 반복된 시퀀스 602가 생성된다. 24심볼의 부호화된 심볼시퀀스가 8회 반복된 시퀀스 602를 구성하는 각각의 심볼들은 4회 심볼 반복되어 총 768심볼로 구성된 시퀀스 603이 생성된다.Referring to FIG. 6, an 8-bit information sequence 600 continuously connected in the order of 5-bit QMI information and 3-bit DRI information is encoded by a (24,8) block code, and as a result of the encoding, an encoded symbol of 24 symbols Sequence 601 is generated. A coded symbol sequence 601 of 24 symbols is repeated 8 times, and a sequence 602 of 8 times of encoded symbol sequences of 24 symbols is generated. Each symbol constituting the sequence 602 in which an encoded symbol sequence of 24 symbols is repeated eight times is repeated four times to generate a sequence 603 including a total of 768 symbols.
도 7은 5비트의 QMI정보와 3비트의 DRI 정보의 순으로 연속 연결된 8비트의정보 시퀀스의 채널부호화에 (48,8) 블록코더를 사용하는 실시예를 도시하고 있다.FIG. 7 shows an embodiment in which a (48,8) block coder is used for channel encoding of an 8-bit sequence of information sequentially connected in the order of 5-bit QMI information and 3-bit DRI information.
상기 도 7을 참조하면, 5비트 QMI 정보와 3비트 DRI 정보의 순서로 연속 연결된 8비트의 정보 시퀀스 700은 (48,8) 블록 코드에 의해 부호화되며, 부호화의 결과로 48심볼의 부호화된 심볼시퀀스 701이 생성된다. 48심볼의 부호화된 심볼시퀀스 701은 8회 시퀀스 반복되며, 48심볼의 부호화된 심볼시퀀스가 8회 반복된 시퀀스 702가 생성된다. 상기 48 심볼의 부호화된 심볼시퀀스가 8회 반복된 시퀀스 702를 구성하는 각각의 심볼들은 2회 심볼 반복되어 총 768심볼들로 구성된 시퀀스 703이 생성된다.Referring to FIG. 7, the 8-bit information sequence 700 consecutively connected in the order of 5-bit QMI information and 3-bit DRI information is encoded by a (48,8) block code, and as a result of the encoding, an encoded symbol of 48 symbols Sequence 701 is generated. The coded symbol sequence 701 of 48 symbols is repeated eight times, and a sequence 702 is generated in which the coded symbol sequence of 48 symbols is repeated eight times. Each symbol constituting the sequence 702 in which the encoded symbol sequence of the 48 symbols is repeated eight times is repeated two times to generate a sequence 703 consisting of a total of 768 symbols.
도 8은 5비트 QMI 정보와 3비트 DRI 정보의 순으로 연속 연결된 8비트의 정보시퀀스의 채널부호화에 (192,8) 블록코드를 사용하는 실시예를 도시하고 있다.FIG. 8 illustrates an embodiment in which (192,8) block codes are used for channel encoding of an 8-bit information sequence sequentially connected in the order of 5-bit QMI information and 3-bit DRI information.
상기 도 8을 참조하면, 5비트 QMI 정보와 3비트 DRI 정보의 순서로 연속 연결된 8비트의 정보 시퀀스 800은 (192,8) 블록 코드에 의해 부호화되며, 부호화의 결과로 192심볼의 부호화된 심볼시퀀스 801이 생성된다. 상기 192심볼의 부호화된 심볼시퀀스801은 4회 시퀀스 반복되며, 192심볼의 부호화된 비트 시퀀스가 4회 반복된 시퀀스 802가 생성된다.Referring to FIG. 8, an 8-bit information sequence 800 continuously connected in the order of 5-bit QMI information and 3-bit DRI information is encoded by a (192,8) block code, and as a result of encoding, an encoded symbol of 192 symbols. Sequence 801 is generated. The encoded symbol sequence 801 of the 192 symbols is repeated four times, and the sequence 802 is repeated four times of the encoded bit sequence of the 192 symbols.
상기 도 6에서 도 7에 걸쳐 개시된 3비트 DRI 정보와 5비트 QMI 정보의 채널 부호화에 사용된 블록 부호에 따른 시퀀스 반복과 심볼 반복의 횟수는 하기 <표 2>와 같다. 하기 <표 2>는 3비트 DRI 정보와 5비트 QMI 정보의 채널 부호화에 사용된 블록 부호에 따른 시퀀스 반복과 심볼 반복의 횟수를 나타낸다.The number of sequence repetitions and symbol repetitions according to a block code used for channel encoding of 3-bit DRI information and 5-bit QMI information disclosed in FIGS. 6 to 7 is shown in Table 2 below. Table 2 below shows the number of sequence repetitions and symbol repetitions according to a block code used for channel encoding of 3-bit DRI information and 5-bit QMI information.
20msec 마다 갱신되는 QMI (Quality Matching Indicator) 정보가 7비트일 경우, 3비트 DRI 정보와 7비트 QMI 정보를 멀티플렉싱하는 멀티플렉서 400의 출력에는 3비트 DRI 정보가 선행되고 7비트 QMI 정보가 후속될 수 있으며, 또한 7비트 QMI 정보가 선행되고 3비트 DRI 정보가 후속될 수 있다.When the quality matching indicator (QMI) information updated every 20 msec is 7 bits, the output of the multiplexer 400 multiplexing the 3-bit DRI information and the 7-bit QMI information may be preceded by 3-bit DRI information and followed by 7-bit QMI information. In addition, 7-bit QMI information may be preceded by 3-bit DRI information.
상기 QMI 정보가 7비트일 경우, 3비트의 DRI 정보와 7비트의 QMI 정보가 연속 연결된 10비트 정보 시퀀스의 채널 부호화에 (48,10) 블록 코드를 사용할 수 있다. QMI 정보와 DRI 정보가 멀티플렉싱된 10비트의 정보 시퀀스는 (48,10) 블록 코드에 의해 부호화되며, 부호화의 결과로 48심볼의 부호화된 심볼 시퀀스가 생성된다. 48심볼의 부호화된 심볼 시퀀스는 8번 시퀀스 반복된다. 48심볼의 부호화된 심볼 시퀀스가 8번 반복된 시퀀스를 구성하는 각각의 심볼들은 2번 심볼 반복되어 총 768심볼로 구성된 시퀀스가 생성된다.When the QMI information is 7 bits, the (48, 10) block code may be used for channel encoding of a 10-bit information sequence in which 3-bit DRI information and 7-bit QMI information are continuously connected. The 10-bit information sequence multiplexed with the QMI information and the DRI information is encoded by a (48,10) block code. As a result of the encoding, a coded symbol sequence of 48 symbols is generated. The coded symbol sequence of 48 symbols is repeated eight times. Each symbol constituting the sequence in which the coded symbol sequence of 48 symbols is repeated eight times is repeated two times to generate a sequence consisting of a total of 768 symbols.
QMI 정보가 7비트일 경우, 3비트의 DRI 정보와 7비트의 QMI 정보가 연속 연결된 10비트 정보 시퀀스의 채널 부호화에 (48,10) 블록 코드를 사용할 수 있다. QMI 정보와 DRI 정보가 멀티플렉싱된 10비트의 정보 시퀀스는 (48,10) 블록 코드에 의해 부호화되며, 부호화의 결과로 48심볼의 부호화된 심볼 시퀀스가 생성된다. 48심볼의 부호화된 심볼 시퀀스는 4번 시퀀스 반복된다. 48심볼의 부호화된 심볼 시퀀스가 4번 반복된 시퀀스를 구성하는 각각의 심볼들은 4번 심볼 반복되어 총 768심볼로 구성된 시퀀스가 생성된다.When the QMI information is 7 bits, the (48, 10) block code may be used for channel encoding of a 10-bit information sequence in which 3-bit DRI information and 7-bit QMI information are continuously connected. The 10-bit information sequence multiplexed with the QMI information and the DRI information is encoded by a (48,10) block code. As a result of the encoding, a coded symbol sequence of 48 symbols is generated. The coded symbol sequence of 48 symbols is repeated four times. Each symbol constituting the sequence in which the coded symbol sequence of 48 symbols is repeated four times is repeated four times to generate a sequence consisting of a total of 768 symbols.
3비트 DRI 정보와 7비트 QMI 정보의 채널 부호화에 사용된 블록 부호에 따른 시퀀스 반복과 심볼 반복의 횟수는 <표 3>과 같다. 하기의 <표 3>은 3비트 DRI 정보와 7비트 QMI 정보의 채널 부호화에 사용된 블록 부호에 따른 시퀀스 반복과 심볼 반복의 횟수를 나타낸다.Table 3 shows the number of sequence repetitions and symbol repetitions according to the block code used for channel coding of 3-bit DRI information and 7-bit QMI information. Table 3 below shows the number of sequence repetitions and symbol repetitions according to a block code used for channel encoding of 3-bit DRI information and 7-bit QMI information.
도 9는 본 발명의 실시예에 따른 역방향 링크 채널에 대한 직교 확산 및 고주파(RF: Radio Frequency) 대역 주파수 천이를 위한 구성을 도시하는 도면이다. 상기 도 9는 도 2 내지 도 4에 도시된 바와 같은 역방향 링크의 각종 채널 신호들을 직교 확산하고, RF 대역의 신호로 주파수 천이함으로써 기지국으로 전송하기에 적합한 신호로 변환하는 구조를 도시하고 있다.FIG. 9 is a diagram illustrating a configuration for orthogonal spreading and radio frequency (RF) band frequency transition for a reverse link channel according to an embodiment of the present invention. 9 illustrates a structure in which various channel signals of a reverse link as shown in FIGS. 2 to 4 are orthogonally spread and converted into a signal suitable for transmission to a base station by frequency shifting into a signal of an RF band.
상기 도 9의 구성을 살펴보면, 역방향 부가채널2의 정보는 확산기101에서 해당 채널에 할당된 월시부호와 곱해져 채널확산된 후, 이득제어기111에서 이득이 조정되어 I채널 가산기121에 인가된다. 역방향 파일럿채널의 정보는 상기 I채널 가산기121에 인가된다. 역방향 전용제어채널의 정보는 확산기102에서 해당 채널에 할당된 월시부호와 곱해져 채널확산된 후, 이득제어기112에서 이득이 조정되어 I채널가산기121에 인가된다. 역방향 AISCH 및 DRQSCH의 정보는 도 2와 같은 과정을 수행하여 도 1a와 같은 구조를 가지며, 확산기103에서 해당하는 채널에 할당된 월시부호(여기서는 W32 12으로 가정한다)와 곱해져 채널확산된 후, 이득제어기113에서 이득이조정되어 I채널 가산기121에 인가된다. 역방향 DRISCH 및 QRISCH의 정보는 도 4와 같은 구성을 통해 생성된 도 5a 및 도 5b와 같은 구조를 가지며, 확산기104에서 해당하는 채널에 할당된 월시부호(여기서는 W32 16으로 가정한다)와 곱해져 채널확산된 후, 이득제어기114에서 이득이 조정되어 I채널 가산기121에 인가된다. 역방향 SSICH의 정보는 도 3과 같은 과정을 수행하여 도 1b와 같은 구조를 가지며, 확산기105에서 해당하는 채널에 할당된 월시부호(여기서는 W32 28로 가정한다)와 곱해져 채널확산된 후, 이득제어기115에서 이득이 조정되어 I채널 가산기에 인가된다. 그러면 상기 I채널 가산기121은 입력되는 각 채널들의 신호들을 가산하여 I채널의 데이터로 출력한다.Referring to the configuration of FIG. 9, the information of the uplink additional channel 2 is multiplied by the Walsh code assigned to the corresponding channel in the spreader 101, and then spreads, and the gain is adjusted in the gain controller 111 and applied to the I-channel adder 121. Information of the reverse pilot channel is applied to the I-channel adder 121. The information of the reverse dedicated control channel is multiplied by the Walsh code assigned to the corresponding channel in the spreader 102, and the channel is spread. Then, the gain is adjusted in the gain controller 112 and applied to the I-channel adder 121. The information of the backward AISCH and the DRQSCH has a structure as shown in FIG. 1A by performing the same process as shown in FIG. 2, and multiplied by a Walsh code assigned to the corresponding channel in the spreader 103 (assuming W 32 12 ). In the gain controller 113, the gain is adjusted and applied to the I-channel adder 121. The information of the reverse DRISCH and the QRISCH has a structure as shown in Figs. 5A and 5B generated through the configuration as shown in Fig. 4, and is multiplied by the Walsh code assigned to the corresponding channel in the spreader 104 (assuming W 32 16 here). After channel spread, the gain is adjusted in the gain controller 114 and applied to the I-channel adder 121. The information of the uplink SSICH has a structure as shown in FIG. 1B by performing the same process as shown in FIG. 3, and multiplies the Walsh code assigned to the corresponding channel in the spreader 105 (assuming W 32 28 ). The gain is adjusted at the controller 115 and applied to the I-channel adder. The I-channel adder 121 adds the signals of the input channels and outputs the data of the I-channel.
역방향 기본채널의 정보는 확산기106에서 해당 채널에 할당된 월시부호와 곱해져 채널확산된 후, 이득제어기116에서 이득이 조정되어 Q채널 가산기122에 인가된다. 역방향 부가채널1, 역방향 공통제어채널, 역방향 개선접근채널들의 정보들도 각각 대응되는 곱셈기들에서 각각 해당 채널에 할당된 월시부호들과 곱해져 채널확산된 후, 대응되는 이득제어기에서 이득이 조정되어 Q채널 가산기122에 인가된다. 그러면 상기 Q채널의 가산기122는 입력되는 각 채널들의 신호들을 가산하여 Q채널의 데이터로 출력한다.The information of the reverse base channel is multiplied by the Walsh code assigned to the corresponding channel in the spreader 106, and the channel is spread. The gain is adjusted in the gain controller 116 and applied to the Q channel adder 122. The information of the uplink additional channel 1, the uplink common control channel, and the uplink enhancement access channel are also multiplied by the Walsh codes assigned to the corresponding channel in the corresponding multipliers, respectively, and the channel is spread, and then the gain is adjusted in the corresponding gain controller. Is applied to the Q-channel adder 122. The adder 122 of the Q channel adds the signals of the input channels and outputs the data of the Q channel.
여기서 상기 I채널 및 Q채널의 가산기121 및 122에 인가되는 각 채널들의 데이터는 필요에 따라 다른 채널로 인가하는 방법도 가능하다.The data of the channels applied to the adders 121 and 122 of the I and Q channels may be applied to other channels as necessary.
상기 I채널 및 Q채널 가산기121 및 122에서 출력되는 데이터들은 복소곱셈기131에서 대역확산부호(여기서는 PN부호라고 가정한다)와 곱해져 대역확산되며, 상기 대역확산된 신호들은 기저대역여파기132 및 133에서 각각 기저대역으로 여파되며, 곱셈기134 및 135에서 각각 캐리어와 곱해진 후 가산기136에서 가산되어 출력된다.The data output from the I and Q channel adders 121 and 122 are multiplied by a spread spectrum code (assuming PN code in this case) in the complex multiplier 131, and the spread signals are spread in the baseband filters 132 and 133. Filtered into baseband, respectively, multiplied by the carrier in multipliers 134 and 135, and then added and output in adder 136.
상기 도 9를 참조하면, PICH (Pilot Channel), DCCH (Dedicated Control Channel), SCH2 (Supplemental Channel 2) 등은 AISCH, DRQSCH, DRISCH, QMISCH, SSICH 등의 MAC 채널과 함께 역방향 링크의 I-ch을 통해 전송된다. SCH2는 Walsh 확산기 101로 입력되며, 전송율에 따라 W1 2, W2 4, 또는 W6 8에 의해 확산된다. Walsh 확산기 101의 출력은 상대 이득제어기111로 입력되어, 이득 조절된 후 출력된다. DCCH는 Walsh 확산기 102로 입력되며 W8 16에 의해 확산된다. Walsh 확산기 102의 출력은 상대 이득제어기112로 입력되어 이득 조절된 후 출력된다. AISCH와 DRQSCH는 Walsh 확산기103으로 입력되어 W12 32에 의해 확산된다. Walsh 확산기103의 출력은 상대 이득제어기113에 입력되어 이득 조절된 후 출력된다. DRISCH와 QMISCH는 Walsh 확산기104에 입력되어 W16 32에 의해 확산된다. Walsh 확산기104의 출력은 상대 이득제어기114에 입력되어 이득 조절된 후 출력된다. SSICH는 Walsh 확산기 105로 입력되어 W28 32에 의해 확산된다. Walsh 확산기 105의 출력은 상대 이득제어기115로 입력되어 이득 조절된 후 출력된다. 제1가산기121은 상대 이득제어기111의 출력인 SCH2와, PICH와, 상대 이득제어기112의 출력인 DCCH와, 상대 이득제어기113의 출력인 AISCH 및 DRQSCH와, 상대 이득제어기114의 출력인 DRISCH 및 QMISCH와, 상대 이득제어기115의 출력인 SSICH를 합산하여 출력한다.Referring to FIG. 9, a pilot channel (PICH), a dedicated control channel (DCCH), a supplemental channel 2 (SCH2), and the like, use an I-ch of a reverse link together with MAC channels such as AISCH, DRQSCH, DRISCH, QMISCH, and SSICH. Is sent through. SCH2 is input to Walsh spreader 101 and spread by W 1 2 , W 2 4 , or W 6 8 depending on the rate. The output of the Walsh diffuser 101 is input to the relative gain controller 111 and then output after the gain is adjusted. DCCH enters Walsh diffuser 102 and is spread by W 8 16 . The output of the Walsh diffuser 102 is input to the relative gain controller 112 and then gain adjusted. AISCH and DRQSCH are input to Walsh spreader 103 and spread by W 12 32 . The output of the Walsh diffuser 103 is input to the relative gain controller 113 and then output after being gain adjusted. DRISCH and QMISCH are input to Walsh spreader 104 and spread by W 16 32 . The output of the Walsh diffuser 104 is input to the relative gain controller 114, after gain adjustment and output. SSICH is input to Walsh diffuser 105 and spread by W 28 32 . The output of the Walsh diffuser 105 is input to the relative gain controller 115, after gain adjustment and output. The first adder 121 is the SCH2 output of the relative gain controller 111, the PICH, the DCCH output of the relative gain controller 112, the AISCH and DRQSCH output of the relative gain controller 113, and the DRISCH and QMISCH output of the relative gain controller 114. And the SSICH which is the output of the relative gain controller 115 are summed and output.
또한 FCH (Fundamental Channel)와 SCH1 (Supplemental Channel 1) 또는 CCCH (Common Control Channel) 또는 EACH (Enhanced Access Channel)는 역방향 링크의 Q-ch를 통해 전송된다. FCH는 Walsh 확산기 106으로 입력되어 W7 16에 의해 확산된다. Walsh 확산기 106의 출력은 상대 이득제어기116에 입력되어 이득 조절된 후 출력된다. SCH1 또는 CCCH 또는 EACH는 Walsh 확산기107로 입력되며, 전송율에 따라 W1 2, W2 4, 또는 W3 8에 의해 확산된다. Walsh 확산기107의 출력은 상대 이득제어기117로 입력되어 이득 조절된 후 출력된다. 제2가산기 122는 상대 이득제어기116의 출력인 FCH와 상대 이득제어기117의 출력인 SCH1 또는 CCCH 또는 EACH를 합산하여 출력한다.In addition, the FCH (Fundamental Channel) and SCH1 (Supplemental Channel 1) or CCCH (Common Control Channel) or EACH (Enhanced Access Channel) are transmitted through the Q-ch of the reverse link. FCH is input to Walsh diffuser 106 and spread by W 7 16 . The output of the Walsh diffuser 106 is input to the relative gain controller 116 and adjusted after gain adjustment. SCH1 or CCCH or EACH is input to Walsh spreader 107 and spread by W 1 2 , W 2 4 , or W 3 8 depending on the transmission rate. The output of Walsh diffuser 107 is input to relative gain controller 117 and then adjusted. The second adder 122 sums the FCH output of the relative gain controller 116 and the SCH1 or CCCH or EACH output of the relative gain controller 117 and outputs the sum.
HPSK (Hybrid Phase Shift Keying) 방식을 적용하는 복소곱셈기(quadrature spreader) 131은 제1채널(I-ch) 확산 시퀀스 및 제2채널(Q-ch) 확산 시퀀스로 구성되는 확산 시퀀스를 사용하여, 제1가산기 121과 제2가산기 122의 출력으로 구성되는 입력 신호를 복소 확산(complex spreading)(또는 complex multiplying)한 후,확산된 제1채널 I-ch신호와 제2채널 Q-ch신호를 출력한다. 상기 복소곱셈기131로부터 출력되는 제1채널 I-ch신호는 기저대역 여파기132로 입력되어 저역통과필터링된다. 상기 복소곱셈기131로부터 출력되는 제2채널 Q-ch신호는 기저대역 여파기134로 입력되어 저역통과필터링된다. 상기 기저대역 여파기132의 출력은 주파수 천이기인 곱셈기133에 입력되어 제1주파수 cos2πfct와의 곱에 의해 RF 대역으로 천이되고, 상기 기저대역 여파기134의 출력은 주파수 천이기인 곱셈기135로 입력되어 제2주파수 sin2πfct와의 곱에 의해 RF 대역으로 천이된다. 가산기 135는 상기 주파수 곱셈기133의 출력 신호와 상기 곱셈기135의 출력 신호를 합산한다. 상기 가산기 906에 의한 합산 신호는 안테나(도시하지 않음)를 통해 방사된다.The quadrature spreader 131 applying the hybrid phase shift keying (HPSK) method uses a spreading sequence consisting of a first channel (I-ch) spreading sequence and a second channel (Q-ch) spreading sequence. After complex spreading (or complex multiplying) an input signal composed of the outputs of the adder 121 and the second adder 122, the spread first channel I-ch signal and the second channel Q-ch signal are output. . The first channel I-ch signal output from the complex multiplier 131 is input to the baseband filter 132 and low-pass filtered. The second channel Q-ch signal output from the complex multiplier 131 is input to the baseband filter 134 and low-pass filtered. The output of the baseband filter 132 is input to the multiplier 133, which is a frequency shifter, and is shifted to the RF band by multiplying with the first frequency cos2? Fct. Transition to RF band by multiplication with The adder 135 sums the output signal of the frequency multiplier 133 and the output signal of the multiplier 135. The summation signal by the adder 906 is emitted through an antenna (not shown).
상술한 바와 같이 본 발명의 실시예는 1.25 MHz의 1x 주파수대역폭(bandwidth)을 사용하는 통신시스템에 관한 것으로, 순방향 및 역방향 채널에 대해 멀티미디어 서비스를 보다 효율적이고 고속으로 지원할 수 있는 채널 구조 및 송신기 구조를 제공한다. 본 발명의 실시예에 따른 시스템에서는 멀티미디어 서비스에 대해 QoS 제어 및 보다 효율적인 재전송이 가능한 다중물리 서브채널을 지원할 수 있는 채널 구조를 가지고 있으며, 역방향 링크의 전송 속도를 높일 수 있는 이점이 있다.As described above, an embodiment of the present invention relates to a communication system using a 1x bandwidth of 1.25 MHz, and a channel structure and a transmitter structure capable of supporting multimedia services more efficiently and faster for forward and reverse channels. To provide. The system according to an embodiment of the present invention has a channel structure capable of supporting a multi-physical subchannel capable of QoS control and more efficient retransmission for a multimedia service, and has an advantage of increasing a transmission speed of a reverse link.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000062047A KR20020031537A (en) | 2000-10-20 | 2000-10-20 | Device and method for providing multimedea service in channel of wireless communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000062047A KR20020031537A (en) | 2000-10-20 | 2000-10-20 | Device and method for providing multimedea service in channel of wireless communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020031537A true KR20020031537A (en) | 2002-05-02 |
Family
ID=19694683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000062047A Withdrawn KR20020031537A (en) | 2000-10-20 | 2000-10-20 | Device and method for providing multimedea service in channel of wireless communication system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020031537A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020067006A (en) * | 2001-02-12 | 2002-08-21 | 모토로라 인코포레이티드 | A control channel having a frame and a method for transmitting the control channel |
US8285313B2 (en) | 2008-06-16 | 2012-10-09 | Aristocrat Technologies Australia Pty Limited | Messaging system and method |
-
2000
- 2000-10-20 KR KR1020000062047A patent/KR20020031537A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020067006A (en) * | 2001-02-12 | 2002-08-21 | 모토로라 인코포레이티드 | A control channel having a frame and a method for transmitting the control channel |
US8285313B2 (en) | 2008-06-16 | 2012-10-09 | Aristocrat Technologies Australia Pty Limited | Messaging system and method |
US8634864B2 (en) | 2008-06-16 | 2014-01-21 | Aristocrat Technologies Australia Pty Limited | Messaging system and method |
US9386426B2 (en) | 2008-06-16 | 2016-07-05 | Aristocrat Technologies Australia Pty Limited | Messaging system and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100338662B1 (en) | Apparatus and method for communication channel in a cdma communication system | |
KR100383618B1 (en) | Apparatus and method for gatting transmission of a data rate control channel in high data rate mobile communication system | |
RU2234193C2 (en) | Device and method for transmitting pilot-signal bursts in mobile communication system | |
CN1196288C (en) | Method and device for variable-speed transmission | |
CA2302391C (en) | A method of and apparatus for transmitting data in a multiple carrier system | |
US7006482B1 (en) | Apparatus and method for gating data on a control channel in a CDMA communication system | |
JP4616996B2 (en) | Data transmission method in spread spectrum communication system | |
KR100357618B1 (en) | Channel assignment apparatus and method for common packet channel in cdma system | |
KR100474719B1 (en) | Apparatus and method for transmitting and receiving control information in mobile telecommunication system | |
US6130884A (en) | Variable rate CDMA spread circuit | |
KR100996214B1 (en) | Method and apparatus for a spectrally compliant cellular communication system | |
EP0939508A2 (en) | Method and apparatus for achieving data rate variability in orthogonal spread spectrum communications systems | |
KR20020031537A (en) | Device and method for providing multimedea service in channel of wireless communication system | |
KR20010107339A (en) | Apparatus and method for gated transceiving a control channel signal in a cdma communications system | |
KR20020030543A (en) | Forward link transmitter for packet data service in mobile telecommunication system supporting multimedia service and transmission method thereof | |
KR20020044526A (en) | Device and method for notifying the transmission power of packet channel in a mobile communication system transmitting packet data highly | |
CN101141431A (en) | Forward acknowledgment information sending device and method for wireless communication system | |
KR20010084095A (en) | Channel assignment apparatus and method for common packet channel in cdma system | |
KR20050118062A (en) | Apparatus and method for allocating ovsf codes and i/q channels for reducing peak-to-average power ratio in transmitting data via enhanced up-link dedicated channels in wcdma systems | |
JP2003115820A (en) | Cdma mobile communication system | |
KR20010084550A (en) | Channel assignment apparatus and method for common packet channel in cdma system | |
KR20050118083A (en) | Apparatus and method for allocating ovsf codes and i/q channels for reducing peak-to-average power ratio in transmitting data via enhanced up-link dedicated channels in wcdma systems | |
KR20010048496A (en) | Apparatus and method for transmitting a channel signal gated in the control only substate of cdma communications system | |
IL148917A (en) | Apparatus and method for gating data on a control channel in a cdma communication system | |
KR20050118064A (en) | Apparatus and method for allocating ovsf codes and i/q channels for reducing peak-to-average power ratio in transmitting data via enhanced up-link dedicated channels in wcdma systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20001020 |
|
PG1501 | Laying open of application | ||
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |