KR20020015087A

KR20020015087A - 특정패턴을 이용한 엘에이피디 칩의 루프백 테스트 방법

Info

Publication number: KR20020015087A
Application number: KR1020000048226A
Authority: KR
Inventors: 하근희
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 2000-08-21
Filing date: 2000-08-21
Publication date: 2002-02-27

Abstract

본 발명은 LAPD 칩의 송수신 안정성을 검사하는 루프백 테스트시 특정패턴을 이용함으로써 오류 발생원인의 범위를 좁힘으로써 오류검출의 용이성 및 신속성을 향상시키기에 적당하도록 한 특정패턴을 이용한 LAPD칩의 루프백 테스트 방법을 제공하기 위한 것으로, 이러한 본 발명은, 루프백 테스트 모드에서 테스트 패턴을 생성하여 전송부가 전송하면 수신부가 상기 전송된 패턴을 수신하는 단계와; 상기 단계에서 수신부가 수신한 패턴과 전송부가 전송한 패턴을 비교하여 해당 패턴으로 지시되는 오류여부를 판단한 다음 테스트를 계속하거나 중단하는 단계를 수행하여, 특정의 테스트 패턴을 통한 루프백 테스트를 수행함으로써 칩의 오류발생 위치를 신속하고 정확하게 판단하여 칩의 오동작 원인에 대한 문제분석이 용이하고 시간의 낭비를 줄일 수 있다.

Description

특정패턴을 이용한 엘에이피디 칩의 루프백 테스트 방법 {Method for loopback test using specific pattern on LAPD chip}

본 발명은 LAPD(Link Access Procedure on D channel)의 루프백 테스트에 관한 것으로, 특히 LAPD 칩의 송수신 안정성을 검사하는 루프백 테스트시 특정패턴을 이용하여 오류 발생원인의 범위를 좁힘으로써 오류검출의 용이성 및 신속성을 향상시키기에 적당하도록 한 특정패턴을 이용한 LAPD칩의 루프백 테스트 방법에 관한 것이다.

일반적으로 LAPD 칩은 ISDN(Integrated Services Digital Network)의 D 채널을 위한 링크 엑세스 절차를 수행한다. 이러한 LAPD 칩에는 모토롤라사의 MC68606 등이 있다.

상기 LAPD 칩은 칩의 동작상태를 검사하기 위한 루프백 테스트 기능을 갖추고 있다. 즉, 루프백 테스트를 통해 칩 내부적으로 데이터가 정상적으로 송수신 되는지를 검사할 수 있다.

이하, LAPD 칩의 일반적인 루프백 테스트를 설명한다.

먼저, 도1은 일반적인 LAPD 칩의 루프백 테스트 모듈의 구성도이고, 도2는 도1의 테스트시 사용되는 데이터 핀의 배열도이다.

도2에 도시된 MC68606은 루프백 테스트 모드로 설정됨으로써 루프백 테스트를 수행할 수 있게 된다. 루프백 테스트로 송신데이터(TxD)와 수신데이터(RxD)를 비교분석하여 칩의 데이터 핀 각각에 대한 데이터 전송오류를 예측할 수 있다.

상기 오류예측의 대상이 되는 데이터 핀은 D0-D15이다.

그리고 도1에 도시된 바와 같이 루프백 테스트는 전송부(Transmitter)와 수신부(Receiver)를 내부적으로 연결하고, 임의의 데이터를 발생시켜 칩 내에서 송수신하게 된다. 상기 칩 내에서 발생된 임의의 데이터와 수신하는 데이터의 일치여부를 확인하여 칩의 동작상태가 정상인지 여부를 판단할 수 있게 된다.

즉, 종래의 루프백 테스트는 임의의 데이터를 송수신하여 송신데이터(TxD)와 수신데이터(RxD)가 동일한지 여부를 판단한다. MC68606의 경우 몇 가지 루프백 테스트 모드가 있는데, 특정 변수의 값을 설정함으로써 루프백 테스트 모드의 선택이 가능하게 된다.

운용자에 의해 임의의 데이터가 생성되어 루프백 전송데이터로서 칩의 전송부측으로 전송되면, 전송부는 상기 루프백 전송데이터를 바로 수신부로 전송하게 되고 수신부에서는 상기 전송된 데이터를 루프백 수신데이터로써 수신하게 된다.

이때 루프백 수신데이터와 루프백 전송데이터는 상호 비교되어 동일성 여부의 판단이 이루어진다.

상기 동일성 여부판단에 의해 송신데이터와 수신데이터가 정확히 일치하는 경우에는 칩 상태가 정상적인 것으로 판단할 수 있다. 이러한 동일성 여부의 판단을 위하여 송신데이터와 수신데이터는 공통 메모리(Shared Memory)에 저장된 다음 비교된다.

이처럼 루프백 테스트를 이용하여 칩의 데이터 송수신이 정상적으로 이루어지는지를 판단할 수 있으므로, 루프백 테스트의 결과 비정상으로 확인되는 경우에는 칩내에서 데이터가 전송되는 경로상의 어느 부분에선가 오류가 발생한 것으로 판단할 수 있게 된다.

그런데 루프백 테스트를 통해 파악할 수 있는 오류 테스트의 범위는 데이터가 칩내부에서 외부로 출력되기 이전까지로 한정된다. 이때 칩의 오동작은 칩 내부의 문제에 기인할 수도 있고, 칩과 프로세서를 연결하는 버스의 문제에 기인할 수도 있으며, 데이터의 읽기/쓰기 과정에서 발생한 문제점에 기인할 수도 있다.

따라서 칩의 오동작을 유발하는 다양한 원인 중에서 어떤 원인으로 인해 칩이 오동작하는지를 루프백 테스트만으로는 판단하기가 용이하지 않은 단점이 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 LAPD 칩의 송수신 안정성을 검사하는 루프백 테스트시 특정패턴을 이용함으로써 오류 발생원인의 범위를 좁힘으로써 오류검출의 용이성 및 신속성을 향상시키기에 적당하도록 한 특정패턴을 이용한 LAPD칩의 루프백 테스트 방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 특정패턴을 이용한 LAPD칩의 루프백 테스트 방법은, 루프백 테스트 모드에서 테스트 패턴을 생성하여 전송부가 전송하면 수신부가 상기 전송된 패턴을 수신하는 단계와; 상기 단계에서 수신부가 수신한 패턴과 전송부가 전송한 패턴을 비교하여 해당 패턴으로 지시되는 오류여부를 판단한 다음 테스트를 계속하거나 중단하는 단계를 수행함을 그 기술적 구성상의 특징으로 한다.

도1은 일반적인 LAPD 칩의 루프백 테스트 모듈의 구성도이고,

도2는 도1의 테스트시 사용되는 데이터 핀의 배열도이며,

도3은 본 발명의 일실시예에 의한 특정패턴을 이용한 LAPD 칩의 루프백 테스트 방법의 흐름도이다.

이하, 상기와 같은 특정패턴을 이용한 LAPD칩의 루프백 테스트 방법의 기술적 사상에 따른 일실시예에 의거 본 발명의 구성 및 동작을 상세히 설명한다.

먼저, 도3은 본 발명의 일실시예에 의한 특정패턴을 이용한 LAPD 칩의 루프백 테스트 방법의 흐름도이다.

상기 도3에 도시된 본 발명의 적절한 실시예는, 루프백 테스트 모드에서 테스트 패턴을 생성하여 전송부가 전송하면 수신부가 상기 전송된 신호를 수신하는단계(ST11~ST13)와; 상기 단계(ST11~ST13)에서 수신부가 수신한 패턴과 전송부가 전송한 패턴을 비교하여 해당 패턴으로 지시되는 오류여부를 판단한 다음 테스트를 계속하거나 중단하는 단계(ST14~ST17)를 수행한다.

이와 같이 구성되는 방법의 동작을 설명하면 다음과 같다.

본 발명에 의한 방법은 LAPD 칩의 일반적인 루프백 테스트 모듈에서 특정의 테스트 패턴을 이용한 테스트를 수행하게 된다.

우선, MC68606 등의 LAPD 칩은 정상동작 모드에서 LAPD 칩의 전송부(Transmitter)는 데이터를 칩의 외부로 전송(TxD)하고, 수신부(Receiver)는 칩 외부의 데이터를 수신(RxD)하게 된다.

테스트를 수행시 도1에 도시된 lapd_serial_loopback_test(did)와 같은 프로시저를 호출하여 인터널 루프백 테스트 모드를 시작하게 된다(ST11). 특정의 패턴을 이용한 루프백 테스트를 수행하기 위해서는 테스트 데이터를 생성하여 전송하는 부분과 상기 생성된 테스트 패턴이 일정한 경로를 경유한 다음 수신하는 부분이 필요하게 된다. 상기 테스트 패턴의 전송은 전송부에 의해 수행되고, 테스트 패턴의 수신은 수신부에 의해 이루어진다.

루프백 테스트를 수행하려면 칩의 상태를 테스트에 적합하도록 변환하여야 한다. LAPD 칩은 init, act 및 deat 등의 상태로 동작하는데, 상기 init은 칩의 동작이전의 초기화 상태이고, 상기 act는 칩이 동작하는 상태이며, deat는 칩내 모든 자원은 준비되어 있지만 칩은 동작하지 않는 상태이다. 루프백 테스트 모드에서 칩은 deat 상태가 된다.

또한, 루프백 테스트 모드의 수행에 필요한 전역변수(Global Variable) 및 데이터 버퍼의 설정을 비롯한 각종 초기화 동작이 수행된다. 상기 초기화 동작은 WRAP 비트의 세트(internal_loopback 모드의 설정), 각 디바이스의 초기화, 테스트 데이터 수신을 위한 수신풀(Receive Pool)의 준비, non-protocol 모드 설정 및 논리적 링크 테이블(Logical Link Table) 구성 등으로 이루어진다.

그리고 루프백 테스트 모드에서 전송부는 TxD 대신 수신부와 연결되므로 전송부가 전송하는 데이터는 칩의 외부로 전송되지 않고 칩 내부의 데이터 전송경로만을 경유하여 수신부로 직접 전송된다.

전송부가 전송하는 테스트 패턴은 도2에 도시된 바와 같이 D0~D15로 구성되는 16비트 데이터 버스를 통해 LAPD 칩으로 입력된다(ST12). 정상동작 모드에서는 상기 D0~D15 데이터 버스로 입력되는 데이터는 TxD를 통해 외부 전송된 후 RxD를 통해 칩으로 수신되어 다시 데이터 버스를 통해 운용자에게로 전달되는데, 이러한 경로가 LAPD 칩에서 데이터 전송오류가 발생할 수 있는 전체범위가 된다.

그래서 칩의 루프백 테스트에서 TxD 및 RxD를 통한 데이터 송수신이 수행되지 않고, 전송부와 수신부간의 직접적인 테스트 데이터 교환이 수행된다.

루프백 테스트를 위한 각종 초기화 등이 수행되면, 전송부는 테스트 데이터를 싣게 될 전송 프레임 서술자(Transmit Frame Descriptor)를 준비하고, 테스트 패턴을 일정한 형식에 따라 생성하여 전송 프레임 서술자에 붙여서 전송한다(ST12). 이때 전송 프레임 서술자는 lower Disable_DLCI와 Disable_CRC 비트로 구현될 수 있다.

한편, 테스트 패턴을 구성하는 방식은 여러 가지가 있을 수 있다. 예를 들어 16비트 데이터 버스의 전송오류를 확인하고자 하는 경우에는 패턴 '101010...1010'(16비트)과 '010101...01'(16비트)을 사용하여 대략적인 테스트를 수행할 수도 있으며, 순차증가 패턴(Incremental Pattern) 또는 순차감소 패턴(Decremental Pattern) 등을 사용하여 상세한 테스트를 수행할 수도 있다.

수신부는 수신풀이 비공백(non-empty)일 때까지 루프를 순환함으로써 전송된 테스트 패턴의 수신여부를 결정하고 테스트 패턴을 수신한다(ST13).

상기에서 수신부가 수신한 테스트 패턴은 전송부가 전송한 테스트 패턴과 비교되어 동일성 여부에 대한 판단이 이루어진다(ST14). 예를 들어, 16비트의 데이터 버스를 검사하기 위한 테스트에서 전송된 패턴과 수신된 패턴이 서로 일치하지 않으면, 16비트 중에서 서로 불일치된 비트에 대응하는 데이터 버스 핀에 오류가 있는 것으로 판단할 수 있다(ST15). 즉, 오류발생의 위치를 예측할 수 있게 된다.

상기에서 전송된 패턴과 수신된 패턴이 서로 일치하면 해당 테스트 패턴에 의한 검사에서는 오류가 없는 것으로 판단할 수 있다.

테스트를 수행하여 칩내 특정 위치의 오류를 확인하거나 오류 없음으로 확인되면 또 다른 패턴을 이용한 검사를 계속 진행할 것인지 여부를 결정하게 된다(ST16). 테스트를 중단하는 경우에는 할당된 전역변수 및 데이터 버퍼를 해제하고 각 디바이스를 다시 초기화하며, 전송부와 수신부간의 연결상태를 해제함으로써 칩의 전송데이터와 수신데이터가 외부와 정상적으로 송수신될 수 있는 정상모드로 복귀한다(ST17).

그리고 다른 패턴을 이용하여 테스트를 계속하는 경우는 상기 설명한 일련의 동작에 따른다.

상기에서 LAPD 칩의 어느 위치에서 오류가 발생하는지를 판단하기 위해 사용되는 특정의 테스트 패턴을 보다 구체적으로 설명한다.

상기 예시된 16비트 데이터 버스에 대한 대략적인 테스트의 경우, '101010...1010' 패턴을 이용한 1회째의 루프백 테스트에서 오류가 확인되지 않으면 2회째의 루프백 테스트는 '010101...0101' 패턴을 이용하여 수행한다. 그래서 2회째의 테스트에서 수신된 패턴이 '010001...0001'(중략 부분은 전송패턴과 일치됨)인 경우에는 데이터 버스의 4번째 및 14번째 핀에 오류가 있는 것으로 판단할 수 있게 된다.

또한, 상기 예시와 같은 패턴을 사용한 대략적인 검사의 경우, 2개 이상의 인접한 비트에 오류가 발생하면 오류 발생위치에 대한 정확한 판단이 용이하지 않으므로 보다 상세한 검사로 보완될 수 있다.

상기 16비트 데이터 버스에 대한 오류검사시 순차증가 패턴을 사용하여 각 비트별 오류여부를 일일이 확인할 수 있는 것이다. 즉, 오류검사시 테스트 패턴으로 1회째는 '000...001', 2회째는 '000...010', 3회째는 '000...100', ..중략.. , 16회째는 '100...000'을 차례로 사용하여 각 비트마다 검사한다.

이에 비해 순차감소 패턴을 이용한 오류검사에서 테스트 패턴은 상기 순차증가 패턴의 역순으로 사용된다. 순차증가 패턴과 순차감소 패턴은 각 비트별로 오류검사를 수행하기 때문에 각 테스트 패턴이 가리키는 오류발생 위치를 정확히 판단할 수 있도록 한다. 예를 들어 3회째 테스트에서 오류가 검출되면, 데이터 버스의 3번 핀에서 전송오류가 발생하였음을 확인할 수 있다.

이처럼 본 발명은, LAPD 칩의 루프백 테스트시 특정의 테스트 패턴을 사용함으로써 오동작하는 칩의 오류발생 위치를 정확히 판단하고 적절한 조치를 신속히 취할 수 있도록 하는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이 본 발명에 의한 특정패턴을 이용한 LAPD칩의 루프백 테스트 방법은, 특정의 테스트 패턴을 이용하여 루프백 테스트를 수행함으로써 칩의 오류발생 위치를 신속히 판단하고 칩의 조기 안정화를 가능케 하는 효과가 있다.

또한, LAPD 칩의 오류발생 위치를 구체적으로 예측할 수 있게 함으로써, 칩의 오동작 원인에 대한 문제분석이 용이하고 시간의 낭비를 줄이는 효과가 있게 된다.

Claims

루프백 테스트 모드에서 테스트 패턴을 생성하여 전송부가 전송하면 수신부가 상기 전송된 패턴을 수신하는 단계와;

상기 단계에서 수신부가 수신한 패턴과 전송부가 전송한 패턴을 비교하여 해당 패턴으로 지시되는 오류여부를 판단한 다음 테스트를 계속하거나 중단하는 단계를 수행하는 것을 특징으로 하는 특정패턴을 이용한 LAPD칩의 루프백 테스트 방법.
제 1항에 있어서,

상기 테스트 패턴은 테스트 대상만큼의 비트수를 갖는 '1010...10'의 패턴을 사용한 테스트를 수행한 다음 오류여부를 판정하고, 상기 패턴과 동일한 비트수의 '0101...01' 패턴을 사용하여 오류여부를 판정하는 것을 특징으로 하는 특정패턴을 이용한 LAPD칩의 루프백 테스트 방법.
제 1항에 있어서,

상기 테스트 패턴은 테스트 대상만큼의 비트수를 갖는 순차증가 패턴(Incremental Pattern) 또는 순차감소 패턴(Decremental Pattern)을 사용하여테스트 대상의 각 비트마다 오류여부를 순차적으로 검사하는 것을 특징으로 하는 특정패턴을 이용한 LAPD칩의 루프백 테스트 방법.