KR20020013276A - A method for formation of semiconductor capacitors comprising noble metal plate-electrode - Google Patents
A method for formation of semiconductor capacitors comprising noble metal plate-electrode Download PDFInfo
- Publication number
- KR20020013276A KR20020013276A KR1020000046936A KR20000046936A KR20020013276A KR 20020013276 A KR20020013276 A KR 20020013276A KR 1020000046936 A KR1020000046936 A KR 1020000046936A KR 20000046936 A KR20000046936 A KR 20000046936A KR 20020013276 A KR20020013276 A KR 20020013276A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- noble metal
- forming
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/694—Electrodes comprising noble metals or noble metal oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 장치의 커패시터 형성방법에 관한 것으로, 더욱 상세하게는 Ru, Pt 등의 귀금속(noble metal)을 포함하는 상부전극을 가진 반도체 장치의 커패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a capacitor of a semiconductor device having an upper electrode including a noble metal such as Ru and Pt.
반도체 장치의 집적도가 증가함에 따라 고유전율 물질, 예컨대 Ta2O5또는 BST, PZT 등의 페롭스카이트 구조를 가진 물질을 유전막으로 한 커패시터의 연구가 활발해지고 있다. 종래에는 커패시터의 상부전극으로 폴리실리콘이 주로 사용되고 있다. 그러나, 고유전율을 가진 유전막은 일반적으로 폴리실리콘과의 상호작용, 즉 유전막의 산소원자가 폴리실리콘 내로 확산하는 현상으로 인해 커패시터의 전기적 특성에 영향을 미치게 될 뿐만 아니라, 폴리실리콘이 전극으로 사용될 때 폴리실리콘의 일함수(work function)가 적기 때문에 누설전류가 크다는 문제점이 있다. 따라서, 이에 대한 대체물질로 Ru, Pt 등의 희토류 금속을 전극으로 사용하는 연구가 진행되고 있다.As the degree of integration of semiconductor devices increases, research into capacitors having high dielectric constant materials such as Ta 2 O 5 or a material having a perovskite structure such as BST or PZT as a dielectric film has been actively conducted. Conventionally, polysilicon is mainly used as an upper electrode of a capacitor. However, dielectric films with high dielectric constants generally not only affect the electrical properties of capacitors due to their interaction with polysilicon, ie, the diffusion of oxygen atoms in dielectric films into polysilicon, but also when polysilicon is used as electrode Since silicon has a small work function, there is a problem in that the leakage current is large. Therefore, research using a rare earth metal such as Ru, Pt as an electrode as an alternative material is in progress.
그러나 귀금속전극을 커패시터의 전극으로 사용할 때는 몇가지 문제점이 발생하는데 특히 귀금속전극을 상부전극으로 사용할 때는 다음과 같은 문제점이 발생한다.However, some problems occur when the precious metal electrode is used as the electrode of the capacitor. In particular, when the precious metal electrode is used as the upper electrode, the following problems occur.
폴리실리콘을 상부전극으로 사용하는 종래기술에 의하면, 유전막을 형성한 후, 반도체 기판의 전면에 걸쳐 폴리실리콘을 증착하는데, 이때 셀 영역에 증착된 폴리실리콘은 커패시터의 상부전극으로 사용되며, 페리 영역에 증착된 폴리실리콘은 저항소자로 사용되고 있다. 따라서 Ru 또는 Pt 단독으로 상부전극을 형성하게 되면, 저항값이 폴리실리콘보다 낮아 페리 영역에서는 저항소자를 형성할 수 없다는 문제점이 있다.According to the prior art using polysilicon as the upper electrode, after the dielectric film is formed, polysilicon is deposited over the entire surface of the semiconductor substrate, wherein the polysilicon deposited in the cell region is used as the upper electrode of the capacitor, and the ferry region Polysilicon deposited on is used as a resistance element. Therefore, when the upper electrode is formed by Ru or Pt alone, there is a problem that the resistance value is lower than that of polysilicon so that the resistance element cannot be formed in the ferry region.
또한, Ru 또는 Pt는 상부전극 형성 후, 후속 열처리 공정시 잔류 열응력으로 인하여 전기적 특성이 열화될 수 있다. Ru 또는 Pt는 수소나 산소 등의 기체에 대하여 투과성이 좋아서 후속 공정, 예를 들면 트랜지스터 특성 향상을 위한 수소분위기 열처리 공정에서 유전막이나 커패시터 하부의 다른 반도체 소자들이 분위기 가스에 노출될 위험이 있다.In addition, Ru or Pt may degrade electrical characteristics due to residual thermal stress in a subsequent heat treatment process after forming the upper electrode. Ru or Pt has good permeability to gases such as hydrogen or oxygen, and there is a risk that the dielectric film or other semiconductor devices under the capacitor are exposed to the atmosphere gas in a subsequent process, for example, a hydrogen atmosphere heat treatment process for improving transistor characteristics.
본 발명이 이루고자 하는 기술적 과제는, 귀금속전극을 상부전극으로 포함하는 커패시터의 형성방법에 있어서, 후속공정과 호환성이 높고 신뢰성있는 커패시터의 형성방법을 제공하는 것이다.An object of the present invention is to provide a method of forming a capacitor having a precious metal electrode as an upper electrode, the method of forming a capacitor which is highly compatible with a subsequent process and reliable.
도 1 내지 도 3은 본 발명의 실시예에 따른 커패시터를 형성하는 방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating a method of forming a capacitor according to an embodiment of the present invention.
본 발명은, 반도체 기판 상에 상기 기판의 소정의 활성영역과 연결된 하부전극을 형성하는 단계, 상기 하부전극상에 유전막을 형성하는 단계 및 상기 유전막상에 귀금속층을 형성하는 단계, 상기 귀금속층상에 도전성 장벽금속층 및 폴리실리콘막을 순차 형성하는 단계를 구비하여 귀금속층/장벽금속층/폴리실리콘막의 삼중막으로 된 상부전극을 형성하는 단계를 포함하는 반도체 장치의 커패시터의 형성방법을 제공한다.The present invention includes forming a lower electrode connected to a predetermined active region of the substrate on a semiconductor substrate, forming a dielectric film on the lower electrode and forming a noble metal layer on the dielectric film, on the noble metal layer A method of forming a capacitor of a semiconductor device, the method comprising forming a conductive barrier metal layer and a polysilicon film sequentially to form an upper electrode formed of a triple layer of a noble metal layer / barrier metal layer / polysilicon film.
상기 유전막은 실리콘 산화막, 실리콘 질화막 또는 알루미나막를 각각 사용하거나 조합하여 사용할 수 있다. 또한 고유전율을 가진 탄탈륨 산화막(Ta2O5) 또는 BST막, PZT막과 같은 페롭스카이트(perovskite) 결정구조를 가진 물질막을 사용할 수도 있다.The dielectric film may be used in combination or in combination with a silicon oxide film, a silicon nitride film or an alumina film. In addition, a material film having a perovskite crystal structure such as a tantalum oxide film (Ta 2 O 5 ) having a high dielectric constant or a BST film or a PZT film may be used.
상기 귀금속층은 Ru 또는 Pt로 형성되는 것을 특징으로 한다. 본 발명의 실시예에 따르면, 상기 귀금속층은 약 50∼1000Å의 두께로 형성되며, 바람직하게는 100∼500Å의 두께로 형성되는 것이 적당하다.The noble metal layer is characterized in that formed of Ru or Pt. According to an embodiment of the present invention, the noble metal layer is formed to a thickness of about 50 to 1000 kPa, and preferably is formed to a thickness of 100 to 500 kPa.
본 발명의 실시예에 따르면, 상기 유전막을 형성하는 단계 또는 귀금속층을 형성하는 단계 후에는 산화분위기에서 열처리하는 단계가 더 포함될 수 있다.According to an embodiment of the present invention, after the forming of the dielectric film or the forming of the noble metal layer, the step of heat treatment in an oxidizing atmosphere may be further included.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상술한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
<실시예><Example>
도 1 내지 도 4는 본 발명에 의한 스택형 커패시터 형성하는 단계를 설명하기 위한 단면도들이다.1 to 4 are cross-sectional views for explaining a step of forming a stacked capacitor according to the present invention.
도 1은 반도체 기판(100)의 소스 영역과 반도체 커패시터의 하부전극을 연결하는 콘택플러그(102)가 형성된 상태를 도시한 것이다. 상기 콘택플러그(102)를 형성하는 과정을 살펴보면, 먼저 반도체 기판 상의 층간절연막(101)을 패터닝하여 하부전극과 반도체 기판의 소스영역을 연결하는 콘택홀을 형성한다. 층간절연막(101)과 반도체 기판(100) 사이에는 도 1에 도시되어 있지는 않지만 트랜지스터 등의 소자가 형성되어 있다. 이어서, 상기 콘택홀을 도전성 물질, 예컨대 폴리실리콘으로 매립하여 콘택 플러그(102)를 형성한다. 폴리실리콘을 매립하는 과정은 폴리실리콘을 증착한 후에 화학기계적 연마를 통한 평탄화공정을 통해 수행될 수 있다. 콘택플러그(102) 및 층간절연막(101)상에는 후속의 열처리 공정, 예컨대 산소분위기 열처리 공정에서 콘택플러그(102)로 산소원자가 확산되는 것을 방지하기 위한 장벽금속층(미도시)을 더 형성할 수 있다.FIG. 1 illustrates a state where a contact plug 102 is formed to connect a source region of a semiconductor substrate 100 to a lower electrode of a semiconductor capacitor. Referring to the process of forming the contact plug 102, first, the interlayer insulating layer 101 on the semiconductor substrate is patterned to form a contact hole connecting the lower electrode and the source region of the semiconductor substrate. Although not shown in FIG. 1, an element such as a transistor is formed between the interlayer insulating film 101 and the semiconductor substrate 100. Subsequently, the contact hole is filled with a conductive material such as polysilicon to form the contact plug 102. The process of embedding the polysilicon may be performed through a planarization process through chemical mechanical polishing after polysilicon is deposited. A barrier metal layer (not shown) may be further formed on the contact plug 102 and the interlayer insulating film 101 to prevent diffusion of oxygen atoms into the contact plug 102 in a subsequent heat treatment process, for example, an oxygen atmosphere heat treatment process.
도 2를 참조하면, 상기 콘택플러그(102) 및 층간절연막(101)상에 하부전극(103)으로 폴리실리콘막을 통상의 방법, 예컨대 화학기상증착법으로 형성한다. 폴리실리콘을 대신하여 화학기상증착된 TiN, TaN, TaSiN, TiAlN 등의 도전성 금속질화물 및 유기금속화학기상증착법(MOCVD)으로 형성된 Pt, Ru 등의 귀금속전극을 사용할 수도 있다. 또한 하부전극(103)은 상기 폴리실리콘, 도전성 금속질화물 또는 귀금속전극이 적층된 다중막이 될 수도 있다.Referring to FIG. 2, a polysilicon film is formed on the contact plug 102 and the interlayer insulating film 101 by the lower electrode 103 by a conventional method, such as chemical vapor deposition. In place of polysilicon, conductive metal nitrides such as TiN, TaN, TaSiN, TiAlN, etc., which are vapor deposited by chemical vapor deposition, and precious metal electrodes such as Pt and Ru formed by organometallic chemical vapor deposition (MOCVD) may be used. In addition, the lower electrode 103 may be a multilayer in which the polysilicon, the conductive metal nitride, or the noble metal electrode is stacked.
이어서 상기 하부전극(103)상에 유전막(104)을 통상의 방법으로 형성한다.유전막(104)으로는 실리콘 산화막, 실리콘 질화막 또는 알루미나막을 각각 사용하거나 조합하여 사용할 수 있다. 또한 고유전율을 가진 탄탈륨 산화막 또는 BST막, PZT막과 같은 페롭스카이트(perovskite) 결정구조를 가진 물질막을 사용할 수도 있다. 여기서 통상의 방법이라함은 유전막에 따라 달라질 수 있는데, 실리콘 산화막, 탄탈륨 산화막 또는 알루미나막은 화학기상증착법으로 형성될 수 있다는 의미이고, 실리콘 질화막의 경우에는 PECVD법, BST막 및 PZT막의 경우에는 유기금속기상증착법(MOCVD)으로 형성될 수 있다는 의미이다.Subsequently, a dielectric film 104 is formed on the lower electrode 103 by a conventional method. As the dielectric film 104, a silicon oxide film, a silicon nitride film, or an alumina film may be used or combined. In addition, a tantalum oxide film having a high dielectric constant or a material film having a perovskite crystal structure such as a BST film or a PZT film may be used. The conventional method may vary depending on the dielectric film, which means that the silicon oxide film, tantalum oxide film, or alumina film may be formed by chemical vapor deposition, and in the case of silicon nitride film, the organic metal in the PECVD method, the BST film, and the PZT film. It can be formed by vapor deposition (MOCVD).
필요에 따라서는 상기 유전막(104)의 전기적 특성을 개선하기 위해 열처리 단계가 추가될 수 있다. 예컨대 유전막이 산화막인 경우 막질을 치밀하게 하고, 누설전류특성을 개선하기 위해 약 200∼600℃의 온도 및 오존 분위기(O3) 또는 산소분위기(O2또는 N2O)에서 열처리하는 단계를 거칠 수 있다. 또한, 상기 열처리 단계는 후속되는 귀금속층 형성단계 후에 행해질 수도 있다.If necessary, a heat treatment step may be added to improve electrical characteristics of the dielectric film 104. For example, when the dielectric film is an oxide film, heat treatment is performed at a temperature of about 200 to 600 ° C. and an ozone atmosphere (O 3 ) or an oxygen atmosphere (O 2 or N 2 O) to densify the film quality and improve leakage current characteristics. Can be. In addition, the heat treatment step may be performed after the subsequent noble metal layer forming step.
도 3은 상기 유전막(104)상에 본 발명의 다중막으로 된 상부전극(108)을 형성하는 것을 설명하기 위한 단면도이다. 구체적으로 살펴보면 먼저, 상기 유전막(104)상에 유기금속기상증착법 또는 스퍼터링법으로 Pt 또는 Ru 등의 귀금속층(105)을 형성한다. 귀금속층(105)은 약 50∼1000Å의 두께로 형성할 수 있으며, 균일한 막을 얻기 위해서는 100Å 이상의 두께로 증착하는 것이 좋고, 후속 열처리 단계의 효율 및 귀금속 전극의 단가를 고려할 때 500Å이하의 두께로 형성하는 것이 바람직하다.3 is a cross-sectional view for explaining the formation of the upper electrode 108 of the multilayer of the present invention on the dielectric film 104. In detail, first, a noble metal layer 105 such as Pt or Ru is formed on the dielectric layer 104 by an organometallic vapor deposition method or a sputtering method. The precious metal layer 105 may be formed to a thickness of about 50 to 1000 kPa, and in order to obtain a uniform film, it is preferable to deposit it at a thickness of 100 kPa or more, and considering the efficiency of the subsequent heat treatment step and the cost of the precious metal electrode, It is preferable to form.
다음으로, 상기 귀금속층상에 통상의 화학기상증착법으로 도전성 장벽금속층(106)을 형성한다. 도전성 장벽금속층(106)으로는 TiN, TaN, WN 등의 이원계 도전성 금속질화물이나 TaSiN, TiAlN 등의 삼원계 도전성 금속질화물을 사용할 수 있다. 상기 도전성 장벽금속층(106)은 상기 Ru, Pt 등의 귀금속층이 후속공정, 예컨대 트랜지스터의 특성향상을 위한 수소분위기 열처리 공정에서 유전막(104)이나 커패시터 하부의 다른 반도체 소자들이 분위기 가스에 노출되어 소자특성이 열화되는 것을 방지하기 위하여 형성된다. 또한 도전성 금속장벽층(106)은 추후 형성되는 폴리실리콘막과 함께 후속 열처리 공정에서 유전막이 받는 열응력을 완화하는 역할도 하게 된다. 도전성 금속장벽층(106)은 분위기 가스의 투과를 차단하기에 적당한 50∼500Å의 두께로 형성되는 것이 바람직하다.Next, the conductive barrier metal layer 106 is formed on the noble metal layer by a conventional chemical vapor deposition method. As the conductive barrier metal layer 106, binary conductive metal nitrides such as TiN, TaN, and WN, and ternary conductive metal nitrides such as TaSiN and TiAlN can be used. In the conductive barrier metal layer 106, a noble metal layer such as Ru, Pt, or the like is exposed to an atmosphere gas by the dielectric film 104 or other semiconductor devices under the capacitor in a subsequent process, for example, a hydrogen atmosphere heat treatment process for improving transistor characteristics. It is formed to prevent deterioration of properties. In addition, the conductive metal barrier layer 106 also plays a role of alleviating the thermal stress that the dielectric film receives in a subsequent heat treatment process together with the polysilicon film formed later. The conductive metal barrier layer 106 is preferably formed to a thickness of 50 to 500 kPa suitable for blocking the permeation of atmospheric gas.
이어서, 도전성 장벽금속층(106)상에 통상의 방법, 예컨대 화학기상증착법으로 폴리실리콘막(107)을 형성한다. 폴리실리콘막(107)은 앞서 설명한 바와 같이, 커패시터 형성 후의 후속 열처리 공정에서 Ru, Pt 등으로 된 귀금속층(105)이 받는 열응력을 흡수하는 역할을 한다. 뿐만 아니라 페리 영역(미도시)에도 폴리실리콘막이 형성됨으로 인해, 귀금속층만을 형성한 경우에 비해 페리 영역의 저항소자를 형성할 충분한 저항을 확보할 수 있으므로, 후속공정을 원활히 수행할 수 있게 된다.Subsequently, the polysilicon film 107 is formed on the conductive barrier metal layer 106 by a conventional method such as chemical vapor deposition. As described above, the polysilicon film 107 absorbs the thermal stress received by the noble metal layer 105 made of Ru, Pt, or the like in a subsequent heat treatment process after capacitor formation. In addition, since the polysilicon film is formed in the ferry region (not shown), sufficient resistance to form the resistive element of the ferry region can be ensured as compared to the case where only the precious metal layer is formed, and thus the subsequent process can be performed smoothly.
본 실시예에서는 스택형 커패시터를 예를들어 설명하였지만, 본 발명의 귀금속층/장벽금속층/폴리실리콘막으로 된 상부전극은 다른 형태의 반도체 커패시터, 예컨대 실린더형 커패시터와 같은 3차원 전극구조를 갖는 커패시터에도 적용가능하다.In the present embodiment, a stacked capacitor has been described as an example. However, the upper electrode of the noble metal layer / barrier metal layer / polysilicon film of the present invention is a capacitor having a three-dimensional electrode structure such as another type of semiconductor capacitor, for example, a cylindrical capacitor. Applicable to
본 발명에 따르면, 유전막의 상부전극으로 귀금속층/장벽금속층/폴리실리콘막의 삼중막을 순차 형성함으로써, 후속 열처리 공정에서 귀금속층에 발생하는 잔류 열응력을 장벽금속층 및 폴리실리콘막이 흡수하여 뒤틀림을 방지할 수 있고, 또한 폴리실리콘 상부전극형성시 페리 영역에도 폴리실리콘막을 동시에 형성할 수 있기 때문에 페리 영역의 저항소자를 형성하기 위한 충분한 저항을 확보할 수 있어, 종래의 공정과의 호환성도 확보할 수 있다.According to the present invention, by sequentially forming a triple layer of a noble metal layer, a barrier metal layer, and a polysilicon film as the upper electrode of the dielectric film, the barrier metal layer and the polysilicon film absorb the residual thermal stress generated in the noble metal layer in a subsequent heat treatment process to prevent distortion. In addition, since the polysilicon film can be simultaneously formed in the ferry region at the time of forming the polysilicon upper electrode, sufficient resistance for forming the resistive element of the ferry region can be ensured, thereby ensuring compatibility with the conventional process. .
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000046936A KR20020013276A (en) | 2000-08-14 | 2000-08-14 | A method for formation of semiconductor capacitors comprising noble metal plate-electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000046936A KR20020013276A (en) | 2000-08-14 | 2000-08-14 | A method for formation of semiconductor capacitors comprising noble metal plate-electrode |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020013276A true KR20020013276A (en) | 2002-02-20 |
Family
ID=19683084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000046936A Withdrawn KR20020013276A (en) | 2000-08-14 | 2000-08-14 | A method for formation of semiconductor capacitors comprising noble metal plate-electrode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020013276A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100492903B1 (en) * | 2002-11-13 | 2005-06-02 | 주식회사 하이닉스반도체 | Method of manufacturing capacitor for ferroelectric memory device |
-
2000
- 2000-08-14 KR KR1020000046936A patent/KR20020013276A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100492903B1 (en) * | 2002-11-13 | 2005-06-02 | 주식회사 하이닉스반도체 | Method of manufacturing capacitor for ferroelectric memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100449949B1 (en) | Method for fabricating capacitor in ferroelectric memory device | |
KR100610303B1 (en) | Rhodium rich oxygen barrier | |
US6509601B1 (en) | Semiconductor memory device having capacitor protection layer and method for manufacturing the same | |
US6184044B1 (en) | Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure | |
US6846711B2 (en) | Method of making a metal oxide capacitor, including a barrier film | |
US6750500B1 (en) | Capacitor electrode for integrating high K materials | |
TW517330B (en) | Capacitor of semiconductor device and its manufacturing method | |
KR100505397B1 (en) | Method for fabricating capacitor of semiconductor device | |
JP4812949B2 (en) | Capacitor manufacturing method | |
KR20020013276A (en) | A method for formation of semiconductor capacitors comprising noble metal plate-electrode | |
US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
KR100670726B1 (en) | Capacitors for Semiconductor Devices and Method of Forming Them | |
KR20030047373A (en) | A method for forming a capacitor of a semiconductor device | |
KR100827521B1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
KR100464938B1 (en) | A method for forming capacitor using polysilicon plug structure in semiconductor device | |
KR100604664B1 (en) | Capacitor with double dielectric film and method of manufacturing same | |
KR100268792B1 (en) | Capacitor forming method of semiconductor device | |
KR100546151B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
KR100597598B1 (en) | Method of forming high dielectric capacitor of semiconductor device | |
KR0180786B1 (en) | Capacitor Formation Method of Semiconductor Device | |
KR20010113320A (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR100611386B1 (en) | Method of manufacturing tantalum oxide capacitor | |
KR100734640B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
KR100580747B1 (en) | Manufacturing method of high dielectric capacitor | |
KR101016952B1 (en) | Capacitor Manufacturing Method of Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20000814 |
|
PG1501 | Laying open of application | ||
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |