KR200145587Y1 - Sync signal discrimination device - Google Patents
Sync signal discrimination device Download PDFInfo
- Publication number
- KR200145587Y1 KR200145587Y1 KR2019930006078U KR930006078U KR200145587Y1 KR 200145587 Y1 KR200145587 Y1 KR 200145587Y1 KR 2019930006078 U KR2019930006078 U KR 2019930006078U KR 930006078 U KR930006078 U KR 930006078U KR 200145587 Y1 KR200145587 Y1 KR 200145587Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- synchronization signal
- horizontal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronizing For Television (AREA)
Abstract
동기 신호가 입력되면 이를 적분시킴으로써 수평동기신호만의 입력되는 경우에는 0V의 직류전압이 출력되도록 하는 반면에 수직 및 수평 복합 동기신호가 입력되는 경우에는 수직 동기신호에 대응하는 펄스신호가 출력되도록 하는 적분 회로부(10)와 적분 회로부로부터 펄스 신호가 출력되는 경우에 이를 감지함으로써 동기신호의 종류를 판단하는 펄스신호 검출부(20)로 구성되어 애플 컴퓨터 회사의 호환기종과 같이 수직 및 수평 동기신호가 합성되어 복합 동기신호로서 입력되는 경우에 이를 판별하여 편향회로를 구동시킴으로써 올바른 화상이 재현될 수 있도록 하는 동기신호 판별장치에 관한 것.When the synchronization signal is input, it is integrated to output a DC voltage of 0V when only the horizontal synchronization signal is input, while outputting a pulse signal corresponding to the vertical synchronization signal when the vertical and horizontal composite synchronization signals are input. It consists of an integrated circuit unit 10 and a pulse signal detector 20 that determines the type of synchronization signal by detecting when a pulse signal is output from the integrated circuit unit, so that vertical and horizontal synchronization signals are synthesized like a compatible model of Apple Computer Company. The present invention relates to a synchronization signal discrimination apparatus for discriminating when a complex synchronization signal is input and driving a deflection circuit so that a correct image can be reproduced.
Description
제1도는 이 고안의 실시예에 따른 동기신호 판별장치의 구성 회로도이고,1 is a configuration circuit diagram of a synchronization signal discrimination apparatus according to an embodiment of the present invention,
제2도는 이 고안의 실시예에 따른 동기신호 판별장치의 동작 파형도이다.2 is an operation waveform diagram of a synchronization signal discrimination apparatus according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 적분 회로부 20 : 펄스신호 검출부10: integrating circuit section 20: pulse signal detection section
21 : 톤 디코더21: tone decoder
이 고안은 동기신호 판별장치에 관한 것으로서, 더욱 상세하게 말하자면 애플(Apple) 컴퓨터 회사의 호환기종과 같이 수직 및 수평 동기신호가 합성되어 복합 동기신호로서 입력되는 경우에 이를 판별하여 편향회로를 구동시킴으로써 하나의 모니터를 이용하여 동기신호에 따라 각각의 화상이 재현될 수 있도록 하는 동기신호 판별장치에 관한 것이다.The present invention relates to a synchronous signal discrimination apparatus. More specifically, the vertical and horizontal synchronizing signals are synthesized and input as a composite synchronizing signal, such as compatible models of Apple Computer Co. The present invention relates to a synchronization signal discrimination apparatus which enables one image to be reproduced according to a synchronization signal.
IBM(Knternatkonal Business Machine) PC(Personal Computer) 호환기종에서는 데이터를 모니터의 화면에 표시하기 위하여 영상 데이터 신호와 함께 각각의 수직 동기신호 및 수평 동기신호를 모니터로 출력한다. 이 경우에 VGA(Video Graphic Array)를 예를 들면, 수직 동기신호는 60Hz 의 주파수를 가지며 수평 동기신호는 31.5KHz 의 주파수를 갖는다.In the IBM (Knternatkonal Business Machine) compatible PC (PC) compatible model, each vertical sync signal and horizontal sync signal are output to the monitor together with the image data signal to display the data on the screen of the monitor. In this case, for example, a video graphic array (VGA), the vertical synchronization signal has a frequency of 60 Hz and the horizontal synchronization signal has a frequency of 31.5 KHz.
JBM PC용 모니터에서는, IBM PC 호환기종으로부터 입력되는 수평 및 수직 동기신호에 따라 영상 데이터 신호를 화면에 표시함으로써 사용자로 하여금 컴퓨터의 처리결과를 시각으로 확인할 수 있도록 한다. 애플 컴퓨터 회사의 호환기종에서는 데이터를 화면에 표시하기 위하여 영상 데이터 신호와 함께 IBM PC와는 달리 수직, 수평 복합 동기신호를 모니터로 출력한다. 이 경우에 MAC Ⅱ를 예로 들면, 수직, 수평 복합 동기신호의 수직 동기신호 성분은 66.7Hz 의 주파수를 가지며 수평 동기신호 성분은 35.5KHz 의 주파수를 갖는다.In the JBM PC monitor, the image data signal is displayed on the screen according to the horizontal and vertical synchronization signals input from an IBM PC compatible model so that the user can visually check the processing result of the computer. Apple Computer Company's compatible models output vertical and horizontal composite sync signals to monitors, unlike IBM PCs, with video data signals to display data on the screen. In this case, taking MAC II as an example, the vertical synchronization signal component of the vertical and horizontal composite synchronization signals has a frequency of 66.7 Hz and the horizontal synchronization signal component has a frequency of 35.5 KHz.
애플 컴퓨터용 모니터에서는, 애플 호환기종으로부터 입력되는 수평, 수직 복합 동기신호에 따라 영상 데이터 신호를 화면에 표시함으로써 사용자로 하여금 컴퓨터의 처리결과를 시각으로 확인할 수 있도록 한다.In the monitor for Apple computers, the image data signal is displayed on the screen according to the horizontal and vertical composite synchronization signals input from Apple compatible models, so that the user can visually check the processing result of the computer.
따라서 종래에는, 상기한 IBM PC 호환기종 및 애플 호환기종과 같이 수직 및 수평 동기신호의 주파수가 서로 상이한 컴퓨터 시스템에서는 모니터를 서로 공유하지 못하고 각각의 동기신호 주파수에 적합한 모니터를 사용해야 하는 단점이 있다.Therefore, in the related art, in the computer systems that have different frequencies of vertical and horizontal sync signals, such as the IBM PC compatible models and Apple compatible models, the monitors do not share each other, and a monitor suitable for each sync signal frequency has to be used.
이와 같이 단점을 개선하기 위해서, 서로 다른 주파수를 갖는 수평 동기신호가 입력될 경우에 이를 판별하여 수평 동기신호에 부합되게 편향회로를 구동시킴으로써 하나의 모니터를 서로 공유할 수 있도록 하는 장치에 관한 기술이 대한민국 실용신안등록출원 공고번호 제90-866호(공고일자: 서기 1990년 1월 31일)의 수평 동기 카운터에 의한 수평주파수 자동 판별회로나, 동 실용신안등록출원 출원번호 제92-10651호(출원일자: 서기 1992년 6월 15일)의 입력신호의 주파수 판별기등에서 개시된 바 있다.In order to alleviate the disadvantages, a technique related to a device that allows a monitor to be shared with each other by determining a horizontal sync signal having different frequencies and driving a deflection circuit in accordance with the horizontal sync signal is provided. Horizontal frequency automatic discrimination circuit using horizontal synchronization counter of Korean Utility Model Application Publication No. 90-866 (Notification date: January 31, 1990), or Utility Model Application Application No. 92-10651 ( Patent application date: June 15, 1992) has been disclosed in the frequency discriminator of the input signal.
그러나 상기한 수평 동기 카운터에 의한 수평주파수 자동 판별회로나 입력신호의 주파수 판별기는 모니터의 여러가지 화면모드에 따른 수평 동기신호를 주파수 별로 구분할 수 있는 기능을 갖추고 있으나, 애플 호환기종과 같이 수직 및 수평 동기신호가 합성되어 복합 동기신호로서 입력되는 경우에는 이를 정확하게 판별하지 못하는 단점이 있다.However, the automatic horizontal frequency discrimination circuit or the frequency discriminator of the input signal by the horizontal sync counter has a function to distinguish horizontal sync signals according to various screen modes of the monitor by frequency. If a signal is synthesized and input as a composite synchronization signal, there is a disadvantage in that it cannot be accurately determined.
따라서 이 고안의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 애플 컴퓨터 회사의 호환기종과 같이 수직 및 수평 동기신호가 합성되어 복합 동기신호로서 입력되는 경우에도 이를 판별하여 편향회로를 구동시킴으로써 하나의 모니터를 이용하여 동기신호에 따라 각각의 화상이 재현될 수 있도록 하는 동기신호 판별장치를 제공하는데 있다.Therefore, the object of the present invention is to solve the above-mentioned disadvantages, and even when the vertical and horizontal synchronizing signals are synthesized and input as a composite synchronizing signal, such as compatible models of Apple Computer Co. The present invention provides a synchronization signal discrimination apparatus that can reproduce each image in accordance with a synchronization signal using a monitor.
상기한 목적을 달성하기 위한 이 고안의 구성은, 동기 신호가 입력되면 이를 적분시킴으로써 수평 동기신호만이 입력되는 경우에는 0V의 직류전압이 출력되도록 하는 반면에 수직 및 수평 복합 동기신호가 입력되는 경우에는 수직 동기신호에 대응하는 펄스신호가 출력되도록 하는 적분 회로부와 적분 회로부로부터 펄스 신호가 출력되는 경우에 이를 감지함으로써 동기신호의 종류를 판단하는 펄스신호 검출부로 이루어진다.In order to achieve the above object, the present invention is designed to integrate a sync signal when it is input so that when only a horizontal sync signal is input, a DC voltage of 0V is output, whereas vertical and horizontal complex sync signals are input. The integrated circuit includes an integrating circuit unit for outputting a pulse signal corresponding to a vertical synchronizing signal, and a pulse signal detection unit for determining the type of the synchronization signal by detecting a pulse signal when the pulse signal is output from the integrating circuit unit.
상기한 구성에 의한 이 고안을 용이하게 실시할 수 있는 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.With reference to the accompanying drawings, a preferred embodiment that can easily implement this invention by the above-described configuration will be described in detail.
제1도는 이 고안의 실시예에 따른 동기신호 판별장치의 구성 회로도이고, 제2도는 이 고안의 실시예에 따른 동기신호 판별장치의 동작 파형도이다.1 is a configuration circuit diagram of a synchronization signal discrimination apparatus according to an embodiment of the present invention, and FIG. 2 is an operation waveform diagram of the synchronization signal discrimination apparatus according to an embodiment of the present invention.
제1도에 도시되어 있듯이 이 고안의 실시예에 따른 동기신호 판별장치의 구성은, 동기 신호건(VSYNC)에 입력단이 연결되어 있는 적분 회로부(10)와, 적분 회로부(10)의 출력단에 입력단이 연결되어 있는 펄스신호 검출부(20)로 이루어진다.As shown in FIG. 1, the configuration of the synchronizing signal discrimination apparatus according to the embodiment of the present invention includes an integrating circuit section 10 having an input terminal connected to the synchronizing signal gun VSYNC, and an input terminal at the output terminal of the integrating circuit section 10. FIG. The pulse signal detection unit 20 is connected.
상기한 펄스신호 검출부(20)의 구성은, 적분 회로부(10)의 출력단자에 한쪽단자가 연결되어 있는 커패시터(C21)와, 커패시터(C21)의 다른 한쪽단자에 입력단자(3)가 연결되어 있고 전원정압(Vcc)D에 입력단자(4)가 연결되어 있으며 입력단자(7)는 접지되어 있는 톤 디코더(21)와, 톤 디코더(21)의 입력단자(1,2,6)와 접지 사이에 각각 연결되어 있는 커패시터(C22, C23, C24)와, 톤 디코더(21)의 출력단자(8)에 연결되어 있는 출력 저항(R21)으로 이루어진다.The configuration of the pulse signal detection unit 20 includes a capacitor C21 having one terminal connected to the output terminal of the integrating circuit unit 10 and an input terminal 3 connected to the other terminal of the capacitor C21. The input terminal 4 is connected to the power supply constant voltage VccD, and the input terminal 7 is grounded, the input decoders 1, 2, 6 and the ground of the tone decoder 21 are grounded. Capacitors C22, C23, and C24, which are connected to each other, and an output resistor R21 connected to the output terminal 8 of the tone decoder 21, respectively.
이 고안의 실시예에서는 상기한 톤 디코더(21)로서 삼성(SAMSUNG)의 LM567(Tone Decoder) 칩을 사용하고 있으나 이 고안의 기술적 범위는 여기에 한정되지 않는다.In the embodiment of the present invention, the tone decoder 21 described above uses Samsung's LM567 (Tone Decoder) chip, but the technical scope of the present invention is not limited thereto.
상기한 구성에 의한 이 고안의 실시예에 따른 동기신호 판별장치의 작용은 다음과 같다.The operation of the synchronization signal discrimination apparatus according to the embodiment of the present invention by the above configuration is as follows.
IBM 호환기종이 연결될 경우에, 동기 신호선(VSYNC)을 통하여 제2도의 (가)에 도시되어 있는 바와 같은 수평 동기신호가 동기신호 판별장치의 적분 회로부(10)로 입력된다.When the IBM compatible model is connected, the horizontal synchronizing signal as shown in FIG. 2A through the synchronizing signal line VSYNC is input to the integrating circuit section 10 of the synchronizing signal discrimination apparatus.
이와 같이 동기 신호선(VSYNC)을 통하여 입력되는 IBM 호환기종의 수평 동기신호는 펄스 온 타임이 매우 작기 때문에 적분 회로부(10)의 출력 파형은 제2도의 (나)와 같이 0V의 직류전압 성분을 갖는다.Since the horizontal synchronizing signal of the IBM compatible model inputted through the synchronizing signal line VSYNC has a very small pulse on time, the output waveform of the integrating circuit section 10 has a DC voltage component of 0 V as shown in FIG. .
적분 회로부(10)의 0V 직류전압은 펄스신호 검출부(20)로 출력되는데, 펄스신호 검출부(20)의 커패시터(C21)에 의해서 직류전압이 차단됨으로써 로우상태의 신호가 톤 디코더(21)의 입력단자(3)로 입력된다.The 0V DC voltage of the integrating circuit unit 10 is output to the pulse signal detection unit 20. The DC signal is cut off by the capacitor C21 of the pulse signal detection unit 20 so that the low-state signal is input to the tone decoder 21. It is input to the terminal 3.
로우 상태의 신호가 입력단자(3)를 통해서 입력되면 통 디코더(21)는 하이상태의 신호를 출력단자(8)를 통해서 출력함으로써 현재 입력되고 있는 수평 동기신호가 IBM PC 호환기종으로부터 입력되는 것으로 간주한 뒤에, 이에 따라 편향회로(도시되지 않음)가 구동되도록 함으로써 화면에 영상 데이터가 표시될 수 있도록 한다.When the low state signal is input through the input terminal 3, the barrel decoder 21 outputs the high state signal through the output terminal 8 so that the horizontal synchronization signal currently being input is input from an IBM PC compatible model. After that, the deflection circuit (not shown) is driven accordingly so that the image data can be displayed on the screen.
상기한 톤 디코더(21)의 자주 주파수(free-running frequency) (f0)와 주파수 검출 대역폭(BW)은 다음과 같이 구해진다.The free-running frequency f 0 and the frequency detection bandwidth BW of the tone decoder 21 are obtained as follows.
f0≒ 1/(R * C24)f 0 ≒ 1 / (R * C24)
BW = 1070 ∈(Vi/f0C22)BW = 1070 ∈ (Vi / f 0 C22)
이 고안의 실시예에서는 상기한 저항(R)을 연결시키지 않고 개방시킴으로써 즉, 저항값이 무한대가 되도록 함으로써 자주 주파수(f0)가 거의 0의 값을 가지며 이와 동시에 주파수 검출 대역폭(BW)은 거의 무한값을 갖는다. 따라서 펄스신호를 거의 완벽하게 검출할 수가 있다.In the embodiment of the present invention, the frequency f 0 is almost zero while the resistance R is opened without connecting, that is, the resistance value is infinity, and at the same time, the frequency detection bandwidth BW is almost It has an infinite value. Therefore, the pulse signal can be almost completely detected.
상기한 바와는 달리 애플 호환기종이 연결될 경우에, 동기 신호선(VSYNC)을 통하여 제2도의 (c)에 도시되어 있는 바와 같은 수평, 수직 복합 동기신호가 도기신호 판별장치의 적분 회로부(10)로 입력된다.Unlike the above, when the Apple compatible model is connected, the horizontal and vertical composite synchronizing signals as shown in FIG. 2C through the synchronizing signal line VSYNC are transferred to the integrating circuit section 10 of the ceramic signal discrimination apparatus. Is entered.
이와 같이 동기 신호선(VSYNC)을 통하여 입력되는 애플 호환기종의 수평, 수직 복합 동기신호는, 수평 동기신호 성분의 펄스 온 타임은 매우 작지만 수직 동기신호 성분의 펄스 온 타임이 크기 때문에 적분 회로부(10)의 출력 파형은 제2도의 (d)와 같이 수직 동기신호가 수평 동기신호로부터 분리된 상태가 된다.As described above, the horizontal and vertical composite synchronizing signals of Apple compatible models input through the synchronizing signal line VSYNC have a very small pulse on time of the horizontal synchronizing signal component but a large pulse on time of the vertical synchronizing signal component. In the output waveform of FIG. 2, the vertical synchronizing signal is separated from the horizontal synchronizing signal as shown in FIG.
상기한 적분 회로부(10)의 출력전압은 펄스신호 검출부(20)로 출력되는데, 펄스신호 검출부(20)의 커패시터(C21)를 거쳐서 수직 동기신호와 동일한 주파수를 갖는 펄스 신호가 톤 디코더(21)의 입력단자(3)로 입력된다.The output voltage of the integrating circuit unit 10 is output to the pulse signal detecting unit 20. A pulse signal having the same frequency as the vertical synchronizing signal is passed through the capacitor C21 of the pulse signal detecting unit 20. Is input to the input terminal 3 of.
펄스 신호가 입력단자(3)를 통해서 입력되면 톤 디코더(21)는 펄스 신호가 하이상태인 경우에 로우상태의 신호를 출력단자(8)를 통해서 출력함으로써 제2도의 (e)에 도시되어 있는 바와 같은 전압 파형을 출력함으로써 현재 입력되고 있는 동기신호가 애플 호환기종으로부터 입력되는 것으로 간주한 뒤에, 이에 따라 편향회로가 구동되도록 함으로써 화면에 영상데이터가 표시될 수 있도록 한다.When the pulse signal is input through the input terminal 3, the tone decoder 21 outputs a low state signal through the output terminal 8 when the pulse signal is high, as shown in FIG. By outputting the voltage waveform as described above, the sync signal being input is regarded as being input from the Apple compatible model, and the deflection circuit is driven accordingly so that the image data can be displayed on the screen.
이상에서와 같이 이 고안의 실시예에서, 애플 컴퓨터 회사의 호환기종과 같이 수직 및 수평 동기신호가 합성되어 복합 동기신호로서 입력되는 경우에 이를 판별할 수 있는 효과를 가진 동기신호 판별장치를 제공할 수가 있다. 이 고안의 이러한 효과는 컴퓨터 시스템의 화면 출력장치인 모니터와 같은 표시장치 분야에서 이용될 수 있다.As described above, in the embodiment of the present invention, a sync signal discrimination apparatus having an effect of discriminating when vertical and horizontal sync signals are combined and input as a composite sync signal, such as compatible models of Apple Computer Company, can be provided. There is a number. This effect of the present invention can be used in the field of display devices such as monitors which are screen output devices of computer systems.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930006078U KR200145587Y1 (en) | 1993-04-16 | 1993-04-16 | Sync signal discrimination device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930006078U KR200145587Y1 (en) | 1993-04-16 | 1993-04-16 | Sync signal discrimination device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940025377U KR940025377U (en) | 1994-11-18 |
| KR200145587Y1 true KR200145587Y1 (en) | 1999-06-15 |
Family
ID=19353789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930006078U Expired - Lifetime KR200145587Y1 (en) | 1993-04-16 | 1993-04-16 | Sync signal discrimination device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200145587Y1 (en) |
-
1993
- 1993-04-16 KR KR2019930006078U patent/KR200145587Y1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR940025377U (en) | 1994-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6130721A (en) | Video format mode detector | |
| US6392642B1 (en) | Display device which can automatically adjust its resolution | |
| KR920005795A (en) | Video devices | |
| KR960003311A (en) | Broadcast status self-diagnosis circuit | |
| KR200145587Y1 (en) | Sync signal discrimination device | |
| KR950006806Y1 (en) | Frequency discriminator of input signal | |
| KR970062884A (en) | Monitor control device and control method thereof | |
| US6456332B1 (en) | Device for generating sync signals of composite video signal | |
| KR100207315B1 (en) | Plate display device | |
| KR200147281Y1 (en) | Synchronization signal polarity discrimination circuit of projection image display system | |
| KR100250891B1 (en) | Motion detecting control method of cctv system | |
| KR100429394B1 (en) | Automatic mode detection circuit of liquid crystal display device | |
| KR100277025B1 (en) | Mode search method and device of monitor | |
| KR200162014Y1 (en) | Rgb signal driving circuit at no-signal | |
| KR100191163B1 (en) | Synchronous Detection Circuit Using Combined Synchronization | |
| KR100480709B1 (en) | method for discriminating video mode of monitor | |
| KR20010014994A (en) | Display Device, Computer and Computer System | |
| KR0133162Y1 (en) | Self Test Terminal Automatic Grounding Circuit of Monitor | |
| KR960002511B1 (en) | Recording condition display apparatus of video tape | |
| KR19980038779A (en) | Display conversion device in HD monitor | |
| KR19980029489U (en) | External video input display device of image processing device | |
| KR890003223B1 (en) | Teletext data signal detectable circuits | |
| KR0146803B1 (en) | Image line signal waveform analysis device | |
| KR960042322A (en) | Image Memory Monitor using RAM | |
| KR970056812A (en) | Multi-adaptive horizontal size automatic conversion circuit of video display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19930416 |
|
| UG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| UA0201 | Request for examination |
Patent event date: 19960327 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19930416 Patent event code: UA02011R01I Comment text: Application for Utility Model Registration |
|
| E902 | Notification of reason for refusal | ||
| UE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event code: UE09021S01D Patent event date: 19980831 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19990211 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19990219 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19990220 |
|
| UG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20020130 Year of fee payment: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 20020130 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee |