KR20010059020A - Word line driver - Google Patents
Word line driver Download PDFInfo
- Publication number
- KR20010059020A KR20010059020A KR1019990066398A KR19990066398A KR20010059020A KR 20010059020 A KR20010059020 A KR 20010059020A KR 1019990066398 A KR1019990066398 A KR 1019990066398A KR 19990066398 A KR19990066398 A KR 19990066398A KR 20010059020 A KR20010059020 A KR 20010059020A
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- voltage
- signal
- negative voltage
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 워드라인 드라이버는 DRAM의 리프레시 특성이 셀 누설 전류에 의해 크게 영향을 받기 때문에 리프레시 특성을 개선하기 위해 워드라인 디스에이블 전압으로 네거티브 전압을 사용하여 별도의 워드라인 구동회로의 추가 없이 셀 누설 전류를 감소시킬 수 있다.The word line driver of the present invention uses the negative voltage as the word line disable voltage to improve the refresh characteristics because the refresh characteristics of the DRAM are greatly affected by the cell leakage current. Can reduce the current.
Description
본 발명은 워드라인 드라인버에 관한 것으로, 보다 상세하게는 워드라인 전압으로 네가티브 전압을 사용하여 누설전류를 줄일 수 있는 워드라인 드라이버에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a wordline drafter, and more particularly, to a wordline driver capable of reducing leakage current by using a negative voltage as a wordline voltage.
도 1 은 일반적인 워드라인 드라이버의 회로도로써, 이에 도시된 바와 같이, 로우 디코더(미도시)의 출력신호(NWL)에 의해 제어되어 워드라인을 인에이블시키기 위해 프리디코딩 신호(PIX) 또는 워드라인을 디스에이블시키기 위해 접지전압(VSS)을 선택적으로 워드라인에 인가하는 벌크에 승압전압(VPP)이 인가된 제1 피모스 트랜지스터(PM1) 및 벌크에 백바이어스 전압(VBB)이 인가된 제1 엔모스 트랜지스터(NM1)로 구성된 CMOS 와, 워드라인이 디스에이블되었을 때 플로우팅 되는 것을 방지하기 위해 상기 프리디코딩 신호의 반전된 신호(PIXB)에 의해 제어되어 워드라인에 접지전압(VSS)을 인가하기 위해 벌크에 백바이어스 전압(VBB)이 인가된 제2 엔모스 트랜지스터(NM2)를 포함하여 구성된다.FIG. 1 is a circuit diagram of a general word line driver, and as shown therein, a pre-decoding signal PIX or a word line is controlled to be controlled by an output signal NWL of a row decoder (not shown) to enable a word line. The first PMOS transistor PM1 to which the boost voltage VPP is applied to the bulk to selectively apply the ground voltage VSS to the word line to disable the first voltage, and the first yen to which the back bias voltage VBB is applied to the bulk. Applying a ground voltage VSS to the word line controlled by a CMOS composed of the MOS transistor NM1 and the inverted signal PIXB of the predecoding signal to prevent the word line from being floated when it is disabled. And a second NMOS transistor NM2 to which a back bias voltage VBB is applied to the bulk.
이와 같이 구성된 일반적인 서브 워드라인 드라이버의 동작을 설명하면 다음과 같다.The operation of the general sub wordline driver configured as described above is as follows.
먼저, DRAM의 리프레시 동작은 외부로부터 리프레시 어드레스가 입력된 후, 로우 어드레스 스트로우브 신호(/RAS)를 하강시켰다가 다시 상승시키는 1 사이클로 실행된다. 이때, 로우 어드레스에 의해 선택된 한 워드라인에 연결된 모든 메모리 셀들이 센스앰프(미도시)에 의해 증폭되어 다시 쓰여진다.First, the refresh operation of the DRAM is executed in one cycle of lowering and then raising the row address strobe signal / RAS after the refresh address is input from the outside. At this time, all memory cells connected to one word line selected by the row address are amplified and rewritten by a sense amplifier (not shown).
이러한 동작은 모든 로우가 모드 선택될 때까지 반복 실행되면, 모든 DRAM 셀들을 모두 리프레시 하게 된다.This operation, when executed repeatedly until all rows are mode selected, will refresh all DRAM cells.
여기서, 로우 어드레스에 의해 여러개의 워드라인 중에서 상기 로우 어드레스에 해당하는 워드라인을 인에이블 시키기 위한 워드라인 드라이버가 사용된다.Here, a word line driver is used to enable a word line corresponding to the row address among a plurality of word lines by the row address.
즉, 로우 디코더의 출력신호가 로우 레벨이 되어 상기 워드라인 드라이버의 제1 피모스 트랜지스터(PM1)가 턴온되어 해당하는 워드라인에 프리디코딩 신호(PIX)를 인가하여 해당하는 워드라인을 인에이블시킨다.That is, the output signal of the row decoder is at a low level so that the first PMOS transistor PM1 of the word line driver is turned on to apply the predecoding signal PIX to the corresponding word line to enable the corresponding word line. .
한편, 선택되지 않은 워드라인은 로우 디코더의 출력신호가 하이 레벨이 되어 상기 워드라인 드라이버의 제1 엔모스 트랜지스터(NM1)가 턴온되어 워드라인을접지전압(VSS)으로 디스에이블시킨다. 이때, 상기 프리디코딩 신호(PIX)는 로우레벨이 되므로 그의 반전된 신호(PIXB)는 하이 레벨이 되어 상기 워드라인 드라이버의 제2 엔모스 트랜지스터(NM2)를 턴온시켜 워드라인이 플로우팅되는 것을 방지한다.On the other hand, the unselected word lines have a high level at the output signal of the low decoder so that the first NMOS transistor NM1 of the word line driver is turned on to disable the word lines with the ground voltage VSS. At this time, since the predecoding signal PIX becomes low level, its inverted signal PIXB becomes high level, thereby turning on the second NMOS transistor NM2 of the word line driver to prevent the word line from floating. do.
셀 트랜지스터의 누설 전류는 워드라인이 디스에이블 상태에 따라 달라지는데, 워드라인을 디스에이블시키기 위한 전압(VNN)이 네거티브 전압이 될수록 셀 누설 전류는 감소하게 된다.The leakage current of the cell transistor depends on the word line being disabled. As the voltage VNN for disabling the word line becomes a negative voltage, the cell leakage current decreases.
그러나, 종래 기술의 워드라인 드라이버에서는 선택되지 않은 워드라인을 접지전압(VSS) 레벨로 디스에이블시킴으로써, 누설 전류가 상당히 많이 발생하는 문제점이 있었다.However, in the word line driver of the prior art, by disabling word lines that are not selected to the ground voltage (VSS) level, there is a problem that a large amount of leakage current occurs.
이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 선택되지 않은 워드라인을 디스에이블시킬 때, 백바이어스 전압을 인가하여 셀 트랜지스터의 누설전류를 감소시킬 수 있는 워드라인 드라이버를 제공하는 것이다.An object of the present invention to solve this problem is to provide a word line driver that can reduce the leakage current of a cell transistor by applying a back bias voltage when disabling unselected word lines.
상기 목적을 달성하기 위한 본 발명의 워드라인 드라이버는,Word line driver of the present invention for achieving the above object,
로우 디코더의 출력에 의해 제어되어 워드라인이 선택되었을 때에는 프리디코딩 신호를 인가하고, 워드라인이 선택되지 않았을 때에는 네거티브 전압을 인가하기 위한 워드라인 구동수단과,Word line driving means for controlling the output of the row decoder to apply a pre-decoding signal when the word line is selected and to apply a negative voltage when the word line is not selected;
워드라인이 선택되지 않았을 때, 워드라인이 플로우팅 되는 것을 방지하기 위해 상기 프리디코딩 신호의 반전된 신호에 의해 제어되어 상기 워드라인에 네거티브 전압을 인가하는 플로우팅 방지 수단을 포함하여 구성된 것을 특징으로 한다.And a floating prevention means controlled by an inverted signal of the pre-decoding signal to apply a negative voltage to the word line to prevent the word line from floating when the word line is not selected. do.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 일반적인 워드라인 드라인버의 회로도.1 is a circuit diagram of a typical wordline drier.
도 2 는 본 발명에 따른 워드라인 드라이버의 회로도.2 is a circuit diagram of a wordline driver according to the present invention.
도 3 은 워드라인 디스에이블 전압(VNN)에 따른 누설 전류를 보인 그래프.3 is a graph showing a leakage current according to a word line disable voltage VNN.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
PM11 : 피모스 트랜지스터PM11: PMOS Transistor
NM11, NM12 : 엔모스 트랜지스터NM11, NM12: NMOS transistor
도 2 는 본 발명에 따른 워드라인 드라이버의 회로도로써, 이에 도시된 바와 같이, 로우 디코더의 출력신호에 의해 제어되어 워드라인이 선택되었을 때에는 프리디코딩 신호(PIX)를 인가하고, 워드라인이 선택되지 않았을 때에는 백바이어스 전압(VBB)을 인가하기 위해 벌크에 승압전압(VPP)이 인가된 제1 피모스 트랜지스터(PM11) 및 벌크에 백바이어스 전압(VBB)이 인가된 제1 엔모스 트랜지스터(NM11)로 구성된 CMOS와, 선택되지 않은 워드라인이 플로우팅 되는 것을 방지하기 위해 상기 프리디코딩 신호의 반전된 신호(PIXB)가 게이트에 인가되어 제어되고, 벌크와 소오스에 백바이어스 전압(VBB)이 인가된 제2 엔모스 트랜지스터(NM12)를 포함하여 구성된다.2 is a circuit diagram of a word line driver according to the present invention. As shown in FIG. 2, when the word line is selected by being controlled by the output signal of the row decoder, the predecoding signal PIX is applied and the word line is not selected. If not, the first PMOS transistor PM11 to which the boost voltage VPP is applied to the bulk to apply the back bias voltage VBB and the first NMOS transistor NM11 to which the back bias voltage VBB is applied to the bulk are applied. CMOS and an inverted signal PIXB of the predecoding signal is applied to the gate to control the floating word line and the back bias voltage VBB is applied to the bulk and the source to prevent the unselected word lines from being floated. It is comprised including the 2nd NMOS transistor NM12.
상기 CMOS는 워드라인이 인에이블 상태에서 워드라인이 승압전압(VPP) 레벨로 올라갈 때 드레인 접합부분에서 승압전압(VPP)에 백바이어스 전압(VBB)의 절대값만큼의 전압(|VBB|)이 더하여진 전압이 인가되어 발생하는 접합 항복현상(junction breakdown)을 방지하기 위해 poly2와 poly2 contact을 이용하여 N-접합으로 만들어 준다.In the CMOS, when the word line rises to the boosted voltage (VPP) level when the word line is enabled, the voltage (| VBB |) equals the absolute value of the back bias voltage (VBB) to the boosted voltage (VPP) at the drain junction. To prevent junction breakdown caused by the application of the added voltage, N-junctions are made using poly2 and poly2 contacts.
또한 상기 제1 피모스 트랜지스터(PM11) 및 제1, 제2 엔모스 트랜지스터(NM11, NM12)는 구동능력을 향상시키기 위해 문턱전압이 작은 트랜지스터로 구성한다.In addition, the first PMOS transistor PM11 and the first and second NMOS transistors NM11 and NM12 may be formed of transistors having a low threshold voltage to improve driving capability.
이와 같이 구성된 본 발명에 따른 서브 워드라인 드라이버의 동작을 설명하면 다음과 같다.The operation of the sub wordline driver according to the present invention configured as described above is as follows.
리프레시 동작이 수행되어 로우 어드레스가 입력되면, 선택된 워드라인을 인에이블시키기 위해 로우 디코더에 의해 글로벌 워드라인이 로우 레벨이 되고 상기 워드라인 드라이버의 제1 피모스 트랜지스터(PM11)가 턴온되어 선택된 워드라인에 프리디코딩 전압(PIX)을 인가하여 해당하는 워드라인을 인에이블시킨다.When a refresh operation is performed and a row address is input, the global word line is brought low by the row decoder to enable the selected word line, and the first PMOS transistor PM11 of the word line driver is turned on to select the selected word line. The pre-decoding voltage PIX is applied to enable the corresponding word line.
한편, 선택되지 않은 서브 워드라인은 로우 디코더에 의해 글로벌 워드라인이 하이 레벨이 되어 상기 워드라인 드라이버의 제1 엔모스 트랜지스터(NM11)가 턴온되어 워드라인을 백바이어스전압(VBB)으로 디스에이블시킨다. 이때, 상기 프리디코딩 신호(PIX)는 로우레벨이 되므로 그의 반전된 신호(PIXB)는 하이 레벨이 되어 상기 워드라인 드라이버의 제2 엔모스 트랜지스터(NM12)를 턴온시켜 워드라인이 플로우팅되는 것을 방지한다. 여기서, 상기 제2 엔모스 트랜지스터(NM12)의 소오스에는 백바이어스 전압(VBB)이 인가되어 있으므로 워드라인에 백바이어스 전압(VBB)을 인가하게 된다.On the other hand, in the unselected sub word lines, the global word lines are high level by the row decoder so that the first NMOS transistor NM11 of the word line driver is turned on to disable the word lines with the back bias voltage VBB. . At this time, since the pre-decoding signal PIX becomes low level, its inverted signal PIXB becomes high level, thereby turning on the second NMOS transistor NM12 of the word line driver to prevent the word line from floating. do. Since the back bias voltage VBB is applied to the source of the second NMOS transistor NM12, the back bias voltage VBB is applied to the word line.
따라서, 셀 트랜지스터의 누설 전류는 워드라인이 디스에이블 상태에 따라 달라지는데, 워드라인을 디스에이블시키기 위한 전압(VNN)이 네거티브 전압이 될수록 셀 누설 전류는 감소하게 되므로, 도 3 에 도시된 바와 같이, 종래 기술의 워드라인 드라이버에 의해 워드라인을 디스에이블시켰을 때(A)보다 본 발명에 따른 워드라인 드라이버에 의해 워드라인을 디스에이블시키게 되면(B) 누설 전류를 상당히 줄일 수 있다.Therefore, the leakage current of the cell transistor varies depending on the word line disable state. As the voltage VNN for disabling the word line becomes a negative voltage, the cell leakage current decreases, as shown in FIG. 3. When the word line is disabled by the word line driver according to the present invention (A) rather than when the word line is disabled by the conventional word line driver (A), the leakage current can be significantly reduced.
이상에서 살펴본 바와 같이, 본 발명에 따른 워드라인 드라이버는 워드라인을 디스에이블시킬 때 접지전압이 아닌 네거티브 전압을 사용하기 때문에 셀 트랜지스터의 누설 전류을 감소시킬 수 있는 효과가 있다.As described above, the word line driver according to the present invention uses a negative voltage instead of a ground voltage when disabling the word line, thereby reducing the leakage current of the cell transistor.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066398A KR100341249B1 (en) | 1999-12-30 | 1999-12-30 | Word line driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066398A KR100341249B1 (en) | 1999-12-30 | 1999-12-30 | Word line driver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010059020A true KR20010059020A (en) | 2001-07-06 |
| KR100341249B1 KR100341249B1 (en) | 2002-06-22 |
Family
ID=19633536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066398A Expired - Fee Related KR100341249B1 (en) | 1999-12-30 | 1999-12-30 | Word line driver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100341249B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727441B1 (en) * | 2005-09-29 | 2007-06-13 | 주식회사 하이닉스반도체 | Column decoder |
| US7248535B2 (en) | 2005-02-04 | 2007-07-24 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having negatively biased sub word line scheme and methods of driving the same |
| KR100833587B1 (en) * | 2001-12-22 | 2008-05-30 | 주식회사 하이닉스반도체 | Semiconductor memory device for improving refresh characteristics |
| US7548484B2 (en) | 2005-09-29 | 2009-06-16 | Hynix Semiconductor Inc. | Semiconductor memory device having column decoder |
| KR20150037190A (en) | 2013-09-30 | 2015-04-08 | 삼성전기주식회사 | Power control circuit and power supplyer with the same |
| US12190937B2 (en) | 2021-11-22 | 2025-01-07 | Samsung Electronics Co., Ltd. | Anti-row-hammer memory device |
-
1999
- 1999-12-30 KR KR1019990066398A patent/KR100341249B1/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833587B1 (en) * | 2001-12-22 | 2008-05-30 | 주식회사 하이닉스반도체 | Semiconductor memory device for improving refresh characteristics |
| US7248535B2 (en) | 2005-02-04 | 2007-07-24 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having negatively biased sub word line scheme and methods of driving the same |
| KR100727441B1 (en) * | 2005-09-29 | 2007-06-13 | 주식회사 하이닉스반도체 | Column decoder |
| US7548484B2 (en) | 2005-09-29 | 2009-06-16 | Hynix Semiconductor Inc. | Semiconductor memory device having column decoder |
| US7961548B2 (en) | 2005-09-29 | 2011-06-14 | Hynix Semiconductor Inc. | Semiconductor memory device having column decoder |
| KR20150037190A (en) | 2013-09-30 | 2015-04-08 | 삼성전기주식회사 | Power control circuit and power supplyer with the same |
| US12190937B2 (en) | 2021-11-22 | 2025-01-07 | Samsung Electronics Co., Ltd. | Anti-row-hammer memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100341249B1 (en) | 2002-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859403B2 (en) | Semiconductor memory device capable of overcoming refresh disturb | |
| KR100290436B1 (en) | Ferroelectric Memory | |
| US8169847B2 (en) | Semiconductor memory apparatus and refresh control method of the same | |
| JP5224659B2 (en) | Semiconductor memory device | |
| US5663917A (en) | Semiconductor circuit having MOS circuit for use in strong electric field | |
| KR100520016B1 (en) | Ferroelectric semiconductor memory | |
| US6925030B2 (en) | Nonvolatile ferroelectric memory device with split word lines | |
| EP0600434B1 (en) | Semiconductor memory device | |
| US6344764B2 (en) | Semiconductor integrated circuit device | |
| US6198683B1 (en) | Memory device | |
| US7692978B2 (en) | Semiconductor device that uses a plurality of source voltages | |
| KR100341249B1 (en) | Word line driver | |
| US20080101134A1 (en) | Self refresh control device | |
| US5677889A (en) | Static type semiconductor device operable at a low voltage with small power consumption | |
| US7142446B2 (en) | Apparatus and method to reduce undesirable effects caused by a fault in a memory device | |
| JP4284614B2 (en) | Ferroelectric memory device | |
| US5864507A (en) | Dual level wordline clamp for reduced memory cell current | |
| JP3805987B2 (en) | Semiconductor memory device | |
| US6975530B2 (en) | Memory device comprising hysteretic capacitance means | |
| US6091290A (en) | Semiconductor integrated circuit | |
| JP3770565B2 (en) | Semiconductor device | |
| KR100312978B1 (en) | A DRAM having segmented folded bit line structure | |
| JPH0415558B2 (en) | ||
| KR0170694B1 (en) | Sense amplifier pull-down driving circuit of semiconductor memory device | |
| KR19990015345A (en) | Memory cell control method with long refresh interval |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19991230 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010926 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020321 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020605 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020607 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20050523 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060522 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070518 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080527 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090526 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100524 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110526 Start annual number: 10 End annual number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |