[go: up one dir, main page]

KR20010058949A - 반도체장치의 소자격리방법 - Google Patents

반도체장치의 소자격리방법 Download PDF

Info

Publication number
KR20010058949A
KR20010058949A KR1019990066325A KR19990066325A KR20010058949A KR 20010058949 A KR20010058949 A KR 20010058949A KR 1019990066325 A KR1019990066325 A KR 1019990066325A KR 19990066325 A KR19990066325 A KR 19990066325A KR 20010058949 A KR20010058949 A KR 20010058949A
Authority
KR
South Korea
Prior art keywords
layer
insulating material
sacrificial layer
trench
buffer
Prior art date
Application number
KR1019990066325A
Other languages
English (en)
Inventor
김정태
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066325A priority Critical patent/KR20010058949A/ko
Publication of KR20010058949A publication Critical patent/KR20010058949A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체장치의 소자격리방법에 관한 것으로서, 특히, 소자격리를 위한 반도체기판의 트렌치를 절연물질로 매립한 다음 식각마스크로 이용한 질화막을 제거하고 새로운 버퍼막을 기판 표면에 형성하여 패드산화막 제거 및 연속 세정공정들에 의한 절연물질의 손실량을 줄여 트렌치에 매립된 절연물질의 상부 모서리부의 홈(groove)을 방지하므로서 험프(hump)특성을 개선하고 소자의 특성열화를 방지하도록한 반도체장치의 트렌치형 소자격리막 형성방법에 관한 것이다. 본 발명에 따른 반도체장치의 소자격리방법은 반도체기판상에 스트레스 완화용 버퍼막과 제 1 희생층을 형성하는 단계와, 상기 제 1 희생층과 상기 버퍼막을 제거하여 상기 반도체기판의 소자격리영역을 노출시키는 개구부를 형성하는 단계와, 노출된 상기 반도체기판을 소정 깊이로 제거하여 트렌치를 형성하는 단계와, 상기 트렌치를 충분히 매립하도록 절연물질층을 상기 제 1 희생층상에 형성하는 단계와, 상기 절연물질층을 평탄화시키는 동시에 상기 절연물질층을 상기 트렌치 및 상기 개구부에만 잔류시키는 단계와, 상기 제 1 희생층을 제거하는 단계와, 잔류한 상기 절연물질층과 상기 버퍼막상에 제 2 희생층을 형성하는 단계와, 상기 제 2 희생층을 이온주입 버퍼막으로 이용하여 상기 반도체기판의 문턱전압을 조절하는 단계와, 상기 제 2 희생층을 제거하는 단계와, 상기 버퍼막을 제거하는 단계를 포함하여 이루어진다.

Description

반도체장치의 소자격리방법{Method for isolating semiconductor devices}
본 발명은 반도체장치의 소자격리방법에 관한 것으로서, 특히, 소자격리를 위한 반도체기판의 트렌치를 절연물질로 매립한 다음 식각마스크로 이용한 질화막을 제거하고 새로운 버퍼막을 기판 표면에 형성하여 패드산화막 제거 및 연속 세정공정들에 의한 절연물질의 손실량을 줄여 트렌치에 매립된 절연물질의 상부 모서리부의 홈(groove)을 방지하므로서 험프(hump)특성을 개선하고 소자의 특성열화를 방지하도록한 반도체장치의 트렌치형 소자격리막 형성방법에 관한 것이다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
일반적인 LOCOS(Local Oxidation of Silicon) 방법으로 소자를 격리하는 경우 발생하는 버즈 비크의 길이를 감소시키면서 소자격리를 하는 방법이 개발되었다. 버즈 비크의 길이를 감소시키면서 소자격리를 하는 방법으로는 스트레스 완충용 버퍼산화막의 두께를 낮추고 반도체기판과 질화막 사이에 다결정실리콘층을 개입시킨 PBLOCOS(Poly Si Buffered LOCOS), 버퍼산화막의 측벽을 질화막으로 보호하는 SILO(Sealed Interface LOCOS), 그리고, 반도체기판 내에 필드산화막을 형성시키는 리세스(Recessed) LOCOS 기술들이 있다.
그러나, 상기 기술들은 격리 영역 표면의 평탄도와 정밀한 디자인 룰(Design Rule) 등의 이유로 256M DRAM급 이상의 집적도를 갖는 차세대 소자의 소자격리기술로 적합하지 않게 되었다.
따라서, 기존의 여러 소자격리기술들의 문제점을 극복할 수 있는 BOX(buried oxide)형 얕은트렌치소자격리(shallow trench isolation) 기술이 개발되었다. BOX형 소자격리기술 반도체기판에 트렌치를 형성하고 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘 또는 불순물이 도핑되지 않은 다결정실리콘을 매립한 구조를 갖는다. 그러므로, 버즈 비크가 발생되지 않아 활성영역의 손실이 전혀 없으며, 또한, 산화막을 메립하고 에치 백(etch back)하여 평탄한 표면을 얻을 수 있다.
반도체장치의 소자격리방법에 적용되는 STI 방법은 소자격리영역을 정의하는 트렌치에 매립되는 절연물질과 활성영역의 단차를 일정하게 유지하여야 한다. 이를 위하여 CMP를 사용하고, 이러한 CMP시 활성영역의 기판을 보호하기 위하여 질화막을 보호막으로 사용한다.
보호막으로 사용되는 질화막을 CMP 후 제거하는 공정과 소자 형성용 수차례의 이온주입 및 산화공정시 필연적으로 활성영역과 소자격리영역의 경계면에는 홈(groove)이 생긴다.
도 1a 내지 도 1j는 종래 기술에 따른 얕은 트렌치를 이용한 소자격리방법을 도시하는 공정도이다.
도 1a를 참조하면, 실리콘으로 이루어진 반도체기판(10) 상에 열산화 방법으로 버퍼산화막(11)을 형성하고, 이 버퍼산화막(11) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 질화실리콘을 증착하여 패드질화막(12)을 형성한다. 이때, 버퍼산화막(11)은 질화실리콘과 기판의 실리콘 상에에 발생하는 스트레스를 완화시키기 위하여 형성한다.
도 1b를 참조하면, 패드질화막(12)상에 포토레지스트를 도포한 다음, 소자격리영역이 되는 트렌치 형성부위를 정의하는 노광마스크를 사용하는 노광 및 현상을 실시하여 소자격리영역의 패드질화막(12) 표면을 노출시키는 포토레지스트패턴(13)을 형성한다.
그리고, 포토레지스트패턴(13)으로 보호되지 않는 부위의 패드질화막 및 버퍼산화막을 건식식각 등의 비등방성 식각으로 반도체기판(10)이 노출되도록 순차적으로 제거하여 소자격리영역과 활성영역을 한정한다. 이때, 잔류한 버퍼산화막(110)을 개재한 잔류한 패드질화막(120)은 CMP 평탄화공정시 활성영역의 기판을 보호하는보호막이 된다.
도 1c를 참조하면, 포토레지스트패턴(13)에 의하여 보호되지 않는 노출된 반도체기판(10)의 소자격리영역을 소정 깊이로 식각하여 트렌치(T1)를 형성한다. 상기에서 트렌치(T1)를 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함)이나 플라즈마 식각 등으로 이방성 식각하여 형성한다.
도 1d를 참조하면, 포토레지스트패턴을 산소 애슁(O2ashing) 등의 방법으로 제거한 다음, 이물질을 제거하기 위하여 반도체기판(10)에 전세공정을 실시한다.
그리고, 트렌치 매립용 절연물질을 증착하기 전에 트렌치(T1) 형성시 손상받은 기판(10)의 노출부위를 치유하고 절연물질과 기판과의 스트레스를 완화하기 위하여 노출된 트렌치(T1) 표면에 산화막(도시안함)을 형성한다.
도 1e를 참조하면, 트렌치를 포함하는 노출된 패드질화막(120) 상에 소자격리막이 되는 절연물질층(14)을 트렌치를 충분히 매립하는 두께로 형성한다. 이때, 패드질화막(120)의 두께(d1)는 약 1000Å이고, 절연물질층(14)은 HDP 산화막(high density plasma oxide)을 증착하여 형성하고, 증착 특성상 HDP 산화막이 증착되는 트렌치의 상부 모서리부위에 증착되는 HDP 산화막의 밀도는 타 부위보다 낮다.
도 1f를 참조하면, 절연물질층(14)의 밀도(density)를 높히기 위하여 기판(10)에 어닐링을 실시한다.
그리고, 절연물질층에 평탄화공정을 실시하여 절연물질층을 트렌치에만 잔류시키고 동시에 패드질화막의 표면을 노출시킨다. 이때, 평탄화공정은 화학기계적연마(chemical mechanical polishing, CMP)로 진행하며, 이러한 CMP는패드질화막(121)의 일부 두께도 제거되면서 전체적인 기판의 평탄화를 확보한다. 따라서, CMP된 패드질화막(121)의 두께(d2)는 약 700Å 정도가 된다.
도 1g를 참조하면, 잔류한 패드질화막을 제거하여 버퍼산화막(110)의 표면을 노출시킨다. 이때, 패드질화막의 제거는 뜨거운(hot) H3PO4를 사용하여 제거하고, 이러한 식각시 트렌치에 잔류한 절연물질층(141)의 일부도 소정 두께로 제거되어 노출된 버퍼산화막(110)의 표면과 잔류한 절연물질층(141)의 표면이 비슷한 레벨을 갖게 된다.
도 1h를 참조하면, 버퍼산화막을 불산(HF) 용액을 사용한 습식식각으로 제거하여 소자활성영역의 표면을 노출시킨다. 이때, 산화막으로 이루어진 평탄화된 절연물질층의 상부 모서리 부위의 밀도가 타 부위보다 낮으므로 평탄화된 절연물질층(141)에 의하여 정의되는 소자격리영역과 소자활성영역의 경계 부위의 절연물질층 일부가 제거되어 제 1 홈(groove, G1)을 형성한다. 이러한 제 1 홈(G1)은 이후 형성되는 게이트 형성물질이 이 홈 부위에 잔류하여 게이트-게이트 사이 또는 게이트-캐패시터 사이의 단락을 유발하는 원인을 제공한다.
도 1i를 참조하면, 활성영역의 문턱전압을 조절하기 위한 이온주입 버퍼막으로 사용하기 위하여 노출된 기판(10)의 활성영역에 산화막(15)을 열산화공정으로 성장시켜 형성한다.
그리고, 기판의 전면에 적절한 도전형의 불순물 이온으로 문턱전압 조절용 이온주입을 실시하여 활성영역의 문턱전압을 조절한다.
도 1j를 참조하면, 게이트 등을 포함하는 반도체소자를 형성하기 위하여 이온주입버퍼막으로 사용된 산화막을 습식식각으로 제거한다. 이때에도 산화막이 습식식각 및 고농도의 세정으로 완전히 제거되면서 절연물질층의 제 1 홈이 형성된 상부 모서리 부위도 더욱 손실되어 더 깊어진 제 2 홈(G2)을 형성하여 전술한 소자특성불량 원인을 제공한다.
따라서, 평탄화되어 잔류한 절연물질층으로 이루어진 소자격리막(143)이 완성되어 소자격리영역과 활성영역이 격리된다.
이후, 도시되지는 않았지만 도핑된 폴리실리콘 등의 도전층을 기판상에 형성한 후 패터닝하여 게이트 등의 소자를 제조한다.
상술한 종래의 반도체장치의 소자격리방법은 마스크층 및 버퍼산화막을 습식 식각하여 제거하면서 필드산화막의 반도체기판 표면 보다 높은 부분도 식각할 때 이 필드산화막은 습식식각에 의해 트렌치와 접합 부분의 상부에 홈(recess hump)이 형성된다. 이 후에 게이트산화막과 다결정실리콘으로 게이트를 형성할 때 홈이 형성된 부분에서 게이트산화막의 두께가 감소되고 이 홈의 내부에 다결정실리콘이 잔류하게 되므로 게이트가 활성영역을 에워싸는 구조가 된다. 그러므로, 소자 구동시 홈의 내부에 잔류하는 다결정실리콘에 의해 전계가 증가되어 누설 전류가 흐르며, 게이트산화막의 두께가 감소에 의해 전계가 집중되어 소자 특성을 저하시키는 문제점이 있다.
즉, HDP 산화막이 트렌치를 매립시 실리콘과 산화막/질화막이 만나는 부위에서 증착 밀도가 타 부위에 비하여 낮으므로 질화막 제거 후 이온주입을 위한 버퍼산화막 성장용 불산세정, 포토레지스트 세정, 게이트산화막 형성용 불산 세정 등에서 밀도가 낮은 부위의 식각량이 크므로 결국 소자격리막의 상부 모서리 부위에 홈이 형성되어 소자특성이 열화되고, 그에 따른 게이트 내압 험프 특성이 발생하여 소자특성불량을 야기하는 문제점이 있다.
따라서, 본 발명의 목적은 소자격리를 위한 반도체기판의 트렌치를 절연물질로 매립한 다음 식각마스크로 이용한 질화막을 제거하고 새로운 버퍼막을 기판 표면에 형성하여 패드산화막 제거 및 연속 세정공정들에 의한 절연물질의 손실량을 줄여 트렌치에 매립된 절연물질의 상부 모서리부의 홈(groove)을 방지하므로서 험프(hump)특성을 개선하고 소자의 특성열화를 방지하도록한 반도체장치의 트렌치형 소자격리막 형성방법을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 따른 반도체장치의 소자격리방법은 반도체기판상에 스트레스 완화용 버퍼막과 제 1 희생층을 형성하는 단계와, 상기 제 1 희생층과 상기 버퍼막을 제거하여 상기 반도체기판의 소자격리영역을 노출시키는 개구부를 형성하는 단계와, 노출된 상기 반도체기판을 소정 깊이로 제거하여 트렌치를 형성하는 단계와, 상기 트렌치를 충분히 매립하도록 절연물질층을 상기 제 1 희생층상에 형성하는 단계와, 상기 절연물질층을 평탄화시키는 동시에 상기 절연물질층을 상기 트렌치 및 상기 개구부에만 잔류시키는 단계와, 상기 제 1 희생층을 제거하는 단계와, 잔류한 상기 절연물질층과 상기 버퍼막상에 제 2 희생층을 형성하는 단계와, 상기 제 2 희생층을 이온주입 버퍼막으로 이용하여 상기 반도체기판의 문턱전압을 조절하는 단계와, 상기 제 2 희생층을 제거하는 단계와, 상기 버퍼막을제거하는 단계를 포함하여 이루어진다.
도 1a 내지 도 1j는 종래 기술에 따른 반도체장치의 소자격리방법을 도시하는 공정단면도
도 2a 내지 도 2i는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정단면도
일반적으로 트렌치를 이용하는 셀간의 격리방법으로 STI(shallow trench isolation)을 형성하는 경우, 트렌치 매립물질로 산화실리콘(silicon oxide)을 사용한다. 따라서, 트렌치의 물리적인 임계치수(critical dimension)에 의하여 소자격리(isolation) 특성이 좌우된다.
본 발명은 STI구조 및 문턱전압 조절을 위한 이온주입공정에서 그루브 형성의 가장 큰 원인이 되는 불산 세정공정을 줄이기 위한 것으로, 약 750℃에서 증착된 패드질화막 제거 후 다시 그루브 형성방지용 보호질화막을 절연물질층 표면을 포함하는 기판의 전면에 형성한다. 이때, 보호질화막은 약 700℃에서 50Å 정도의 두께로 증착하므로 그 밀도가 패드질화막보다 낮지만 산화막 보다는 밀도가 강하다. 따라서, 보호질화막의 불산에 의한 식각량은 산화막 식각량의 10% 수준에 불과하므로, 문턱전압 조절용 이온주입 후에 진행되는 불산 세정시에도 그루브 형성을 방지하는 강력한 보호막이 된다.
즉, 본 발명에서는 트렌치형 소자격리방법을 이용하되 소자격리영역과 활성영역 경계 모서리부의 그루브 형성을 방지한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2i는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정단면도이다.
도 2a를 참조하면, 실리콘으로 이루어진 반도체기판(20) 상에 열산화 방법으로 버퍼산화막(21)을 형성하고, 이 버퍼산화막(21) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 질화실리콘을 증착하여 패드질화막(22)을 형성한다. 이때, 버퍼산화막(21)은 질화실리콘과 기판의 실리콘 상에에 발생하는 스트레스를 완화시키기 위하여 형성한다.
도 2b를 참조하면, 패드질화막(22)상에 포토레지스트를 도포한 다음, 소자격리영역이 되는 트렌치 형성부위를 정의하는 노광마스크를 사용하는 노광 및 현상을 실시하여 소자격리영역의 패드질화막(22) 표면을 노출시키는 포토레지스트패턴(23)을 형성한다.
그리고, 포토레지스트패턴(23)으로 보호되지 않는 부위의 패드질화막 및 버퍼산화막을 건식식각 등의 비등방성 식각으로 반도체기판(20)이 노출되도록 순차적으로 제거하여 소자격리영역과 활성영역을 한정한다. 이때, 잔류한 버퍼산화막(210)을 개재한 잔류한 패드질화막(220)은 CMP 평탄화공정시 활성영역의 기판을 보호하는 보호막이 된다.
도 2c를 참조하면, 포토레지스트패턴(23)에 의하여 보호되지 않는 노출된 반도체기판(20)의 소자격리영역을 소정 깊이로 식각하여 트렌치(T2)를 형성한다. 상기에서 트렌치(T2)를 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함)이나 플라즈마 식각 등으로 이방성 식각하여 형성한다.
도 2d를 참조하면, 포토레지스트패턴을 산소 애슁(O2ashing) 등의 방법으로 제거한 다음, 이물질을 제거하기 위하여 반도체기판(20)에 전세공정을 실시한다.
그리고, 트렌치 매립용 절연물질을 증착하기 전에 트렌치(T2) 형성시 손상받은 기판(20)의 노출부위의 격자구조를 재배열하여 치유하고 절연물질과 기판과의 스트레스를 완화하기 위하여 노출된 트렌치(T2) 표면에 산화막(도시안함)을 형성한다.
그 다음, 트렌치를 포함하는 노출된 패드질화막(220) 상에 소자격리막이 되는 절연물질층(24)을 트렌치를 충분히 매립하는 두께로 형성한다. 이때, 패드질화막(220)의 두께(d3)는 약 1000Å이고, 절연물질층(24)은 HDP 산화막(high density plasma oxide)을 증착하여 형성하고, 증착 특성상 HDP 산화막이 증착되는 트렌치의 상부 모서리부위에 증착되는 HDP 산화막의 밀도는 타 부위보다 낮다.
도 2e를 참조하면, 절연물질층의 밀도(density)를 높히기 위하여 기판(20)에 어닐링을 실시한다.
그리고, 절연물질층에 평탄화공정을 실시하여 절연물질층을 트렌치에만 잔류시키고 동시에 패드질화막의 표면을 노출시킨다. 이때, 평탄화공정은 화학기계적연마(chemical mechanical polishing, CMP)로 진행하며, 이러한 CMP는 패드질화막(221)의 일부 두께도 제거되면서 전체적인 기판의 평탄화를 확보한다. 따라서, CMP된 패드질화막(221)의 두께(d4)는 약 700Å 정도가 된다.
도 2f를 참조하면, 잔류한 패드질화막을 제거하여 버퍼산화막(210)의 표면을 노출시킨다. 이때, 패드질화막의 제거는 뜨거운(hot) H3PO4를 사용하여 제거하고, 이러한 식각시 트렌치에 잔류한 절연물질층(241)의 일부도 소정 두께로 제거되어 노출된 버퍼산화막(210)의 표면과 잔류한 절연물질층(241)의 표면이 비슷한 레벨을 갖게 된다.
도 2g를 참조하면, 잔류한 절연물질층(241)의 표면을 포함하는 버퍼산화막(210) 표면에 그루브 형성방지용 보호질화막(25)을 형성한다. 이때, 보호질화막(25)은 약 700℃에서 약 50Å의 두게가 되도록 화학기상증착으로 형성한다.
그리고, 보호질화막(25)을 이온주입 버퍼막으로 이용하여 기판의 전면에 적절한 도전형의 불순물 이온으로 문턱전압 조절용 이온주입을 실시하여 활성영역의 문턱전압을 조절한다.
도 2h를 참조하면, 보호질화막을 제거하여 버퍼산화막(210) 및 절연물질층(241)의 표면을 재노출시킨다. 이러한 보호질화막의 제거는 뜨거운 H3PO4용액을 사용하는 습식식각으로 한다. 제거 조건은 1:99의 비율로 섞인 탈이온수와 불산으로 약 20초간 처리하고 H3PO4로 155℃에서 약 5분간 실시하는 것으로 하여 보호질화막을 제거한다. 이때, 뜨거운 H3PO4로 습식식각 실시시 보호질화막과 산화막의 식각선택비가 크므로 산화막인 절연물질층(241)은 거의 식각되지 않는다.
또한, H3PO4습식식각 전단계에서 사용하는 99불산 처리는 보호질화막상에 형성된 자연산화막을 제거하기 위하여 실시하는데 불산용액에서의 질화막 식각량은 산화막 식각량에 비하여 무시할 수 있으므로 보호질화막 하부에 위치한 산화막의 손실은 없다.
도 2i를 참조하면, 게이트 등을 포함하는 반도체소자를 형성하기 위하여 이온주입 버퍼막으로 사용된 산화막을 습식식각으로 제거한다. 이때, 약간의 그루브가 형성될 수 있으나, 이는 종래 기술에 비하면 무시할 수 있을 정도로 적은 양이다.
따라서, 평탄화되어 잔류한 절연물질층으로 이루어진 소자격리막(242)이 완성되어소자격리영역과 활성영역이 격리된다.
이후, 도시되지는 않았지만 도핑된 폴리실리콘 등의 도전층을 기판상에 형성한 후 패터닝하여 게이트 등의 소자를 제조한다.
따라서, 본 발명은 이후 공정인 게이트 패터닝시 식각 잔류물이 남는 것을 방지할 수 있어서 게이트유도 누설전류(3-dimensional gate induced leakage)를 크게 감소시키고 이후 형성되는 게이트간의 단락을 방지할 수 있으며, 트렌치에 매립된 절연물질의 상부 모서리부의 홈(groove)을 방지하므로서 험프(hump)특성을 개선하고 소자의 특성열화를 방지하는 장점이 있다.

Claims (5)

  1. 반도체기판상에 스트레스 완화용 버퍼막과 제 1 희생층을 형성하는 단계와,
    상기 제 1 희생층과 상기 버퍼막을 제거하여 상기 반도체기판의 소자격리영역을 노출시키는 개구부를 형성하는 단계와,
    노출된 상기 반도체기판을 소정 깊이로 제거하여 트렌치를 형성하는 단계와,
    상기 트렌치를 충분히 매립하도록 절연물질층을 상기 제 1 희생층상에 형성하는 단계와,
    상기 절연물질층을 평탄화시키는 동시에 상기 절연물질층을 상기 트렌치 및 상기 개구부에만 잔류시키는 단계와,
    상기 제 1 희생층을 제거하는 단계와,
    잔류한 상기 절연물질층과 상기 버퍼막상에 제 2 희생층을 형성하는 단계와,
    상기 제 2 희생층을 이온주입 버퍼막으로 이용하여 상기 반도체기판의 문턱전압을 조절하는 단계와,
    상기 제 2 희생층을 제거하는 단계와,
    상기 버퍼막을 제거하는 단계로 이루어진 반도체장치의 소자격리방법.
  2. 청구항 1에 있어서, 상기 버퍼막은 산화막으로 형성하고 상기 제 1 희생층과 상기 제 2 희생층은 서로 다른 온도에서 형성된 질화막으로 형성하며 상기 절연물질층은 고밀도 플라즈마 산화막으로 형성하는 것이 특징인 반도체장치의 소자격리방법.
  3. 청구항 2에 있어서, 상기 제 1 희생층은 약 750℃에서 형성하고 상기 제 2 희생층은 약 700℃에서 형성하는 것이 특징인 반도체장치의 소자격리방법.
  4. 청구항 1 및 청구항 2에 있어서, 상기 제 1 희생층과 상기 제 2 희생층은 H3PO4로 제거하는 것이 특징인 반도체장치의 소자격리방법.
  5. 청구항 1에 있어서, 상기 제 2 희생층을 제거하는 단계는,
    상기 제 2 희생층 표면에 형성된 자연산화막을 불산으로 제거하는 단계와,
    상기 제 2 희생층을 H3PO4로 제거하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 소자격리방법.
KR1019990066325A 1999-12-30 1999-12-30 반도체장치의 소자격리방법 KR20010058949A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066325A KR20010058949A (ko) 1999-12-30 1999-12-30 반도체장치의 소자격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066325A KR20010058949A (ko) 1999-12-30 1999-12-30 반도체장치의 소자격리방법

Publications (1)

Publication Number Publication Date
KR20010058949A true KR20010058949A (ko) 2001-07-06

Family

ID=19633464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066325A KR20010058949A (ko) 1999-12-30 1999-12-30 반도체장치의 소자격리방법

Country Status (1)

Country Link
KR (1) KR20010058949A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116110920A (zh) * 2023-02-20 2023-05-12 湖北江城芯片中试服务有限公司 半导体结构的制造方法及半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116110920A (zh) * 2023-02-20 2023-05-12 湖北江城芯片中试服务有限公司 半导体结构的制造方法及半导体结构
CN116110920B (zh) * 2023-02-20 2024-07-12 湖北江城芯片中试服务有限公司 半导体结构的制造方法及半导体结构

Similar Documents

Publication Publication Date Title
US6495898B1 (en) Semiconductor device and method of manufacturing the same
KR20010068644A (ko) 반도체장치의 소자격리방법
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
KR100639182B1 (ko) 반도체장치의 소자격리방법
KR20010055525A (ko) 얕은 트렌치 소자분리 방법
KR20010058949A (ko) 반도체장치의 소자격리방법
KR100540340B1 (ko) 반도체 소자의 제조 방법
KR100268907B1 (ko) 반도체소자의격리막및이의형성방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
KR100249023B1 (ko) 반도체장치의 소자격리방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100271802B1 (ko) 반도체장치의소자격리방법
KR100779398B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20010068403A (ko) 반도체장치의 소자격리방법
KR20010068649A (ko) 반도체장치의 소자격리방법
KR100519648B1 (ko) 반도체 소자의 제조 방법
KR100349350B1 (ko) 반도체장치의 소자격리방법
KR100474588B1 (ko) 반도체장치의소자격리방법
KR101060698B1 (ko) 트랜지스터 제조 방법
KR20000039029A (ko) 이중 라이너를 구비한 트렌치 격리 형성 방법
KR20050010161A (ko) 반도체 소자의 웰 형성방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100575080B1 (ko) 소자 분리막 형성 방법
KR20010061041A (ko) 반도체소자의 소자분리막 형성방법
KR20020015874A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991230

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid