KR20010039758A

KR20010039758A - 센서 신호 처리 장치

Info

Publication number: KR20010039758A
Application number: KR1020000043093A
Authority: KR
Inventors: 마수다타카시; 요시카와야수히데
Original assignee: 사토 요시하루; 야마타케 코포레이션
Priority date: 1999-07-26
Filing date: 2000-07-26
Publication date: 2001-05-15
Anticipated expiration: 2020-07-26
Also published as: EP1072865B8; DE60043917D1; KR100390307B1; EP1072865A3; JP2001033330A; CN1291715A; US6586943B1; JP3588276B2; EP1072865A2; CN1215312C; EP1072865B1

Abstract

센서 신호 처리 장치는 센서 수단, 전력 공급 수단, 스위칭 수단, CPU를 포함한다. 상기 센서 수단의 특성들은 측정될 물리적 수량에 따라 변화된다. 상기 전력 공급 수단은 다른 극성을 갖는 2개 시스템의 전력들을 상기 센서 수단에 공급한다. 상기 스위칭 수단은 상기 전력 공급 수단과 상기 센서 수단 사이에 연결되어 상기 2개 시스템 전력의 혼합을 방지하고 상기 전력 공급 수단으로부터의 2개 시스템 전력의 조합을 스위칭한다. 상기 CPU는 상기 스위칭 수단의 모든 스위칭 동작을 위하여 상기 센서 수단의 복수개의 출력 신호들 간의 차이들의 비율을 얻는다.

Description

센서 신호 처리 장치{Sensor Signal Processing Apparatus}

본 발명은 측정된 물리량 함수에 의해 센서부로부터 신호를 뽑아내기 위한 센서 신호 처리 장치에 관한 것으로, 특히 온도 변화와 그 외의 요소로 인해 발생된 에러들(이하, 이 에러들은 구성 요소적인 에러들이라고 일컬음)을 제거하고, 신호 처리에 의한 동작중의 증폭기의 옵셋과 그외의 것(이후에는 회로적인 에러들이라고 일컬음)에 의해 회로에 발생된 에러들을 제거하기 위한 센서 신호 처리 회로에 관한 것이다.

최근에 압력 측정 분야에서 전자 압력 계측기들(gages)은 자기 압력 계측기들로 신속하게 대체되고 있다. 전자 압력 계측기들은 전기 저항 변화로 인한 압력-감도 다이어프램(pressure-sensitive diaphragm)에서의 압력 변화를 전환하는 저항형과 정전 용량 변화로 인한 압력-감도 다이어프램의 변위를 변환하는 정전 용량형으로 나뉘어질 수 있다.

이 센서형들 중에 정전 용량형 압력 센서는 정확한 압력측정에 우수하다.

도 16은 상기 정전 용량형 압력 센서의 구조를 나타낸다. 도 16에 있어서, 제 1 리세스부(101a)는 기초기판(101)의 표면의 중앙부분에 형성된다. 그리고 제 2 리세스부(101b)는 베리어(104)를 지나 제 1 리세스부(101a)의 둘레에 홈(groove)을 갖고 형성된다. 얇은 다이어프램 기판(102)은 리세스부들(101a,101b)이 형성된 기초 기판(101)의 표면상에 접하여 있다. 기초 기판(101)상의 제 1, 제 2 리세스부(101a,101b)와 다이어프램 기판(102)에 의해 둘러싸인 간격은 커패시터 챔버들(103a,103b)을 형성한다.

도 17에 나타나 있듯이 사각 고정 전극(105a)은 제 1 리세스부(101a)의 하부표면상에 형성된다. 이동 전극(105b)은 예정된 간격을 갖는 지점에서부터 고정된 전극(105a)과 대조적이도록 다이어프램 기판(102)상에 형성된다. 전극(105a)은 리드(lead)(105c)에 의해서 외부에서 이끌어낸다. 또한 전극(105b)은 리드(도면에 도시되지 않음)에 의해서 외부에서 이끌어낸다. 후에 설명될 센서 커패시터(114a)(도 18)는 전극쌍(105a,105b)과, 전극(105a)와 전극(105b)의 사이에서 방출되는 공기와 절연 부재(요소)(member)와 같은 피복재(serving)에 의해서 구성된다.

도 17에 나타나 있듯이 벨트-라이크 전극(106a)은 제 2 리세스부(101b)의 하부 표면상에 사각 프레임 모양으로 형성된다. 전극(106b)은 예정된 간격을 갖는 지점에서부터 전극(106a)과 대조적이도록 다이어프램 기판(102)상에 형성된다. 전극(106a)는 리드(106c)에 의해서 외부에서 이끌어낸다. 또는 전극(106b)은 리드(도면에 도시되지 않음)에 의해서 외부에서 이끌어낸다. 후에 설명될 기준 커패시터(114b)(도 18)는 전극쌍(106a,106b)과, 전극(106a)와 전극(106b)의 사이에서 방출되는 공기와 절연 부재(요소)(member)와 같은 피복재(serving)에 의해서 구성된다.

커패시터 챔버들(103a,103b) 사이의 베리어(104)를 주목하면 이것은 커패시터 챔버들(103a,103b)내의 공기들을 쉽게 혼합하기 위해서 부분적으로 움직인다.

커패시터 챔버(103a)의 일부인 다이어프램 기판(102)의 부분은 압력 감지 다이어프램(102a)과 같은 쓰임이 있다. 그러므로 도 16에 나타나 있듯이 포지티브 압력 P이 다이어프램 기판(102)의 외부에서 가해질 때, 압력-감지 다이어프램(102a)은 커패시터 챔버(103a) 방향으로 빗나간다. 압력-감지 다이어프램(102a)에 의해 재위치되는 전극(105b)이 빗나감에 의해서 전극들(105a, 105b) 사이의 갭(gap)은 감소하고, 센서 커패시터(114a)의 커패시턴스(C_s)는 증가한다. 이때 커패시터 챔버(103b)의 일부인 다이어프램 기판(102)의 부분은 압력 P의 적용에 영향을 받지 않으므로 기준 커패시터(114b)의 커패시턴스(C_x)는 변하지 않는다.

그것은 커패시턴스(Cs)를 갖는 제 1 센서 요소와 같은 센서 커패시터(114a) 함수가 압력 P안에서 변화를 갖는 것과 일치하여 변화한다.

커패시터 챔버(103b)가 좁기 때문에 커패시터 챔버(103b)의 일부인 다이어프램 기판(102)의 그 부분은 압력 P의 적용에 영향을 받지 않는다. 이러한 이유에 의해서 기준 커패시터(114b)의 커패시턴스(C_x)는 변화하지 않는다. 즉, 제 2 센서와 같은 참조 커패시터(114b) 함수는 압력 P의 변화에도 불구하고 상수 커패시턴스(C_x)를 나타낸다.

기준 커패시터(114b)는 센서부(114)의 주변의 온도 변화, 커패시터 챔버(103a)안의 습도의 변화등에 의한 측정 에러들(구성 요소적인 에러들)을 제거하기 위한 구성을 갖는다. 특별하게 상기 측정 에러들에 의한 압력 P는 계산에 의해서 이론적으로 제거된다.

(수학식 1)

K₁= (C_s-C_x)/C_s

센서 커패시터(114a)의 커패시턴스 C_s와 기준 커패시터(114b)의 커패시턴스(C_x)를 기초로 한다.

ε는 커패시터 챔버(103a,103b)안의 공기의 절연상수이고, d는 센서 커패시터(114a)(지측정영역안에 있음) 안의 전극들(105a, 105b) 사이의 갭 d과 기준 커패시터(114b)안의 전극들(106a,106b)들 사이의 갭을 의미한다. △d는 압력-감지 다이어프램(102a)의 압력 감도 변화를 나타내고, S는 전극들(105a,105b)의 표면에 대조되는 각 면적과 단순함을 위하여 전극들(106a,106b)의 표면에 대조되는 면적을 나타낸다. 커패시턴스 C_s와 C_x는 다음과 같이 주어진다.

(수학식 2)

C_s= εS/(d + △d)

(수학식 3)

C_x= εS/d

식(2),(3)은 식(1)에 대입한다.

(수학식 4)

K₁= -△d/d

확실하게 압력 P는 식(1)에서 얻을 수 있다.

도 18에는 압력 P 함수인 도 16의 센서부(114)로부터 신호를 이끌어내기 위한 센서 신호 처리 회로가 나타나 있다.

도 18에 나타난 바와 같이 센서 커패시터(114a)의 입력은 버퍼(113a)와 스위칭부(112)를 통하여 AC 파워 서플라이(111)에 연결된다. 기준 커패시터(114b)의 입력은 버퍼(113b)와 스위칭부(112)를 통하여 AC 파워 서플라이(111)에 연결된다. 증폭부(115)는 센서부(114)의 출력에 연결된다. CPU(Central Processing Unit)(117)는 A/D(Analog-to-Digital) 컨버터(116)를 통하여 증폭부(115)의 출력과 연결된다.

증폭부(115)는 연산 증폭기(115a)와 커패시터(115b)를 포함한다.

비반전 입력단(+), 반전 입력단(-)과 연산 증폭기(115a)의 출력단은 각각 접지(ground:G)와 커패시터(114a,114b)의 노드(114c)와 A/D 컨버터(116)에 연결된다. 커패시터(115b)는 커패시터들(114a,114b)의 노드(114c)와 연산 증폭기(115a)의 출력단에 연결된다.

CPU(117)은 스위칭동작을 위한 컨트롤 신호(118)을 스칭부(112)에 출력하고, 스위칭부(112)의 매 스위칭동작을 위한 A/D 컨버터(116)로부터 결합된 신호 출력을 계산 처리한다. V₁은 AC 파워 서플라이(111)로 부터 출력되는 전압이고, C_f는 커패시터(115b)의 커패시턴스이고, 파워 서플라이(111)가 센서 커패시터(114a)에 연결될 때 증폭부(115)로부터 출력되는 전압 V₁₀₁은다음과 같이 주어진다.

(수학식 5)

V₁₀₁= -C_sV₁/C_f

파워 서플라이(11)가 참조 커패시터(114b)와 연결될 때 증폭부(115)로부터 출력되는 전압 V₁₀₂는 다음과 같이 주어진다.

(수학식 6)

V₁₀₂= -C_rV₁/C_f

그러므로 식(1)에 의해서 나타나는 K₁은 아래 식(7)에 의해서 얻어진다.

(수학식 7)

(V₁₀₁-V₁₀₂)/V₁₀₁= (C_s-C_r)/C_s= K₁

도 18에 나타난 신호처리 회로에서, 배선 커패시턴스와 버퍼들(113a,113b)의 옵셋과 연산 증폭기(115a)등으로 인해서 식(5),(6)에 의해 나타난 관계는 알맞게 얻을 수 없다. 더욱이 e₁₀₁, e₁₀₂과 e₁₀₃은 버퍼들(113a,113b)의 옵셋과 연산 증폭기(115a)로 인하여 에러가 발생하는 것이고, 증폭부(115)로부터 출력되는 전압 V₁₀₁과 V₁₀₂은 다음과 같이 주어진다.

(수학식 5a)

V₁₀₁= -C_s(V₁+ e₁₀₁)/C_f+ e₁₀₃

(수학식 5b)

V₁₀₂= -C_r(V₁+ e₁₀₂)/C_f+ e₁₀₃

식(5a)와 식(6a)에 나타낸 바와 같이, 에러 e₁₀₁은 e₁₀₃을 제거할 수 없다. 배선 커패서턴스를 동일하게 적용한다. 이러한 이유에 의해서 단지 회로에 의한 에러들을 포함하는 측정 결과를 얻을 수 있다.

게다가 일반적인 센서 신호 처리 회로에서 식(1)은 식(5a)와 식(6a)로부터 얻을 수 없다.

온도 변화등에 의해서 나타나는 요소에 의한 에러들은 제거할 수 없다.

일반적인 센서 신호 처리 회로에 따르면, 결과적으로 회로와 요소에 의한 에러가 모두 포함되어 있기 때문에 정확한, 즉 정확성이 높은 측정 결과를 얻을 수 없다는 문제가 있다.

본 발명은 상기의 문제를 해결하기 위한 것으로, 센서의 측정 정확성을 향상시킬 수 있게 디자인된 센서 신호 처리 장치를 제공하는데 그 목적이 있다.

도 1은 도 16, 17에 나타난 압력 센서에 의해 적용되는 본 발명의 제 1 실시예에 따른 센서 신호 처리 회로를 나타낸 회로도

도 2는 두 방향으로부터 적용되는 압력들간의 차를 검출하기 위한 정전 용량형 압력 센서를 나타낸 단면도

도 3은 도 2의 센서부의 회로도

도 4는 도 2와 도 3에 나타난 정전 용량형 압력 센서에 적용되는 본 발명 제 2 실시예에 따른 센서 신호 처리 회로를 나타낸 회로도

도 5는 저항형 압력 센서의 평면도

도 6은 도 5에 나타낸 압력 센서의 I-I'선상에 따른 단면도

도 7은 도 5와 도 6에 나타낸 압력 센서에 적용되는 본 발명 제 3 실시예에 따른 신호 처리 회로를 나타낸 회로도

도 8은 도 7에 나타낸 센서 신호 처리 회로가 부분적으로 향상됨에 의해서 얻어지는 본 발명 제 4 실시예에 따른 센서 신호 처리 회로를 나타낸 회로도

도 9a 내지 도 9d는 도 8의 센서 신호 처리 회로의 스위칭부에 컨트롤신호를 공급하는 시간당 특성도

도 10은 도 4의 증폭부에 DC 바이어스 보상 레지스터를 갖는 본 발명 제 5 실시예에 따른 센서 신호 처리 회로를 나타낸 회로도

도 11은 동기 검출에 의해 센서부에 발생하는 기생저항의 영향을 제거하는 본 발명 제 6 실시예에 따른 센서 신호 처리 회로를 나타낸 회로도

도 12는 도 11에 나타난 센서 신호 처리 회로의 기본 배열을 나타낸 회로도

도 13은 도 10의 센서부에 발생하는 유도 저항을 제거하는 본 발명 제 7 실시예에 따른 센서 신호 처리 회로를 나타낸 회로도

도 14는 도 13에 나타난 센서 신호 처리 회로의 기본 배열을 나타낸 회로도

도 15는 도 1에 나타낸 회로를 변형한 본 발명 제 7 실시예에 따른 센서 신호 처리 회로를 나타낸 회로도

도 16은 압력이 한방향으로 가해질 때의 정전 용량형 압력 센서의 단면도

도 17은 도 16의 센서부의 Ⅱ-Ⅱ'선상의 단면도

도 18은 도 16과 도 17에 나타난 압력 센서에 적용하는 일반적인 센서 신호 처리 회로를 나타낸 회로도

상기 목적을 달성하기 위해서, 본 발명은 측정되는 물리량의 변화와 일치하여 변화하는 특성을 갖는 센서 수단을 포함하는 센서 신호 처리 장치를 제공한다. 전력 공급 수단은 센서 수단, 스위칭 수단이 다른 극성을 갖는 두 시스템에 파워를 공급한다. 두 시스템의 파워의 혼합을 방해함과 동시에 전력 공급 수단으로부터 두 시스템의 전력의 결합을 스위칭하기 위해 전력 공급 수단과 센서 수단이 연결되어 있고, 스위칭 수단의 매 스위칭 동작을 위해 센서 수단으로부터 출력되는 복수개의 신호간의 차이간 비율을 얻기 위한 계산 수단이 있다.

바람직한 실시예의 설명

첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명하면 다음과 같다.

(제 1 실시예)

도 1은 도 16과 도 17에 도시된 정전용량 타입의 압력 센서에 적용된 본 발명의 제 1 실시예에 따른 센서 신호 처리 회로를 나타낸다.

도 1에 도시된 상기 센서 신호 처리 회로에서, 전력 공급부(11)는 서로 다른 극성을 갖는 두개의 시스템의 AC 전원들(11a, 11b)로 구성된다. 센서부(14)(도 16의 상기 센서부(114)로 대치시킬 수 있음)는 기준(referance) 캐패시터(14b)(도 16의 상기 기준 캐패시터로 대치시킬 수 있음)로 구성된다. 후에 기술될 두개의 캐패시터(14a, 14b)는 온도 및 습도 특성을 갖는다.

스위칭부(12)는 상기 전력 공급부(11)의 상기 출력과 상기 센서부(14)의 상기 입력 사이에 위치된다. 상기 스위칭부(12)는 상기 전원(11a)을 센서 캐패시터(14a)에 연결하기 위한 스위치(12a)와, 상기 전원(11b)을 기준 캐패시터(14b)에 연결하기 위한 스위치(12b)와, 상기 전원(11a)을 상기 기준 캐패시터(14b)에 연결하기 위한 스위치(12c)와, 상기 전원(11b)을 상기 센서 캐패시터(14a)에 연결하기 위한 스위치(12d)와, 상기 기준 캐패시터(14b)의 상기 입력을 접지단(G)에 연결하기 위한 스위치(12e)로 구성된다. 상기 스위치들(12a 내지 12d)은 2 입력/2 출력의 전교(bridge)로 구성된다.

버퍼들(13a, 13b)은 상기 스위칭부(12)와 센서부(14) 사이에 연결된다. 상기 버퍼들(13a, 13b)은 상기 스위칭부(12)의 스위치들(12a 내지 12d)이 온(ON)되었을 때 발생되는 작은 온(ON) 저항에 의한 에러들을 소거한다. 그러므로, 만약 상기 스위치들(12a 내지 12d)이 이상적인 스위치들이라면, 그들의 온(ON) 저항은 무시할 정도로 작으므로, 상기 버퍼들(13a, 13b)은 필요하지 않을 것이다.

상기 센서부(14)로부터의 출력 신호를 증폭하고 출력하기 위한 증폭부(15)는 상기 센서부(14)의 출력에 연결된다. 연산부와 같은 기능을 하는 CPU(17)는 A/D 변환기(converter)(16)를 통해 상기 증폭부(17)의 출력에 연결된다.

상기 증폭부(17)는 연산 증폭기(operational amplifier)(15a) 및 캐패시터(15b)로 구성된다. 상기 연산 증폭기(Operational Amplifier)(15a)의 비반전 입력 단자(+), 반전 입력 단자(-) 그리고 출력 단자는 상기 접지단(G), 상기 기준 캐패시터들(14a, 14b)의 노드(14c) 그리고 상기 A/D 변환기(16)에 각각 연결된다. 상기 캐패시터(15b)는 상기 캐패시터들(14a, 14b)의 상기 노드(14c)와 상기 연산 증폭기(operational amplifier)(15a)의 상기 출력 단자 사이에 연결된다. 여기에서 저항이 상기 캐패시터(15b) 대신에 사용할될 수 있다는 점을 주목해야 한다.

상기 CPU(17)는 상기 전력 공급부(11)와 상기 센서부(14) 사이의 스위칭 연결을 위하여 상기 스위칭부(12)에 제어 신호(18)들을 출력하고, 상기 스위칭부(12)가 스위칭 동작을 수행할 때마다 상기 A/D 컨버터(16)로부터 출력되는 많은 신호들의 조합으로 연산 처리를 수행한다.

상기 CPU(17)로부터의 상기 제어 신호들(18)은 짧은 시간 안에 4개의 경로를 통하여 상기 전력 공급부(11)와 센서부(14)의 연결을 전환하는데 사용된다. 그러나, 상기 두개의 시스템들의 상기 AC 전원(11a, 11b)으로부터의 출력들을 혼합한 모든 조합들은 억제되지 못할 것이다. 보다 구체적으로, 턴온(Turn-ON)될 때 상기 AC 전원들(11a, 11b)을 상기 센서 캐패시터(14a)에 연결하는 상기 스칭부(12)의 스위치들(12a, 12d)의 조합, 턴온될 때 상기 두개의 AC 전원들(11a, 11b)을 상기 기준 캐패시터(14b)에 연결하는 스위치들(12b, 12c)의 조합들은 억제되지 못한다.

상기 CPU(17)에 의해 수행되는 상기 연산 처리에서, 상기 스위칭부(12)의 모든 스위칭 동작을 위하여 순차적으로 입력되는 제 1 내지 제 4 신호들의 상기 제 1 및 제 2 신호의 제 1 변이와 상기 제 3 과 제 4 신호들의 사이의 제 2 변이에 따라서 상기 CPU(17)는 상기 제 1, 제 2 변이간의 비율을 계산하므로써 압력(P)의 획득을 위한 물리적인 양을 얻는다.

도 18에 도시된 종래의 센서 신호 처리 회로에서, 배선 정전용량과 상기 버퍼들(113a, 113b)의 오프셋과 연산 증폭기(operational amplifier)(115a)와 같은 에러 요인들이 존재한다. 이것은 도 1에 도시된 상기 센서 신호 처리 회로에 적용한다. 그러나, 본 발명의 상기 센서 신호 처리 회로에 따르면, 상기 에러 요인들은 상기 기술한 바와 같이 신호 처리에 의해서 소거될 수 있기 때문에 회로로 인한 에러들 없이도 측정 결과를 얻을 수 있다.

상기 버퍼들(13a, 13b)의 오프셋들과 연산 증폭기(operational amplifier)(15a)로 인한 에러들이 각각 e₁', e₂', e₃'으로 표현된다고 가정하자.

이러한 에러들의 소거 원리는 다음과 같다. V₁₁과 V₂₂를 상기 전력 공급부(11)의 상기 전원들(11a, 11b)로부터의 출력 전압이라고 하고, C_f를 상기 증폭부(15)의 상기 캐패시터(15b)의 정전용량이라고 가정하자.

무엇보다도, 상기 CPU(17)는 짧은 시간 내에 제어 신호로써 신호들 S₁내지 S₄를 차례로 출력한다. 이러한 신호들은 표 1에 설명된 것과 같은 방식으로 상기 스위칭부(12)의 상기 스위치들(12a 내지 12e)을 온/오프 제어하는데 사용된다.

이 경우에, 상기 버퍼(13b)의 비반전 입력 단자(+)는 상기 신호들 S₃과 S₄를 사용하여 상기 스위치(12e)를 온시키므로써 접지단과 연결된다. 이것은 상기 버퍼(13b)의 상기 비반전 입력 단자(+)가 플로팅되는 것을 방지한다.

	스위치 12a	스위치 12b	스위치 12c	스위치 12d	스위치 12e
신호s1	on	on	off	off	off
신호s2	off	off	on	on	off
신호s3	on	off	off	off	on
신호s4	off	off	off	on	on

상기 신호들 S₁내지 S₄가 상기 스위칭부(12)에 공급되면, 상기 증폭부(15)로부터의 출력 전압들 V₁내지 V₄는 다음과 같이 표현될 수 있다.

(수학식 8)

V₁= [C_s(V_i1+ e₁) + C_r(V_i1+ e₂)]/C_f+ e

(수학식 9)

V₂= [C_s(V_i2+ e₁) + C_r(V_i1+ e₂)]/C_f+ e₃

(수학식 10)

V₃= -C_s(V_i1+ e₁)/C_f+ e₃

(수학식 11)

V₄= -C_s(V_i2+ e₁)/C_f+ e₃

(V₁-V₂)/(V₃- V₄)는 상기 식 (8) 내지 (11)로부터 다음과 같이 계산할 수 있다.

(수학식 12)

(V₁-V₂)/(V₃- V₄) =

(C_sV_i1+ C_rV_i2_ C_sV_i2- C_rV_i1)/(C_sV_i1-C_sV_i2)

따라서, 상기 에러들 e₁내지 e₃은 소거될 수 있다.

상기 AC 전원들(11a, 11b)로부터의 출력 전압들 V_i1과 V_i2는 이상적으로 다음과 같이 표현되는 관계를 갖는다.

(수학식 13)

V_i1= -V_i2

그러나, 전압의 불안정한 파동이 발생될 수 있다. 그러므로,

(수학식 14)

V_i1= -αV_i2

여기에서 상기 α(α＞ 0 )는 에러 계수이다.

상기 식 (14)을 상기 식 (12)에 대입하면 다음과 같다.

(수학식 15)

(V₁-V₂)/(V₃- V₄) = (C_s- C_x)/C_s(= K₁)

따라서, 식 (1)을 얻을 수 있다. 분명히, 식 (15)에서 상기 에러 계수 α가 소거되므로, 상기 측정 결과는 전압 변동으로 인하여 에러를 포함하지 않을 것이다.

상기 설명이 상기 버퍼들(13a, 13b)의 상기 오프셋들과 연산 증폭기(operational amplifier)(15a)에 의한 상기 에러들 e₁내지 e₃의 상기 경우를 예시하였음에도 불구하고, 배선 정전용량과 같은 기타 에러 요인들은 상기와 같은 동일한 원리에 의해서 소거될 수 있다. 게다가, 회로(도시하지 않음)가 도 1에 도시된 상기 센서 신호 처리 회로에 통합되어지더라도, 상기 통합된 회로에 의한 에러들도 또한 소거될 수 있다.

상술한 바와 같이, 상기 두개의 시스템의 상기 전원들(11a, 11b)로부터의 출력들의 4가지 조합은 상기 센서부(14)에 공급되고, 각 조합들의 스위칭에 따른 상기 센서부(14)로부터 4가지 신호들의 출력간의 상기 변이들 간의 비율이 얻어지므로, 상기 측정 결과로부터 오프셋 등과 같은 회로에 인한 에러들은 소거된다. 이러한 방법은 Fourth-quadrant ratio metric method으로 언급될 것이다.

상기 센서 캐패시터(14a)와 기준 캐패시터(14b)가 온도 및 습도 특성을 가질지라도 이러한 특성으로 인한 성분으로 인한 에러들은 상기 측정 결과로부터 소거될 수 있다.

상기 캐패시터들(14a, 14b)의 온도 특성은 우선적으로 설명할 것이다. 상기 캐패시터들(14a, 14b)의 온도 특성은 주로 기초(Pedestal) 기판(101)과 얇은 다이어프램(Diaphragm) 기판(102)(도 16)의 열적 팽창으로부터 기인한다. 상기 기판들(101, 102)의 평평한 모양은 사각형임에도 불구하고, 그것들은 원형일수도 있다. 그러므로, 만약 상기 센서 캐패시터(14a)가 디스크를 위하여 약간 굴곡지게 도시되도록 개략화되었다면 그 주변은 완벽하게 고정되고, 정전용량 C_s의 온도 특성은 다음과 같이 주어진다.

(수학식 16)

게다가, 상기 기준 캐패시터(14b)의 압력 감도가 0이라고 가정하면, 정전용량 C_π는 다음과 같다.

(수학식 17)

식 (16)및 식 (17)에서, 압력(P)과 포아슨 비(ν)는 온도 특성을 갖지 않는 매개변수이고, 절연 상수(ε), 영의 계수(E), 압력 감도를 갖는 다이어프램(102a)의 두께(t)와 반경(r)(도 16) 그리고, 전극들(105a, 105b)사이의 간격(d)은 열적 팽창 등으로 인한 온도 특성을 갖는 매개변수이다.

ΔT를 기준 온도와의 온도차라 하면, 상기 기판들(1, 2)의 열적 팽창계수는 f(ΔT)로 표현될 수 있다. 만약 이러한 온도특성을 갖는 매개변수가 열적 팽창 계수에 도입된다면, 식 (18) 내지 (20)를 얻을 수 있다. 상기 기판 물질이 이방성 결정을 가지지 않는다고 가정해 보자.

(수학식 18)

t = t₀[1 + f(ΔT)]

(수학식 19)

r = r₀[1 + f(ΔT)]

(수학식 20)

d = d₀[1 + f(ΔT)]

식 (18) 내지 (20)에서, t₀, r₀그리고 d₀은 표준온도에서의 상기 압력 감도를 갖는 다이어프램(102a)의 두께와 반경 그리고 상기 전극들(105a, 105b) 사이의 간격을 각각 나타낸다.

만약 식(16)과 (17)을 식(18)내지 (20)에 대입하고, 온도 특성을 얻기 위해서 식(1)에도 대입하면, 식(21)을 얻을 수 있다.

(수학식 21)

K₁= 1- β/arctanh(β)

여기에서,

(수학식 22)

β = [3Pr₀ ⁴(ν²- 1)/(16Ed₀t₀ ³)]^1/2

식 (21)과 (22)에 나타난 바와 같이, 영의 계수(E)를 제외한 온도 특성을 갖는 모든 매개변수들이 소거되었다. 게다가, 상기 영의 계수(E)는 거의 영향력이 없기 때문에, 온도 변화에 의한 에러들은 식(1)을 해석하므로써 상기 측정 결과로부터 거의 소거될 수 있다.

상기 캐패시터들(14a, 14b)의 습도 특성은 다음에 기술할 것이다. 상기 캐패시터들(14a, 14b)의 습도특성은 주로 습도 변화에 따른 캐패시터 챔버들(103a, 103b)에서 절연상수(ε)의 변화에 의한 것이다. 그러나, 식(21)과 (22)에 나타난 바와 같이, 상기 절연상수(ε)는 식 (1)을 해석하여 소거될 수 있기 때문에, 습도 변화에 따른 에러들은 상기 측정 결과에서 소거된다.

상술한 바와 같이, 제 1 실시예의 상기 센서 신호 처리 회로에 따르면, 모든 회로에 의한 에러들은 A/D 변환에 따른 V₁내지 V₄에 대하여 (V₁-V₂)/(V₃- V₄)를 계산하므로써 측정 결과로부터 소거될 수 있다. 게다가, 식(1)은 (V₁-V₂)/(V₃- V₄)를 계산하여 얻을 수 있기 때문에, 온도 변화, 습도 변화 등과 같은 성분에 의한 에러들은 소거될 수 있다. 결과적으로, 회로나 성분으로 인한 에러들 없는 정밀하고 고도로 정확한 측정 결과를 얻을 수 있다.

상기 실시예에서, 상기 CPU(17)는 (V₁-V₂)/(V₃- V₄)를 계산한다. 그러나, 상기 계산은 아날로그 연산 동작이나 상기 CPU(17)에서 사용하지 않는 디지털 연산 회로에 의해 수행될 수도 있다.

(제 2 실시예)

본 발명에 따른 센서 신호 처리 회로는 두개의 방향에서 인가된 압력들 사이의 차이를 감지하기 위한 정전용량 타입 압력 센서에 적용될 수 있다. 도 2는 이러한 타입의 압력 센서의 구조를 나타낸다. 도 3은 센서부를 나타낸다.

도 2에 나타난 바와 같이, 센서부(34)는 양면에 압력 감도를 갖는 다이어프램들(22a, 22a')을 갖는다. 상기 센서부(34)에서, 오목한(recess) 부분들은 상기 다이어프램 기판들(22, 22')의 외부 표면의 중심 부분들에 형성되고, 상기 오목한 부분들의 하부 부분들은 상기 압력 감도를 갖는 다이어프램(22, 22a)을 형성한다.

상기 압력 감도를 갖는 다이어프램들(22a, 22a')을 포함하는 상기 다이어프램 기판들(22, 22')은 상기 실린더 형태에서 프레임 부재(21)의 양끝의 상기 개방된 부분들과 결합된다. 상기 다이어프램 기판들(22, 22')과 프레임 부재(21)에 의해 둘러싸인 상기 공간은 캐패시터 챔버(23)를 형성한다. 상기 압력 감도를 갖는 다이어프램(22a, 22a')은 상기 캐패시터 챔버(23)에 배치된 지지부(27)와 쌍을 이룬다. 중심지지 극판(28)은 상기 다이어프램 기판들(22, 22')과 평행하도록 상기 지지부(27)와 함께 형성되며 상기 다이어프램 기판들(22, 22')과 프레임 부재(21)와는 떨어져 있다. 상기 다이어프램 기판들(22, 22'), 프레임 부재(21), 지지부(27) 그리고 중심지지 극판(28)은 사파이어 유리 부재들과 같은 절연 멤버로 형성된다.

전도성의 박막으로 이루어진 고정된 전극들(25a, 26a)은 서로를 마주보도록 상기 다이어프램 기판들(22, 22')의 주변 부분들의 내부 표면에 형성된다. 도전성 박막으로 이루어진 유동성 전극들(25b, 26b)은 상기 고정된 전극들(25a, 26a)과 이미 설정된 거리를 갖고 상기 고정된 전극들(25a, 26a)의 맞은편에서 상기 중심지지 극판(28)의 양면의 가장자리에 형성된다. 제 1 센서 캐패시터(34a)는 한 쌍의 전극들(26a, 26b)과 그 사이에 채워지는 공기로 구성된다.

압력들 HP와 LP( HP ＜ LP)은 상기 압력 감도를 갖는 다이어프램(22a)의 상기 양면으로부터 이러한 배열을 갖는 상기 센서부(34)에 인가된다.

이때, 상기 압력 감도를 갖는 다이어프램들(22a, 22a')과 지지부(27)는 상기 압력 HP와 LP 간의 차이와 일치해서 상기 압력 감도를 갖는 가로막(22a) 쪽으로 함께 움직인다. 결과적으로, 상기 중심지지 극판(28)상의 전극(25b)은 중심지지 극판(28)과 함께 압력 감도를 갖는 다이어프램(22a)쪽으로 재배치되고, 상기 전극들(25a, 25b)사이의 간격은 감소되고, 정전 용량 C₁은 증가한다.

이때, 상기 전극(26b)도 상기 중심지지 극판(28)과 함께 상기 압력 감도를 갖는 다이어프램(22a)쪽으로 재배치되므로, 상기 전극들(26a,26b) 사이의 간격은 증가하고, 상기 제 2 센서 캐패시터(34b)의 정전 용량(C2)은 감소한다.

상기 제 1, 제 2 센서 캐패시터(34a, 34b)가 온도 특성을 갖더라도, 온도 변화에 성분으로 인한 에러들은 상기 제 1 실시예에서 설명한 것과 동일한 원리에 의하여 식(23)을 해석하므로써 측정 결과로부터 이론적으로 소거될 수 있다.

(수학식 23)

K₂= (C₁- C₂)/(C₁+ C₂)

상기 캐패시터 챔버(23)에서 공기의 절연상수를 ε, 상기 제 1 센서 캐패시터(34a)에서 상기 전극들(25a, 25b)사이의 간격(비측정 기간에서)과 상기 제 2 센서 캐패시터(34d)에서 상기 전극들(26a, 26b)사이의 간격을 d, 상기 압력 감도를 갖는 다이어프램들(22a, 22a')의 상기 압력 감도 변이를 Δd, 상기 전극들(25a, 25b)의 각 맞은편 면의 면적과 상기 전극들(26a, 26b)의 각 맞은편 면의 면적을 S라고 하면, 상기 정전 용량 C₁과 C₂는 다음과 같다.

(수학식 24)

C₁= εS/(d + Δd)

(수학식 25)

C₂= εS/(d - Δd)

식(23)에 식(24)과 (25)를 대입하면 다음과 같다.

(수학식 26)

K₂= -Δd/d

그러므로, 확실하게 상기 압력들 HP와 LP의 차이는 식 (23)으로부터 얻을 수 있다.

도 4는 도 2에서 상기 센서부(34)로부터 압력 차이의 기능과 같은 신호를 추출하기 위한 센서 신호 처리 회로를 나타낸다.

	Switch 12a	스위치 12b	스위치 12c	스위치 12d
신호 s5	on	on	off	off
신호 s6	off	off	on	on
신호 s7	on	off	on	off
신호 s8	off	off	off	on

상기 도 4의 센서 신호 처리 회로는 상기 도 2와 3에서 센서부(34)를 센서부(14)로 교체한 도 1의 회로와는 상이하다. 스위칭부(12)의 스위치들(12a 내지 12d)은 표 2에 나타난 바와 같이, 상기 CPU(17)로부터의 제어 신호들(18)(신호 s5 내지 s8)에 의하여 ON/OFF 제어된다. 상기 버퍼(13b)의 정입력 단자(+)는 상기 신호들(s5 내지 s8)이 출력되더라도 플로팅되지 않기 때문에 상기 스위칭부(12')가 스위치(12e)를 갖지 않음을 주목해야 한다.

상기 배열에서, 상기 버퍼들(13a, 13b)의 오프셋들과 증폭기(operational amplifier)(15a)에 의한 에러들(e₁내지 e₃)을 고려함에 있어서, 상기 신호들(s5 내지 s8)이 상기 스위칭부(12')에 인가되었을 때 상기 증폭부(15)로부터의 출력 전압(V₅내지 V₈)은 다음과 같이 표현된다.

(수학식 27)

V₅= -[C₁(V_i1+ e₁) + C₂(V_i2+ e₂)]/C_f+e₃

(수학식 28)

V₆= -[C₁(V_i2+ e₁) + C₂(V_i1+ e₂)]/C_f+e₃

(수학식 29)

V₇= -[C₁(V_i1+ e₁) + C₂(V_i1+ e₂)]/C_f+e₃

(수학식 30)

V₈= -[C₁(V_i2+ e₁) + C₂(V_i2+ e₂)]/C_f+e₃

만약 (V₅- V₆)/(V₇- V₈)이 식 (27) 내지 (30)로부터 계산되어지고, 전압 변화를 고려하여 식 (14)을 고려하여 대입하면 아래와 같다.

(수학식 31)

(V₅- V₆)/(V₇- V₈) = (C₁- C₂)/(C₁+ C₂) (= K₂)

따라서, 오프셋들과 전압 변화들에 의한 회로에 인한 에러들은 소거될 수 있고, 식 (23)을 얻을 수 있다. 결과적으로, 온도 변화로 인한 성분으로 인한 에러들이 소거된 측정 결과는 식(23)에 의하여 구할 수 있다.

양쪽에서 인가된 압력들 사이의 차이를 감지하는 형태의 정전용량 타입 압력 센서도 상기 제 1 실시예에서와 같이 fourth-quadrant ratio metric method을 이용하여 회로 및 성분으로 인한 에러가 없는 정밀하고 고도로 정밀한 측정 결과를 얻을 수 있다.

상기 CPU(17)에 의해 수행되는 연산 처리에 있어서, 상기 스위칭부(12, 12')의 모든 스위칭 동작을 위한 4개의 신호 입력들이 사용된다. 그러나, 본 발명에서는 회로나 성분들로 인한 에러들은 많은 신호들 사이의 변이 사이의 비율을 계산하므로써 모두 소거될 수 있다. 연산 처리되는 많은 신호들은 4개로 한정되지 않는다. 그리고, 만약 상기 센서부가 유도저항에 의한 센서 성분에 의하여 형성된다면, 본 발명은 예를들어 다양한 인덕턴스 압력 개그(gage)와 같은 인덕턴스 타입의 센서를 사용할 수 있다.

(제 3 실시예)

유도저항 타입의 압력 센서에 본 발명에 따른 상기 센서 신호 처리 회로를 적용한 예는 후에 기술할 것이다. 유도저항 타입의 압력 센서에서, 압전기 유도저항 성분과 같은 왜곡 개그는 상기 압력 감도를 갖는 다이어프램이 인가된 압력에 의하여 왜곡되어질 때 상기 왜곡 게이지의 유도저항의 변화에 근거하여 외부에서 인가된 압력을 측정하기 위하여 상기 압력 감도를 갖는 다이어프램 상에 위치된다.

도 5의 유도저항 타입의 압력 센서에서, 센서부(54)에 형성된 다이어프램 기판(42)은 n-형 실리콘으로 구성된다. 오목하게 들어간 부분은 도 6에서와 같이 상기 다이어프램 기판(42)의 하부면의 중심부분에 형성되고, 상기 오목한 부분의 하부는 압력 감도를 갖는 다이어프램(42a)을 형성한다.

p-형 불순물층으로 구성되는 압전기 유도저항 성분들(센서 성분)(44a 내지 44b)은 상기 압력 감도를 갖는 다이어프램(42a)상의 양측부에 형성된다. 상기 압전기 유도전항 성분(44a)은 상기 압력 감도를 갖는 다이어프램(42a)의 가장자리를 따라서 형성되고, 상기 압전기 유도저항 성분(44b)은 상기 압력 감도를 갖는 다이어프램(42a)의 가장자리에서 중심으로 확장된다.

도 6에 도시된 바와 같이, SiO₂로 구성되는 인터레벨(Interlevel) 절연막(45)은 상기 압력 감도를 갖는 다이어프램(42a)상에 형성되고, 금속으로 이루어진 단자들(46a 내지 46c)과 연결자(interconnection)들(47a 내지 47c)은 상기 인터레벨(interlevel) 절연막(45)상에 형성된다. 상기 단자(46a)는 전원공급 단자이고, 상기 인터레벨 절연막(45)에서 플러그(48a)를 통해 압전기 유도저항 성분(44a)의 한쪽 끝에 연결된다.

상기 단자(46c)는 전원 공급 단자이고, 상기 인터레벨 절연막(47c)에서 상기 연결자(47c)와 플러그(도시하지 않음)를 통해서 상기 압전기 유도저항 성분(44b)의 한쪽 끝에 연결된다. 상기 단자(46b)는 출력 단자이고 상기 인터레벨 절연막(45)에서 상기 연결자(47c)와 플러그(47c)를 통해서 상기 압전기 유도저항 성분들(44a 내지 44c)의 각기 다른 끝에 연결된다.

정(+)압력(P)이 상기 다이어프램 기판(42)의 상기 상부 표면에 인가되면, 상기 다이어프램 기판(42)의 상기 압력 감도를 갖는 다이어프램(42a)은 상기 다이어프램 기판(42)의 하부면으로 반사한다. 상기 압력 감도를 갖는 다이어프램(42a)이 반사하면, 상기 압전기 유도저항 성분(44a)은 그 길이 방향으로 수축한다.

결과적으로, 압전기 유도저항 성분의 저항 R_v는 R에서 R + ΔR(ΔR ＜ 0)로 변화한다. 이때, 상기 압전기 유도저항 성분(44b)이 상기 길이 방향으로 확장되므로, 상기 압전기 유도저항 성분(44d)의 유도저항 R_d는 R에서 R -ΔR(ΔR ＜ 0)로 변한다.

이와는 반대로, 부(-)압력이 상기 다이어프램 기판(42)의 상부면에 인가되면, 상기 압력 감도를 갖는 다이어프램(42a)은 상기 다이어프램 기판(42)의 상부면을 향해 반사한다. 압력 감도를 갖는 다이어프램(42a)이 반사함에 따라서, 압전기 유도저항 성분(44a)은 그 길이 방향으로 확장한다. 결과적으로, 상기 압전기 유도저항 성분(44a)의 유도저항 R_V는 R에서 R + ΔR (ΔR ＞ 0)로 변화한다. 이때, 압전기 유도저항 성분(44b)이 길이 방향으로 수축하므로, 상기 압전기 유도저항 성분(44b)의 상기 유도저항 R_d는 R에서 R - ΔR (ΔR ＞ 0)로 변한다.

상술한 바와 같이, 압전기 유도저항 성분(44a, 44b)의 상기 유도저항 R_v와 R_d는 상기 다이어프램 기판(42)에 인가된 압력(P)과 반대 방향으로 변하고, 따라서 상기 압전기 유도저항 성분들(44a, 44b)의 상기 노드인 상기 단자(46b)의 전위가 변화한다. 상기 단자(46b)가 연산 처리하므로써 상기 인가된 압력(P)를 얻을 수 있다.

도 7은 도 5의 압력(P)의 기능을 갖는 단자(46)의 전위와 같은 신호를 상기 센서부(54)로부터 추출하기 위한 신호 처리 회로를 나타낸다.

도 7에 도시된 상기 센서 신호 처리 회로는 도 5와 6에 도시된 상기 센서부(54)가 상기 센서부(14)로 대치된 도 1에 도시된 회로와는 상이하다. 전원부(51)는 서로 다른 극성을 갖는 두개의 시스템의 DC 전원들(51a, 51b)로 구성된다.

상기 전원(51a, 51b)으로부터의 출력 전압 V_i3과 V_i4는 이상적으로 V_i4로 나타내지는 다음과 같은 관계를 갖는다.

(수학식 32)

V_i3= -V_i4

그러나, 전압 변동이 발생하면 이러한 출력 전압들은 다음과 같이 표현될 것이다.

(수학식 33)

V_i3= -αV_i4

증폭부(55)는 연산 증폭기(operational amplifier)(55a)와 유도저항(R_f)을 갖는 저항(55b)으로 구성된다. 스위칭부(12')의 스위치들(12a 내지 12d)은 상기 CPU(17)로부터의 제어 신호들(18)( 신호들 s9 내지 sC)에 의해 온/오프 제어된다. 상기 신호들 s9 내지 sC는 상기 신호 s5 내지 s8(표 2)를 가르킨다.

이러한 배열에서, 상기 버퍼들(13a, 13b)의 오프셋들과, 연산 증폭기(operational amplifier)(55a)에 의한 에러들 e₁내지 e₃을 고려하여 상기 신호들(s9 내지 sC)이 상기 스위칭부(12')에 인가될 때 상기 증폭부(15)로부터의 출력 전압들(V₉내지 V_c)은 다음과 같이 주어질 수 있다.

(수학식 34)

V₉= - R_f[R_v(V_i2+ e₂) + R_d(V_i1+ e₁)]/R_vR_d+ e₃

(수학식 35)

V_A= - R_f[R_v(V_i1+ e₂) + R_d(V_i2+ e₁)]/R_vR_d+ e₃

(수학식 36)

V_B= - R_f[R_v(V_i1+ e₂) + R_d(V_i1+ e₁)]/R_vR_d+ e₃

(수학식 37)

V_C= - R_f[R_v(V_i2+ e₂) + R_d(V_i2+ e₁)]/R_vR_d+ e₃

만약 (V₉- V_A)/(V_B- V_C)를 식 (34) 내지 (37)로부터 계산하고, 식(33)은 전압 변동을 고려하여 대입한다.

그러면,

(수학식 38)

(V₉- V_A)/(V_B- V_C) = (R_d- R_v)/(R_d+ R_v)

따라서, 오프셋들과 전압 변동으로 인한 회로에 의한 에러들은 소거된다.

(수학식 39)

R_v= R + ΔR, R_d= R - ΔR

식 (39)을 식 (38)에 대입하면 다음과 같다.

(수학식 40)

(V₉- V_A)/(V_B- V_C) = -ΔR/R

상술한 바와 같이, 인가된 압력(P)은 (V₉- V_A)/(V_B- V_C)으로부터 상기 압전기 유도저항 성분들(44a , 44b)의 유도저항들 사이의 변화율을 구하므로써 얻을 수 있다.

비록 상기 압전기 유도저항 성분들(44a, 44b)이 온도 특성을 가질지라도, 온도 변화에 의한 성분에 의한 에러들은 제 1 실시예에서 설명한 것과 동일한 원리에 의하여 (R_d- R_v)/(R_d+ R_V)를 계산하므로써 측정 결과로부터 이론적으로 소거될 수 있다.

그러므로, 만약 (V₉- V_A)/(V_B- V_C)이 A/D 변환 이후에 V9 내지 Vc에 관하여 계산된다면, 회로나 성분에 의한 에러들을 포함하지 않는 정밀하고 고도로 정확한 측정 결과를 얻을 수 있다.

(제 4 실시예)

도 7에 도시된 센서 신호 처리 회로에서, 서로 다른 극성을 갖는 전원들(51a, 51b)이 압전기 유도저항 성부들(44a, 44b)에 각각 연결되면, 센서부(54)의 출력 레벨은 단일 전원(51a 또는 51b)이 상기 두개의 압전기 유도저항 성분들(44a, 44b)에 연결되었을 때의 레벨보다 상당히 낮아진다. 보다 구체적으로, 전압 V₉와 V_A는 크기의 약 2 오더(Order) 만큼 전압 V_B와 V_C보다 레벨이 더 낮다. 만약 이러한 전압 V₉내지 V_C가 실제 회로에 의하여 A/D 변환된다면, 작은 값은 해석으로 인한 A/D 변환이 정확하지 않을 수도 있다.

도 8은 상기한 문제를 해결하기 위한 센서 신호 처리 회로이다. 도 8에 나타난 바와 같이, CPU(17)로부터 제어 신호들(18)로써 순차적으로 출력되는 신호들 s9'내지 sC'은 상기 제 3 실시예에서의 신호 s9 내지 sC와 같이 스위칭부(12')의 스위칭 동작을 제어하는데 사용된다. 상기 신호들 sB'과 sC'을 위한 상기 출력 시간은 상기 신호들 s9'과 sA'의 출력 시간의 1/100으로 설정됨을 주목해야 한다. 예를들어, 도 9a와 9b에 도시된 바와 같이 상기 신호들 s9'과 sA'의 출력 시간이 10msec라면, 도 9c와 9d에 도시된 바와 같이 상기 신호들 sB'과 sC'의 출력 시간은 1.0msec로 설정된다.

그러므로, 상기 신호들 s9'과 sA'이 공급되면 상기 스위칭부(12')의 듀티비(Duty ratio)는 100%이고, 상기 신호들 sB'과 sC'이 공급되면 상기 스위칭부(12')의 듀티비(Duty ratio)는 1%이다. 이것은 단일 전원(51a 또는 51b)이 상기 센서부(54)의 두개의 압전기 유도저항 성분들(44a, 44b)에 연결되어지는 동안의 주기를 단축시킨다. 이 주기는 서로 다른 극성을 갖는 상기 전원(51a, 15b)이 각각 상기 압전기 유도저항 성분들(44a, 44b)에 연결되어는 동안의 주기의 1/100이 된다.

증폭부(55')는 연산 증폭기(Operational amplifier)와 저항(55b) 뿐만아니라 캐패시터(55c)를 갖는다. 상기 캐패시터(55c)는 상기 스위칭부(12')가 1%의 듀티비(duty ratio)로 동작할 때 상기 센서부(54)로부터의 출력으로부터 AC 성분을 소거하기 위한 적분 캐패시터이다. 상기 캐패시터(55c)의 정전 용량은 충분히 큰 시정수를 얻을 수 있도록 설정된다.

상기 신호들 sB'과 sC'이 상기 스위칭부(12')에 공급되면, 상기 센서부(54)는 하이 레벨을 갖는 펄스와 같은 신호를 출력한다.

그러나, 상기 증폭부(55')로부터의 출력 전압들 V_B'과 V_C'의 레벨은 이 신호들이 캐패시터(55c)를 포함하는 상기 증폭부(55')를 통과하므로써 출력 전압들 V₉'과 V_A'의 레벨과 유사한 레벨로 감소시킬 수 있다. 이러한 경우에, 상기 전압들 V₉'과 V_c'는 상기 신호들 s9' 내지 sC'이 상기 스위칭부(12')에 공급되었을 때 상기 증폭부(15)로부터의 출력 전압들이다.

이것은 상기 A/D 변환기(16)가 상기 DC전원들(51a, 51b)과 압전기 유도저항 성분들(44a, 44b) 사이의 연결 상태에 관계없이 항상 유사한 레벨들은 갖는 신호들(V₉' 내지 V_C')을 A/D 변환시킬 수 있으므로 A/D 변환의 분석이 증가될 수 있게 만든다.

상기 신호들 sB'과 sC'이 출력되면, 상기 CPU(17')는 고유의 레벨로 A/D 변환된 신호에 의해서 지시되는 상기 레벨로 복구한 후에 연산 처리를 수행한다. 예를 들면, 샘플링에 의한 A/D 변환기(16)에 의하여 A/D 변환된 신호들의 레벨이 상기 신호의 상기 고유 레벨의 1/100이면, 상기 CPU(17')는 상기 A/D 변환된 신호들에 의해 지시되는 상기 레벨을 100배 시켜 연산 처리를 수행한다. 이러한 방식으로 상기 CPU(17')가 A/D 변환 바로 이후에 수행되는 레벨에 따라서 연산 처리를 수행하기 때문에 올바를 처리 결과를 얻을 수 있다.

상기 본 발명의 제 4 실시예에서, 적분 소자를 갖는 회로는 상기 적분 캐패시터(55c) 대신에 증폭부(55')와 상기 A/D 변환기(16) 사이에 포함될 수 있다. 게다가, 상기 스위칭부(12')의 듀티비는 그것이 1/n(n＞1)인 한에는 1%로 제한되지 않는다.

(제 5 실시예)

도 4에 도시된 상기 센서 신호 처리 회로에서, 상기 증폭부(15)의 연산 증폭기(operational amplifier)(15a)의 입력 임피던스가 정확히 무한대가 아니므로, 상기 연산 증폭기(operational amplifier)(15a)에 인가된 DC 바이어스는 반전 입력 단자에서 캐패시터들(34a, 34b)의 한 노드로 누설될 수 있다.

그러나, 상기 노드(34c)는 센서부(34)의 상기 캐패시터들(34a, 34b)과 상기 증폭부(15)의 캐패시터들(15b)에 의하여 DC적인 방법으로 외부 방향을 전류들로부터 절연되므로 상기 노드(34c)의 전압은 상기 누설 바이어스로 인하여 점점 상승한다. 이러한 이유로, 센서부(34)로부터의 출력 신호는 연산 증폭기(operational amplifier)(15a)의 반전 입력 단자(-)에 적절히 입력되지 않으므로 정확한 측정 결과를 얻을 수 없다. 누설 바이어스는 상기 캐패시터(15b)와 평행하게 상기 DC 바이어스 보상 저항을 상기 증폭부(15)에 연결하므로써 외부로 누설되록 만드는 것이다.

도 10은 도 4에서 보여준 센서 신호의 처리 회로도의 증폭단에서 DC 바이어스 보상 저항을 가진 회로도이다. 도 10에 도시한 바와 같이, 저항값 R_f를 가진 DC 바이어스 보상 저항(15c)이 캐패시터(15b)와 병렬로 연결되어 증폭단(15')의 입력과 출력 사이에 연결되어 있다. 도 4에서와 같은 기준 부호들은 도 10에서 같은 부분을 나타내며, 그것에 대한 기술내용은 생략한다.

이 실시예와 마찬가지로, 센서 신호 처리 회로에서, 회로적인 에러(circuit-based error)는 도 4에 도시된 센서 신호 처리 회로에서 fourth-quadrant ratio metric method을 사용하여 측정 결과로부터 제거될 수 있다.

표 2에 나타낸 것과 같이, 스위치(12a에서 12d)의 동작을 제어하기 위한 신호 s5에서 s8까지 일 때 증폭단(15')에서의 출력 전압 V₅₁에서 V₈₁는 스위칭단(12')에 다음과 같이 공급된다.

(수학식 41)

(수학식 42)

(수학식 43)

(수학식 44)

이 경우에,

(수학식 45)

여기서 ω는 AC 전력 공급원(11a 및 1b)에서의 출력전압 V_i1과 V_i2의 각주파수이고, δ₁은 회로의 오프셋 에러값이다.

(V₅₁- V₆₁)/(V₇₁- V₈₁)을 수식 (41)부터 (44)까지에 의해 계산하고, 수식(14)를 전압변화량을 고려하여 대입한다. 그러면,

(수학식 46)

저항값 R_f를 가진 DC 바이어스 보상 저항(15c)이 이 방식에 삽입될 때, 오프셋과 전압 변화량에 기인한 회로적인 에러(circuit-based error)는 DC 바이어스 보상 저항(15c)의 어떤 영향도 받지 않고 제거될 수 있고, 수식(23)을 얻을 수 있다. 결과적으로, 수식(23)에 의해 제거된 온도변화에 기인하는 구성요소적인 에러(element-based error)로부터 측정결과가 얻어진다.

(제 6 실시예)

도 2에 나타난 정전용량 타입 압력 센서는 게이지(gage) 압력 미터이고, 센서단(34)의 캐패시터 챔버(23)는 공기 배출구(air vent)인 하우징 비아(housing via)(도시되지 않음)의 바깥과 통해 있다. 이런 이유로, 먼지와 수분은 하우징(housing)의 바깥쪽으로부터 캐패시터 챔버(23)로 들어가고, 이러한 에러들로 인하여 캐패시터(34a 및 34b)와 병렬로 연결된 기생저항처럼 동작한다.

도 11은 동기 검출에 의한 기생 저항의 영향을 제거하기 위한 센서 신호 처리(processing) 회로도를 나타낸다. 도 11에 도시된 이 센서 신호 처리 회로도는 도 4에 도시된 회로도에 동기검출단(60)을 삽입하여 얻어진다.

도 11에 도시한 바와 같이, 먼지로 인해 각각 저항값 R₁과 R₂를 갖는 기생저항(34d 및 34e)과 같은 것이 센서단(34')의 캐패시터(34a 및 34b)에서 발생된다. 전력 공급단(11)의 AC 전력 공급원(11a 및 11b)으로부터 출력전압 V₁₁및 V₁₂이 다음과 같이 주어진다.

(수학식 47)

동기검출단(60)은 동기 신호 발생 회로(61), 스위치(62), 적분회로(63a 및 63b), 그리고 미분 증폭기(64)로 구성된다. 동기 신호 발생 회로(51)는 AC 전력 공급원(11a)으로부터 출력전압 V_i1을 모니터하기 위한 전력 공급단(11)의 AC 전력 공급원(11a)의 출력단에 연결되어 있고, 매시간(every time) 전압 V_i1의 동기신호(65) 출력은 정해진 전압값이다. 더 상세하게 나타내면, 매시간 0 또는 최대값 또는 최소값, 동기신호(65)가 되는 전압 V_i1은 출력이다.

스위치(62)는 하나의 고정되지 않은 콘택트과 두 개의 고정된(fixed) 콘택트를 가지고 있다. 이 콘택트 중에, 고정되지 않은 콘택트는 증폭단(15)의 출력단에 연결되어 있고, 고정된 콘택트는 적분 회로(63a 및 63b)의 입력단에 연결되어 있다. 스위치(62)는 동기 신호 발생 회로(61)로부터 동기 신호(65) 출력에 따라서 고정되지 않은 콘택트와 고정된 콘택트 사이를 연결하여 스위칭한다. 적분 회로(63a 및 63b)는 입력 신호와 출력 신호를 적분하여 얻어진다.

비반전 입력단(+), 반전 입력단(-), 그리고 미분 증폭시(64)의 출력단은 각각 적분회로(63a), 적분회로(63b), 그리고 A/D 컨버터(16)에 연결되어 있다.

기생저항(34d 및 34e)은 동기 검출에 의해서 제거될 수 있다. 이것은 도 12를 참고하여 다음에 기술될 것이다. 도 12는 도 11에서 센서 신호 처리 회로의 기본적인 배열을 나타낸 것이다.

도 12에 도시한 바와 같이, AC 전압 공급원(11x)에서 출력 전압 V_ix은 도 11의 AC 전압 공급원(11a 및 11b)에서 출력전압 V_i1및 V_i2과 일치한다. 캐패시터(34x)의 정전용량 C_x는 도 11에서 캐패시터(34a 및 34b)의 정전용량 C₁및 C₂와 일치한다. 병렬저항(34y)의 저항값 R_y는 도 11의 병렬 저항(34d 및 34e)의 저항값 R₁및 R₂와 일치한다. 적분회로(63x)는 도 11의 적분 회로(63a 및 63b)와 일치한다. V_o가 증폭단(15)에서의 출력전압이라고 하고, V_x가 적분회로(63x)에서의 출력전압이라고 하자.

상기와 같은 배열에서, 만약 AC 전압 공급원(11x)에서 출력전압 V_ix는

(수학식 48)

이고, 증폭단(15)에서의 출력 전압 V_o는 다음과 같이 주어진다.

(수학식 49)

))

수식(49)에 의한 전압 V_o의 경우는 전압 V_ix에 대하여 시간차 Δt를 가진 동기 검출을 고려한다. 이 경우에, 동기 검출은 전압 V_ix의 간격 1/2 주기에 AC 전압원(11)에서 출력전압 V_ix와 동기되어 증폭단(15)에서 출력전압 V_o의 적분값을 얻기위한 동작이다. 이 경우에, 전압 V_o의 동기 검출은 전압 V_ix로 인하여 시간차 Δt를 가지고 수행되기 때문에, 스위치(62')는 Δt에서 1/2f + Δt의 주기동안 적분회로(63x)에 증폭단(15)이 연결되어 있다. 여기서 f는 전압 V_ix의 주파수이고, 다음과 같은 관계를 가진다.

(수학식 50)

ω = 2πf

이 경우에, 적분회로(63x)로부터 출력전압 V_x는 다음과 같다.

(수학식 51)

수식(51)을 풀면, 다음 수식 (52a) 또는 (52b)를 얻는다.

(수학식 52a)

(수학식 52b)

만약 동기 검출이 AC 전압 공급원(11x)에서 출력전압 V_1x와 위상이 일치하여 수행되면, 수식 (52a)에 Δt = 0을 대입한다.

(수학식 53)

수식(53)에서 명확해지듯이, 병렬 저항(34y)의 저항값 R_y은 제거되고, 캐패시터(34x)의 정전용량 C_x는 병렬저항(34y)에 의한 영향을 받지 않고 측정된다.

전압 V_ix에서 위상이 일치하도록 동기 검출을 수행하기 위해서, 동기 신호 발생 회로(61)는 동기 신호(65) 출력이 매시간 전압 V_i1가 0이 되도록 하고, 전압 V_o는 전압 V_il이 0이 되는 순간과 0다음이 되는 순간의 사이 간격을 적분한다.

만약 동기 검출이 전압 V_ix에서 90°의 위상 지연으로 수행되면, 수식(52b)에 Δt = 1/(4f)를 대입한다.

(수학식 54)

수식(54)로부터 알 수 있듯이, 캐패시터(34x)의 정전용량 C_x가 제거되기 때문에, 병렬 저항(34y)의 저항값 R_y는 캐패시터(34x)에 의한 영향을 받지 않고 측정될 수 있다.

동기 검출이 전압 V_ix에서 90°의 위상 지연을 가지고 수행되면, 동기 신호 발생 회로(61)는 최대 또는 최소값이 되는 매시간 전압 V_i1을 동기 신호(65) 출력으로 하고, 전압 V_o는 V_i1이 최대값(또는 최소값)이 되는 순간과 최소값(최대값)이 되는 순간 사이의 간격에서 적분한다.

다시 도 11에 도시한 것을 보면, 센서 신호 처리 회로에서, 증폭단(15)의 출력전압 V_o는 AC 전력 공급원(11a)으로부터 출력 전압(V_i1)의 1/2 주기의 간격으로 두 적분 회로(63a 및 63b)에 교대로 출력한다. 적분 회로(63a 및 63b)에 의해 적분된 전압 V_x는 그 결과 반대의 극성을 가진다. 그러나, 미분 증폭기(64)가 적분 회로(63b)로부터 출력전압 V_x의 극성을 반전시키기 때문에, 미분 증폭기(64)는 극성들 중의 하나를 가지는 전압을 출력한다. 즉, 증폭단(15)에서 출력 전압 V_o는 스위치(62)와 미분증폭기(64)에 의해 AC/DC로 변환된다.

상기의 실시예에서, 두 개의 적분 회로(63a 및 63b)는 미분 증폭기(64)의 입력단에 연결되어 있다. 그러나 적분 회로중의 하나는 미분 증폭기(64)의 출력단에 연결되어 있다. 게다가, 동기 검출단(60)의 모든 기능 또는 동기 신호 발생 회로(61)의 기능을 제외한 기능은 CPU(17)에 의해 실행될 것이다.

도 12에 관하여 기술된 것과 같이, 센서단(34')의 캐패시터(34a 및 34b)에서 발생된 기생저항(34d 및 34e)의 영향은 동기 검출에 의해 제거될 수 있다. 도 11에 도시한 센서 신호 처리 회로는 아래에 기술된 것과 같이, fourth-quadrant ratio metric method를 사용하여 오프셋과 같은 회로적인 에러(circuit-based error)를 제거할 수 있다.

먼저, 동기 검출이 AC 전력 공급원(11a)에서 출력 전압 V_i1을 위상에 일치시킨 경우를 설명할 것이다.

표 2에 나타난 것과 같이, CPU(17)에서의 제어신호(18)(신호 s5에서 s8)가 스위칭단(12')에 공급될 때 증폭단(15')에서의 출력전압 V₅₂에서 V₈₂는 다음과 같이 주어진다.

(수학식 55)

(수학식 56)

(수학식 57)

(수학식 58)

여기서 δ₂는 회로에서 오프셋 에러이다. 수식 (55)부터 (58)에서, AC 전력 공급원(11a 및 11b)에서의 출력 전압 V_i1과 V_i2의 변화량을 고려해야 한다.

수식 (55)에서 (58)로부터 (V₅₂-V₆₂)/(V₇₂-V₈₂)가 계산된다. 그러면,

(수학식 59)

위에서 기술한 것과 같이, 비록 기생저항(34d 및 34e)이 센서단(34')에서 발생되더라도, 오프셋, 전압 변화에 기인한 회로적인 에러(circuit-based error), 그리고 그와 같은 기생저항값의 어떤 영향도 받지 않고 제거될 수 있으며, 수식 (23)을 얻을 수 있다.

결론적으로, 온도 변화에 기인한 구성요소적인 에러(element-based error)는 수식(23)에 의한 측정결과에서 제거될 수 있고, 그러므로 정확한, 고정밀 압력을 얻을 수 있다.

다음은, 동기 검출이 AC 전력 공급원(11a)으로부터 출력전압 V_i1에서 90°의 위상 지연으로 수행되는 경우를 설명한다.

신호 s5에서 s8까지가 스위칭단(12')에 공급될 때 증폭단(15')에서의 출력전압 V₅₃에서 V₈₃은 다음과 같다.

(수학식 60)

(수학식 61)

(수학식 62)

(수학식 63)

마찬가지로 수식 (60)에서 (63)까지, AC 전력 공급원(11a 및 11b)에서의 출력전압 V_i1과 V_i2을 고려해야 한다.

수식 (60)에서부터 (63)까지를 이용하여 (V₅₃-V₆₃)/(V₇₃-V₈₃)이 계산된다. 그러면,

(수학식 64)

이런 방식으로, 기생 저항(34d 및 34e)의 저항값 R₁과 R₂로만 구성된 ((-R₁+R₂)/(R₁+R₂))를 캐패시터(34a 및 34b)의 정전용량 C₁과 C₂그리고 회로적인 에러(circuit-based error)에 의한 영향을 받지 않고 얻을 수 있다.

비록 상세하게 설명되어 있지는 않지만, 도 11에서 센서 신호 처리 회로가 증폭단(15)의 캐패시터(15b) 대신에 저항(도시되지 않음)을 사용하면, 캐패시터(34a 및 34b)의 정전용량 C₁과 C₂의 어떠한 영향과 그와 같은 것 없이 (-R₁+R₂)/(R₁+R₂)를 AC 전력 공급원(11a)에서의 출력전압 V_i1과 위상이 일치하도록 동기 검출하여 얻을 수 있다. 게다가, 기생저항(34d 및 34e)의 저항값 R₁과 R₂의 어떤 영향도 받지 않고 (C₁-C₂)/(C₁+C₂)는 90°의 위상 지연으로 동기 검출을 수행하여 얻어진다.

(제 7 실시예)

도 11에 도시한 센서 신호 처리 회로에 따르면, 캐패시터(34a 및 34b)에서 발생한 기생저항(34d 및 34e)의 영향은 동기 검출에 의해 제거될 수 있다. 그러나. 실제 회로에 있어서, 도 10에 도시한 것과 같이, DC 바이어스 보상 저항(15c)은 증폭단(15)의 캐패시터(15b)와 병렬로 연결되어 있다.

그러나, DC 바이어스 보상 저항(15c)은 증폭단(15)에서의 출력전압 V_o의 위상이 변하므로 병렬 저항(34d 및 34e)의 영향이 도 11에서만의 센서 신호 처리 회로와 같은 동기 검출에 의해 제거될 수 없다. 증폭단(15)에 연결된 DC 바이어스 보상 저항(15c)에서 병렬 저항(34d 및 34e)의 영향이 제거되는 센서 신호 처리 회로는 아래와 같다.

도 13은 상기의 문제점을 해결하는 센서 신호 처리 회로도를 보여준다. 이 센서 신호 처리 회로도는 도 11의 센서 신호 처리 회로도에 위상 시프터(70)를 더 삽입하여 얻어진다. 위상 시프터(70)는 증폭단(15')의 출력단과 스위치(62)의 입력단 사이에 구비한다.

위상 시프터(70)는 DC 바이어스 보상 저항(15c)에 의해 위상 시프트하기 위해 보상하는 위상 시프트 양을 가진다. 예를 들어, 위상 시프터(70)에, 밴드패스필터(BPF) 또는 올패스필터(APF)가 사용될 수 있다.

위상 시프터(70)를 설계하는 방법은 다음과 같이 설명된다.

도 13은 도 15의 센서 신호 처리 회로도의 기본적인 배열형태를 보여준다. 도 12에서와 같은 기준부호는 도 14와 같은 부분을 나타내고, 그것에 대한 설명은 생략한다. 도 14에 도시한 바와 같이, 센서단(34')이 기생저항(34y)을 가지지 않는다고 가정하면, AC 전력 공급원(11x)에서의 출력전압 V_ix가 수식 (48)에 의해 표현될 때 증폭단(15')에서의 출력전압 V_o는 다음과 같이 주어진다.

(수학식 65)

수식(65)에 나타낸 것과 같이, 기생저항(34y)이 센서단(34')에서 발생하지 않을 때, arctan(1/C_fR_fω)의 위상 시프트는 DC 바이어스 보상 저항(15c)에 의해 발생한다. arctan(1/C_fR_fω)에 위상 시프터(70)의 위상값을 정하는 것 따라 DC 바이어스 보상 저항(15c)에 의해 발생한 위상 시프트는 보상될 수 있다.

BPF가 위상 시프터(70)처럼 사용된 경우는 다음과 같다. BPF는 어떤 주파수 범위를 가진 유일한 신호와 다른 주파수를 가진 감쇄 신호를 여과하기 위한 필터이다.

BPF의 전달함수 A₁(s)는 다음과 같이 표현된다.

(수학식 66)

여기서 W_p는 진폭 특성의 피크값을 나타내는 주파수, Q_p는 진폭특성의 기울어짐(steepness)을 나타내는 값, 그리고 K_p는 전체의 진폭 특성의 크기를 나타내는 값이다.

수식(66)에 s=jω를 대입하여 얻은 방정식의 허수부가 위상 시프트를 나타내므로, arctan(Q_p(-ω/W_p+W_p/ω)의 위상 시프트는 BPF에 의해 발생한다.

DC 바이어스 보상 저항(15c)에 기초한 위상 시프트를 보상하기 위한 BPF의 위상 시프트 값을 정하기 위해서, BPF는 다음과 같은 관계를 만족하도록 설계되어야한다.

(수학식 67)

수식 (67)을 풀면, 수식(68)을 얻을 수 있다.

(수학식 68)

DC 바이어스 보상 저항(15c)에 기인한 위상 시프트는 수식(68)에 나타난 주파수 W_p를 가진 BPF를 설계하여 보상할 수 있기 때문에, 측정은 센서단(34')에서 발생한 기생저항(34y)에 의한 영향을 받지 않고 수행될 수 있다.

센서 소자와 같은 캐패시터의 정전용량 C_x가 센서단(34')에서 발생한 기생저항(34y)에 의한 영향을 받지 않고 측정될 수 있는지 없는지가 확인될 것이다. 위상 시프터(70)는 도 14의 수식(68)에 의해 표현된 특성을 가진다. AC 전력 공급원(11x)에서의 출력전압 V_1x이 수식(48)에 의해 표현되면, 위상 시프터(70)에서의 출력전압 V_o'은 다음과 같다.

(수학식 69)

결론적으로, 수식(69)에 의해 주어진 전압 V_o'의 동기 검출은 전압 V_1x와 위상이 일치하여 행하여진다. 이번에는, 적분회로(63x)에서의 출력전압 V_x는,

(수학식 70)

여기서,

(수학식 71)

수식 (70)과 (71)에서 명확해 지듯이, 기생저항(34y)의 저항값 R_y가 소거되기 때문에, 캐패시터(34x)의 정전용량 C_x는 기생저항(34y)에 의해 영향을 받지 않고 측정될 수 있다.

상기에 기술한 것과 같이, 비록 DC 바이어스 보상 저항(15c)이 증폭단(15')에 제공되더라도, 센서단(34')에서 발생된 기생저항(34d 및 34e)의 영향이 위상 시프터(70)를 삽입하고, 동기검출을 수행하여 제거될 수 있다. 도 13에 도시된 센서 신호 처리 회로도는 fourth-quadrant ratio metric method을 사용하여 오프셋과 같은 회로적인 에러(circuit-based error)를 제거할 수 있다.

동기 검출이 AC 전력 공급원(11a)에서의 출력전압 V_i1과 위상을 일치하여 수행될 때, 스위치(12a에서 12d)의 동작을 조절하기 위한 신호 s5에서 s8이 스위치단(12')에 공급될 때 동기 검출단(60)에서의 출력전압 V₅₄에서 V₈₄는,

(수학식 72)

(수학식 73)

(수학식 74)

(수학식 75)

여기서 δ₃은 회로에서 오프셋이다. 수식(72)부터 (75)까지 주목할 것은, AC 전력 공급원(11a 및 11b)의 출력전압 V_i1과 V_i2에서의 변화량을 고려해야 한다.

수식 (72)에서 (75)까지를 이용하여 (V₅₄-V₆₄)/(V₇₄-V₈₄)를 계산하면 다음과 같다.

(수학식 76)

상기와 같이, 비록 DC 바이어스 보상 저항(15c)이 증폭단(15')에 제공될 때 기생저항(34d 및 34e)이 센서단(34')에서 발생할 지라도, 오프셋과 전압 변화량에 기인한 에러는 기생저항에 의해 영향을 받지 않고 제거될 수 있고 수식(23)을 얻을 수 있다. 결론적으로, 온도 변화에 따른 구성요소적인 에러(element-based error)는 수식(23)에 의해 측정결과에서 제거되기 때문에, 정확한, 고정밀 압력값을 얻을 수 있다.

APF가 위상 시프터(70)처럼 사용되는 경우는 다음과 같이 설명된다. APF는 모든 주파수 범위에서 신호를 여과하고 단지 그들의 위상만을 변화하는 필터이다.

APF의 전달함수 A₂(s)는 다음과 같이 표현된다.

(수학식 77)

결과적으로, arctan{2ωW_p/(ω²-W_p ²)는 APF에 의해 발생된다.

따라서,

(수학식 78)

즉, 다음과 같은 관계를 가진 APF가 설계되면,

(수학식 79)

DC 바이어스 보상 저항(15c)에 의해 야기된 위상 시프트는 보상될 수 있다. 이것은 센서단(34')에서 발생된 기생저항(34y)의 어떠한 영향을 받지 않고 측정을 수행할 수 있다.

센서 소자와 같은 캐패시터(34x)의 정전용량 C_x이 센서단(34')에서 발생된 기생저항(34y)에 의해 영향을 받지 않고 측정이 될 수 있는지 없는지를 측정할 것이다. 위상시프터(70)가 도 14에서의 수식(79)에 의해 표현된 특성을 가진다고 가정하자. AC 전원 공급원(11x)에서의 출력전압 V_ix이 수식(48)에 의해 표현되면, 위상 시프터(70)에서의 출력전압 V_o'는 다음과 같이 주어진다.

(수학식 80)

결론적으로, 수식(80)에 의해 표현된 전압 V_o'의 동기 검출은 전압 V_ix와 위상이 일치하여 수행된다. 여기서, 적분회로(63x)에서의 출력전압 V_x는 다음과 같이 주어진다.

(수학식 81)

이 경우에서,

(수학식 82)

분명히, 기생저항(34y)의 저항값 R_y가 수식 (81)과 (82)에서 제거되기 때문에, 캐패시터(34x)의 정전용량 C_x는 기생저항(34y)에 의해 영향을 받지 않고 측정될 수 있다.

도 13에서의 센서 신호 처리 회로에 의해 적용되는 fourth-quadrant ratio metric method는 다음에서 설명되어질 것이다.

동기 검출시에는 상기 신호들(s5 내지 s8)이 상기 스위칭부(12')에 인가되었을 때의 동기 검출부(60)로부터의 출력 전압(V₅₅내지 V₈₅), AC 파워 공급부(11a)로부터의 출력 전압(V_i1)을 갖는 위상이 구현되고 다음과 같이 주어진다.

(수학식 83)

V₅₅= η(AC₁+ BC₂) + δ₄

(수학식 84)

V₆₅= η(BC₁+ AC₂) + δ₄

(수학식 85)

V₇₅= η(AC₁+ AC₂) + δ₄

(수학식 86)

V₈₅= η(BC₁+ BC₂) + δ₄

여기서, δ₄는 회로에서의 오프셋 에러이다. 상기 식들(83~85)로부터 식(87)을 얻을 수 있다.

(수학식 87)

(V₅₅-V₆₅)/(V₇₅-V₈₅)=(C₁-C₂)/(C₁+C₂)(=K₂)

이때의 위상 시프터(70)는 회로 및 구성 요소적인 에러들을 BPF에서와 같은 기생 저항(34y)에 의한 작용없이 제거할 수 있는 APF 방식을 사용하는 것에 의해 구현된다.

두 방향으로부터 공급되는 압력들 사이의 차이를 검출하기 위한 정전용량 타입 압력 센서는 각각의 5개에서 7개의 구성 요소들로 실현된다.

그러나 본 발명에서는 한 방향으로부터 공급되는 압력을 검출하기 위한 정전용량 타입 압력 센서를 제공할 수 있다.

이 경우에서는 도 1에 보여진 센서 신호 처리 회로에서와 같이 스위칭부(12)의 스위치들(12a~12d)은 표 1에서 나타낸 방법으로 on/off 제어된다.(제 8 실시예)

제 1 실시예에서, 도 1에서의 센서부(14)를 갖는 정전용량 타입 압력 센서에서 아래의 계산식 1)을 사용하는 것에 의해 -Δd/d를 얻는 방법이 설명된다.

그러나 -Δd/d 계산 방법은 이것으로 제한되지 않고, 아래의 계산식2)에서 4)의 어느 하나를 사용하는 것에 의해 얻어진다.

1) [C_s- C_r]/[C_s] = -Δd/d

2) 1 - [C_r]/[C_s] = -Δd/d

3) 1 - 1/([C_{s -}C_r]/[C_r] + 1 = -Δd/d

4) 2-2/([C_s- C_r]/[C_s+ C_r] + 1 =-Δd/d

여기서, “[]”에 표현되는 데이터는 상수이다. 계산식 2)~4)는 이하에서 설명할 것이다.

계산식 2)가 첫 번째로 설명될 것이다. 이 계산의 실행에 관한 센서 신호 처리 회로는 도 15에 보여진다.

도 15에서의 동일 블록은 도 1에서와 같은 동일 참조 번호를 나타내고 이에 관한 설명은 생략할 것이다.

도 15에서 나타낸 센서 신호 처리 회로는 접지를 위한 센서 커패시터(14a)의 입력측에 연결된 스위치(12f), 추가적으로 스위치들(12a)~(12e)을 갖는 스위칭부(12")가 사용된다.

계산식 2)의 실행을 위하여, 제어 신호(18)과 같은 신호들(s11~s41)이 CPU(17)에서 순차적으로 출력되는 것에 의해 표 3에 나타낸 방법으로 스위칭부(12")의 스위치들(12a)~(12f)의 on/off 제어된다.

이 경우에는 버퍼(13a)의 비반전 입력 단자(+)는 신호들(s11)~(s21)의 사용으로 스위치(12f)를 튜닝하는 것에 의해 접지(ground)로 연결된다.

버퍼(13a)의 비반전 입력 단자(+)가 플로우팅되는 것이 방지된다.

즉, 버퍼(13a)의 비반전 입력 단자(+)는 신호들(s31)(s41)을 사용하는 스위치(12e)에 관한 튜닝으로 플로우팅되는 것이 방지된다.

	스위치 12a	스위치 12b	스위치 12c	스위치 12d	스위치 12e	스위치 12f
신호 s11	off	off	on	off	off	on
신호 s21	off	on	off	off	off	on
신호 s31	on	off	off	off	on	off
신호 s41	off	off	off	on	on	off

증폭부(15)로부터 출력 전압 V₁₁~ V₄₁들의 출력시에 신호 s11 내지 s41은 버퍼(13a)(13b) 그리고 연산 증폭기(15a)의 오프셋에 따른 에러들(e₁~ e₃)을 고려하여 스위칭부(12")로 공급된다.

(수학식 88)

V₁₁= -C_r(V_i1+ e₂)/C_f+ e₃

(수학식 89)

V₂₁= -C_r(V_i2+ e₂)/C_f+ e₃

(수학식 90)

V₃₁= -C_s(V_i1+ e₁)/C_f+ e₃

(수학식 91)

V₄₁= -C_s(V_i2+ e₁)/C_f+ e₃

식 (88) ~ (91)로부터 1 - {(V₁₁- V₂₁)/(V₃₁- V₄₁)}을 계산하면,

(수학식 92)

1 - {(V₁₁- V₂₁)/(V₃₁- V₄₁)} = 1 - [C_r]/[C_s]

= -Δd/d

따라서, -Δd/d는 계산식 2)에 의해 얻을 수 있다.

이 경우에 있어서는 계산식 1)의 경우에서와 같이, 전압의 가변 및 오프셋에 따른 회로적 에러들을 제거한다.

계산식 3)은 다음에서 설명할 것이다.

계산식 3)을 실행하기 위하여, 표 4에 의해 나타낸 방법으로 스위칭부(12")의 스위치들(12a)~(12f)을 on/off 제어하기 위한 신호(s12)~(s42)와 같은 제어 신호들(18)이 CPU(17)에서 순차적으로 출력된다.

이 경우에 있어서는, 스위치(12e)의 필요없이 어느 하나의 AC 파워 공급 수단(11a)(11b)은 버퍼(13b)의 비반전 단자(+)에 반드시 연결된다.

	스위치 12a	스위치 12b	스위치 12c	스위치 12d	스위치 12e	스위치 12f
신호 s12	on	on	off	off	off	off
신호 s22	off	off	on	on	off	off
신호 s32	off	off	on	off	off	on
신호 s42	off	on	off	off	off	on

증폭부(15)로부터 출력 전압 V₁₂~ V₄₂들의 출력시에 신호 s12 내지 s42는 버퍼(13a)(13b) 그리고 연산 증폭기(15a)의 오프셋에 따른 에러들(e₁~ e₃)을 고려하여 스위칭부(12")로 공급된다.

(수학식 93)

V₁₂= -[C_s(V_i1+ e₁) + C_r(V_i2+ e₂)]/C_f+ e₃

(수학식 94)

V₂₂= -[C_s(V_i2+ e₁) + C_r(V_i2+ e₂)]/C_f+ e₃

(수학식 95)

V₃₂= -C_r(V_i1+ e₂)/C_f+ e₃

(수학식 96)

V₄₂= -C_r(V_i2+ e₂)/C_f+ e₃

식 (93) ~ (96)으로부터 1 - 1/{(V₁₂- V₂₂)/(V₃₂- V₄₂)}를 계산하면,

(수학식 97)

1 - 1/{(V₁₂- V₂₂)/(V₃₂- V₄₂) + 1}

= 1 - 1/([C_s- C_r]/[C_r] +1)

= -Δd/d

따라서, -Δd/d는 계산식 3)에 의해 얻을 수 있다.

이 경우에 있어서는 전압의 가변 및 오프셋에 따른 회로적 에러들이 제거된다.

계산식 4)는 다음에서 설명할 것이다.

계산식(98)내지(101)은 커패시턴스(C_s)를 포함하고 반드시 실행된다.

이에 비하여 계산식 2)와 3), 2 사분면(two quadrants)에서의 측정(계산식 (88)과 (89), 4 사분면의 계산식(95)와 (96)은(C_s)를 포함하지 않는다.

그러므로 이것으로 커패시턴스(C_s)를 포함하고 항상 실행되는 2 사분면(계산식 (90)과(91), 계산식 (93)과(94))에서의 측정은 충분하다. 반면에 커패시턴스(C_s)를 포함하지 않는 2 사분면의 측정은 요구에 의해 반복적으로 실행된다.

또한, 이것들은 계산식 1)내지 4)사이의 A/D 변환에서 양자화 에러들 사이에 약간의 차이가 있다.

상세한 설명이 없을지라도 양자화 노이즈의 크기의 높고 낮음의 계산식 서열은 3),4),1) 그리고 2)이다.

본 발명의 각각의 실시예는 상기에서 압력 센서에 적용하는 것으로 설명되었다.

그러나 본 발명은 각각의 온도,습도,변위,변위량 그리고 가속도와 같은 여러 가지 물리적 량을 측정하기 위한 센서들에 적용할 수 있다.

상기에서 설명되어진 각각의 실시예에서의 동기 검출부(60)(도 11과 13) 그리고 동기 신호 발생 회로(61)(도 12와 14)등의 센서부의 블록들은 펌웨어(firmware)에 의해 만들어진다.

이 경우에 있어서는 동기 검출 프로세싱과 동기 신호 발생 프로세싱이 CPU(17)에서 실행될 것이다.

상기에서 설명되어진 바와 같이, 본 발명에 따르면 두 시스템의 파워 공급부로 부터의 출력은 모든 스위칭 동작을 위한 센서부로부터 출력되는 복수개의 신호들 사이의 차이들의 비율로 실행되고 센서부에 적용되고 스위칭된다.

이는 회로적, 구성 요소적인 에러들을 제거하여 측정 결과를 획득하는 것을 가능하게 하고 그에 따라 센서의 측정의 정확성을 개선한다.

두 시스템의 AC 파워 공급부를 포함하는 파워 공급부와 리액턴스 베이스 센서 소자를 사용하여 센서부를 구성하면, 결과적으로 커패시턴스 타입 센서와 인덕턴스 타입 센서에 적용할 수 있다.

두 시스템의 DC 파워 공급부를 포함하는 파워 공급부와 레지스턴스 베이스 센서 소자를 사용하여 센서부를 구성하면, 결과적으로 레지스턴스 타입 센서에 적용할 수 있다.

또한, 다른 극성을 갖는 파워 공급부에 두 센서 구성 요소들이 연결될 때를 제외하고 증폭부는 듀티비를 갖고 스위칭된다.

이 장치에 있어서는 위상 시프팅부로 부터의 출력 신호가 적분된다. 이 동작에 따르면 리액턴스 베이스 센서 소자에서 기생 저항이 발생되면 기생 저항 요소는 제거할 수 있다.

Claims

측정될 물리적 수량의 변화에 따라 특성들이 변화되는 센서 수단;

다른 극성들을 갖는 2개 시스템의 전력들을 상기 센서 수단에 공급하기 위한 전력 공급 수단;

상기 센서 수단과 상기 전력 공급 수단 사이에 연결되어 상기 2개 시스템들의 전력들이 혼합됨을 방지하고 상기 전력 공급 수단으로부터의 상기 2개 시스템 전력들의 조합을 스위칭하기 위한 스위칭 수단;

상기 스위칭 수단의 모든 수위칭 동작을 위해서 상기 센서 수단에서 출력된 복수개의 신호들 간의 차값들의 비율을 얻기위한 계산 수단을 포함하여 구성됨을 특징으로 하는 센서 신호 처리 장치.
제 1 항에 있어서, 상기 센서 수단은 2개의 센서 소자를 구비하고, 상기 스위칭 수단은 상기 센서 소자들과 상기 전력 공급 수단으로부터의 상기 2개 시스템의 전력들 사이 연결의 4개 조합을 스위칭하고, 상기 계산 수단은 상기 센서 수단으로부터 출력되는 제 1 내지 제 4 신호들중 제 1 및 제 2 신호 사이의 제 1 차이값과 상기 제 3 및 제 4 신호 사이의 제 2 차이값을 얻고, 다음에 상기 스위칭 수단의 모든 스위칭 동작을 위해서 상기 제 1 차이값과 제 2 차이값 사이의 비율을 얻음을 특징으로 하는 센서 신호 처리 장치.
제 1 항에 있어서, 상기 센서 수단으로부터의 출력신호들을 증폭하고 상기 계산 수단에 상기 증폭된 신호를 출력하는 증폭 수단을 더 포함함을 특징으로 하는 센서 신호 처리 장치.
제 1 항에 있어서, 상기 센서 수단은 리액턴스-베이스드 센서 소자를 포함하고, 상기 전력 공급 수단은 2개 시스템의 교류 전력 공급부들을 포함함을 특징으로 하는 센서 신호 처리 장치.
제 4 항에 있어서, 상기 전력 공급 수단의 상기 교류 전력 공급부들 중 하나로부터의 교류 성분의 일 주기동안 상기 센서 수단으로부터의 출력신호의 적분값을 얻고, 상기 계산 수단에 상기 적분값을 출력하는 동기 검출 수단을 더 포함함을 특징으로 하는 센서 신호 처리 장치.
제 5 항에 있어서, 상기 동기 검출 수단은 상기 전력 공급 수단의 상기 전력 공급부들 중 하나로부터의 교류 성분이 0이 되는 것을 검출하고 상기 계산 수단에 동기신호를 출력하는 동기 신호 출력 수단을 포함함을 특징으로 하는 센서 신호 처리 장치.
제 5 항에 있어서, 상기 센서 수단으로부터의 출력신호의 위상을 쉬프팅하고 상기 동기검출 수단에 상기 쉬프팅된 신호를 출력하는 위상 쉬프팅 수단을 더 포함하고,

상기 증폭 수단은 동작 증폭기와 상기 동작 증폭기의 입력단과 출력단 사이에 연결된 저항을 구비하고, 상기 위상 쉬프팅 수단의 위상 쉬프팅 양은 상기 저항에의해 야기된 위상 쉬프팅을 보상하기위해 셋팅됨을 특징으로 하는 센서 신호 처리 장치.
제 1 항에 있어서, 상기 센서 수단은 레지스턴스-베이스드 센서 소자를 구비하고, 상기 전력 공급 수단은 다른 극성들을 갖는 2개 시스템의 직류 전력 공급부들을 구비함을 특징으로 하는 센서 신호 처리 장치.
제 8 항에 있어서, 상기 센서 수단은 적어도 2개의 센서 소자들을 구비하고, 전력이 상기 전력 공급 수단의 상기 직류 전력 공급부들 중 하나로부터 상기 2개 센서 소자에 공통으로 공급되는 동작 시간과 전력들이 상기 전력 공급 수단의 상기 2개 직류 전력 공급부들로부터 상기 2개 센서 소자들에 개별적으로 공급되는 동작 시간의 비가 1/n (n ＞ 1)이 되도록 상기 스위칭 수단은 셋팅됨을 특징으로 하는 센서 신호 처리 장치.
제 1 항에 있어서, 상기 센서 수단으로부터의 출력 신호를 적분하기 위한 적분 수단과,

상기 적분 수단의 출력을 디지털 신호로 변환하는 아날로그/디지탈 변환 수단을 더 포함하고,

상기 계산 수단은 전력이 상기 전력 공급 수단의 상기 직류 전력 공급부들 중 하나로부터 상기 2개 센서 소자에 공통으로 n번 공급될 때 상기 아날로그/디지탈 변환 수단의 출력을 다중화하여 계산 처리를 수행함을 특징으로 하는 센서 신호 처리 장치.
제 1 항에 있어서, 상기 센서 수단은, 측정될 물리적 수량의 변화에 따라 특성들이 변화되는 제 1 센서 소자와,

측정될 물리적 수량의 변화에 관계없이 일정한 특성들을 나타내는 제 2 센서 소자를 구비함을 특징으로 하는 센서 신호 처리 장치.
제 1 항에 있어서, 상기 센서 수단은, 측정될 제 1 물리적 양과 제 2 물리적 양 사이의 차이에 따라 특성들이 변화되는 제 1 센서 소자와,

측정될 상기 제 1 물리적 양과 제 2 물리적 양 사이의 차이에 따라 상기 제 1 센서 소자의 특성에 반대 방향으로 특성들이 변화되는 제 2 센서 소자를 구비함을 특징으로 하는 센서 신호 처리 장치.
제 2 항에 있어서, 상기 스위칭 수단은 2입력단/ 2출력단 브릿지 회로를 구성하는 제 1 내지 제 4 스위칭부를 포함함을 특징으로 하는 센서 신호 처리 장치.
제 13 항에 있어서, 상기 스위칭 수단은 상기 브릿지 회로의 2개의 출력들 중 하나를 접지시키기 위한 제 5 스위칭부를 더 포함함을 특징으로 하는 센서 신호 처리 장치.
제 1 항에 있어서, 상기 계산 수단은 상기 스위칭 수단에 콘트롤 신호를 출력하여 스위칭 동작을 수행하고 상기 콘트롤 신호가 출력될 때마다 계산을 수행하며,

상기 스위칭 수단은 상기 계산 수단의 콘트롤 신호에 따라 스위칭 동작을 순차적으로 수행함을 특징으로 하는 센서 신호 처리 장치.