KR20010028876A - 복수개의 프로세서를 갖는 장치의 데이터 백업 장치 - Google Patents

Abstract

본 발명은 복수개의 프로세서를 갖는 보드의 설정 데이터를 안정적으로 백업하기 위한 것으로, 이러한 본 발명은 복수개의 프로세서와; 메모리에 상기 복수개의 프로세서의 설정 정보를 백업하려고 하면, 상기 복수개 프로세서의 상기 메모리 액세스를 제어하여 상기 메모리가 상기 복수개 프로세서의 공통메모리로 사용되도록 제어하는 제어부와; 상기 제어부의 제어에 따라 상기 복수개 프로세서의 설정 정보를 백업하는 메모리로 구성함으로써, 복수개의 프로세서 보드를 갖는 장치에 있는 각각의 프로세서가 장치의 설정 정보를 백업하려고 할 때 하나의 공통된 백업메모리로 백업하도록 하고 백업회로에서 이들의 접근을 제어함으로써 안정적인 백업기능을 제공하고 프로세서 보드 교체 시에 간단하게 백업정보를 복구할 수 있게 되는 것이다.

Description

복수개의 프로세서를 갖는 장치의 데이터 백업 장치{Apparatus for data backup of device having plural processors}

본 발명은 복수개의 프로세서를 갖는 장치의 데이터 백업 장치에 관한 것으로, 특히 복수개의 프로세서 보드를 갖는 장치에 있는 각각의 프로세서가 장치의 설정 정보를 백업하려고 할 때 하나의 공통된 백업메모리로 백업하도록 하고 백업회로에서 이들의 접근을 제어함으로써 안정적인 백업기능을 제공하고 프로세서 보드 교체 시에 간단하게 백업정보를 복구하기에 적당하도록 한 복수개의 프로세서를 갖는 장치의 데이터 백업 장치에 관한 것이다.

일반적으로 둘 이상의 프로세서가 있는 경우에 메모리의 이용기술은 듀얼포트램(Dual Port RAM)을 사용하거나, 각 프로세서가 각각 메모리를 독립적으로 사용하여 작업을 수행하게 된다.

도1은 종래 메모리를 각각 포함하여 복수개의 프로세서로 이루어진 장치의 블록구성도이다.

이에 도시된 바와 같이, 내부에 메모리(2)(4)를 각각 구비하여 프로세서(1)(3) 상호간에 데이터 전송을 수행하도록 구성된다.

즉, 둘 이상의 프로세서가 있는 경우의 백업은 각각의 프로세서(1)(3) 보드가 독립적으로 보드 내부에 백업용 메모리(2)(4)를 가지고서, 각자 자신의 백업 메모리를 관리하도록 되어 있다. 이 경우 서로 다른 백업메모리에 백업을 하고자 할 때에는 프로세서간 통신을 통해 백업하도록 되어 있다.

그래서 두 개의 프로세서 보드가 있는 경우에, 각자 자기 내부에 백업 메모리(2)(4)를 가지고 있어서, 전원공급이 중단되거나 보드의 실장 및 탈장 시에 각각 보드 내부의 백업 메모리를 읽어옴으로써 기존의 설정된 장치에 사용자가 설정한 데이터나 환경정보 등을 복원시키도록 동작하였다.

다른 프로세서에 있는 메모리에 자신의 백업정보를 저장하고자 할 경우에는 서로간에 프로세서간 통신을 통해서 자신이 백업할 정보를 다른 프로세서에 2중으로 저장하는 방법을 사용하기도 하였다.

또한 프로세서 보드를 교체하는 경우에는 교체하기 전 보드의 백업 메모리를 새로 들어가는 보드에 넣어서 사용하였다.

그러나 이러한 종래의 기술은 백업 메모리가 보드 내부에 있기 때문에 보드 교체시에는 백업 메모리를 교체해주어야 하는 불편함이 있었다.

또한 하나의 메모리에 백업을 하는 경우에는 프로세서간 통신을 통해야만 했기 때문에 그만큼 프로세서의 부하를 가중시키는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 복수개의 프로세서 보드를 갖는 장치에 있는 각각의 프로세서가 장치의 설정 정보를 백업하려고 할 때 하나의 공통된 백업메모리로 백업하도록 하고 백업회로에서 이들의 접근을 제어함으로써 안정적인 백업기능을 제공하고 프로세서 보드 교체 시에 간단하게 백업정보를 복구할 수 있는 복수개의 프로세서를 갖는 장치의 데이터 백업 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 복수개의 프로세서를 갖는 장치의 데이터 백업 장치는,

복수개의 프로세서와; 메모리에 상기 복수개의 프로세서의 설정 정보를 백업하려고 하면, 상기 복수개 프로세서의 상기 메모리 액세스를 제어하여 상기 메모리가 상기 복수개 프로세서의 공통메모리로 사용되도록 제어하는 제어부와; 상기 제어부의 제어에 따라 상기 복수개 프로세서의 설정 정보를 백업하는 메모리로 이루어짐을 그 기술적 구성상의 특징으로 한다.

도1은 종래 메모리를 각각 포함하여 복수개의 프로세서로 이루어진 장치의 블록구성도이고,

도2는 본 발명에 의한 복수개의 프로세서를 갖는 장치의 데이터 백업 장치의 블록구성도이며,

도3은 도2에서 제어부의 상세회로도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

11, 12 : 프로세서 13 : 제어부

14 : 메모리

이하, 상기와 같은 본 발명 복수개의 프로세서를 갖는 장치의 데이터 백업 장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.

도2는 본 발명에 의한 복수개의 프로세서를 갖는 장치의 데이터 백업 장치의 블록구성도이다.

이에 도시된 바와 같이, 복수개의 프로세서(11)(12)와; 메모리(14)에 상기 복수개의 프로세서(11)(12)의 설정 정보를 백업하려고 하면, 상기 복수개 프로세서(11)(12)의 상기 메모리(14) 액세스를 제어하여 상기 메모리(14)가 상기 복수개 프로세서(11)(12)의 공통메모리로 사용되도록 제어하는 제어부(13)와; 상기 제어부(13)의 제어에 따라 상기 복수개 프로세서(11)(12)의 설정 정보를 백업하는 메모리(14)로 구성된다.

도3은 도2에서 제어부의 상세회로도이다.

이에 도시된 바와 같이, 상기 복수개 프로세서(11)(12)에서 어드레스 값을 입력받아 상기 복수개 프로세서(11)(12) 중 어느 프로세서가 상기 메모리(14)에 백업하고자 하는지를 판별하여 해당 프로세서의 인에이블 레지스터를 쓰기 가능으로 변경하는 어드레스 처리부(21)와; 상기 어드레스 처리부(21)의 인에이블 레지스터 값에 따라 상기 메모리(14)에 설정 정보를 백업하려는 상기 복수개 프로세서(11)(12) 중 하나의 프로세서의 설정 정보를 상기 메모리(14)에 전송하는 데이터 처리부(22)와; 상기 복수개 프로세서(11)(12)의 어드레스 값과 칩인에이블 값과 리드/라이트 값을 상기 메모리(14)에 저장시키는 다중화 처리부(23)로 구성된다.

이와 같이 구성된 본 발명에 의한 복수개의 프로세서를 갖는 장치의 데이터 백업 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

먼저 도2에서는 두 개의 프로세서의 경우에 데이터 백업을 위한 장치의 구성을 보인 것이다. 그래서 제어부(13)와 메모리(14)로 구성된 백업회로는 전원공급이 중단되어도 데이터를 유지할 수 있는 비휘발성메모리와 프로세서들이 이 메모리(14)로 접근하는 것을 제어하는 프로그래머블 게이트 어레이(Programmable Gate Array, PGA)로 된 제어부(13)로 되어 있다.

그래서 제어부(13)에서는 둘 중의 한 프로세서가 이 백업용 메모리(14)를 사용하고자 할 때에 어드레스 처리부(21)에서 ENABLE 레지스터에 "0" 값을 써주고, 그 값이 제대로 쓰여져 있는지 다시 읽어서 확인한 이후에 메모리(14)에 접근하도록 한다.

이것은 두 프로세서(11)(12)가 동시에 접근하는 것을 막기 위한 것으로, 한쪽 프로세서 부분의 레지스터 값이 "0"으로 쓰여져 있으면, 도3의 ENABLE A(또는 ENABLE B) 신호가 "L"가 되어서 다른 레지스터의 값을 "1"로 만들도록 되어 있다.

따라서 양쪽의 ENABLE 신호가 동시에 "L(로우)"이 되어 양쪽 포트가 모두 열리지 못하도록 되어 있다. 백업용 메모리(14)를 사용한 백업이 끝난 후에는 ENABLE 신호를 "H(하이)"로 만들어 주어야 한다.

그리고 한 쪽 프로세서의 이상 동작으로 ENABLE 신호를 "H"로 만들어 주지 않는 경우에는 리셋 신호를 주어서 ENABLE 신호를 강제로 "H"로 만들어준다.

또한 데이터 버스는 트리-스테이트(TRI-STATE) 버퍼를 사용하여 라이트 액세스인 경우 메모리쪽 출력방향 버퍼를 열어 주고, 리드 액세스인 경우 ENABLE 되어 있는 프로세서(CPU) 측의 출력방향 버퍼를 열어 주도록 하고, 열려 있지 않은 나머지 버퍼들은 트리-스테이트 상태를 유지한다.

어드레스와 칩인에이블(CE, CHIP ENABLE) 신호 그리고 리드/라이트(R/W) 신호는 두 프로세서(11)(12) 보드에서 오는 신호 중 ENABLE 되어 있는 쪽의 신호가 메모리 쪽으로 가도록 되어 있다.

메모리 쪽의 CE 신호는 두 프로세서 중 한 쪽이 ENABLE 되어 있을 때만 ON 되도록 해서 메모리가 안정적으로 동작하게 한다.

이처럼 본 발명은 복수개의 프로세서 보드를 갖는 장치에 있는 각각의 프로세서가 장치의 설정 정보를 백업하려고 할 때 하나의 공통된 백업메모리로 백업하도록 하고 백업회로에서 이들의 접근을 제어하게 되는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이, 본 발명에 의한 복수개의 프로세서를 갖는 장치의 데이터 백업 장치는 백업용 메모리를 프로세서 보드와 독립적으로 관리함으로써 프로세서 보드의 교체시에도 아무런 추가적인 작업없이 이전의 정보들을 그대로 사용할 수 있는 효과가 있게 된다.

또한 본 발명은 복수개의 프로세서에서 독립적으로 같은 메모리에 접근할 수 있게 함으로써 프로세서에 부담을 주지 않고도 하나의 백업 메모리에 빠르게 백업할 수 있는 효과도 있게 된다.

더불어 본 발명은 프로세서의 접근을 프로그래머블 게이트 어레이로 구성된 제어부에서 제어함으로써 유니트 고장 등으로 인한 백업용 메모리의 내용이 잘못되는 위험을 줄일 수 있는 효과가 있게 된다.

Claims (2)

1. 복수개의 프로세서와;

   메모리에 상기 복수개의 프로세서의 설정 정보를 백업하려고 하면, 상기 복수개 프로세서의 상기 메모리 액세스를 제어하여 상기 메모리가 상기 복수개 프로세서의 공통메모리로 사용되도록 제어하는 제어부와;

   상기 제어부의 제어에 따라 상기 복수개 프로세서의 설정 정보를 백업하는 메모리로 구성된 것을 특징으로 하는 복수개의 프로세서를 갖는 장치의 데이터 백업 장치.
2. 제1항에 있어서, 상기 제어부는,

   상기 복수개 프로세서에서 어드레스 값을 입력받아 상기 복수개 프로세서 중 어느 프로세서가 상기 메모리에 백업하고자 하는지를 판별하여 해당 프로세서의 인에이블 레지스터를 쓰기 가능으로 변경하는 어드레스 처리부와;

   상기 어드레스 처리부의 인에이블 레지스터 값에 따라 상기 메모리에 설정 정보를 백업하려는 상기 복수개 프로세서 중 하나의 프로세서의 설정 정보를 상기 메모리에 전송하는 데이터 처리부와;

   상기 복수개 프로세서의 어드레스 값과 칩인에이블 값과 리드/라이트 값을 상기 메모리에 저장시키는 다중화 처리부로 구성된 것을 특징으로 하는 복수개의 프로세서를 갖는 장치의 데이터 백업 장치.