KR20010020248A - 공진 모드 선택용 선택 회로를 갖는 공진기 - Google Patents

Abstract

공진기에는 공진 소자와 공진 모드를 선택하기 위한 선택 회로가 제공된다. 선택 회로는 동기화 입력이 제공되는 1차 발진기에 의해 형성되고, 1 차 발진기의 출력은 공진 소자의 여기 입력에 접속되며, 공진 소자의 출력은 상기 1차 발진기의 동기화 입력에 연결되어 상기 공진 소자 또는 발진기에서 유도되고 있는 공진기 출력 신호와 발진기를 동기화시키는 것이다.

Description

공진 모드 선택용 선택 회로를 갖는 공진기{RESONATOR HAVING A SELECTION CIRCUIT FOR SELECTING A RESONANCE MODE}

일반적인 전자 시스템에 있어서, 공진 발진기(resonator oscillators)는 잘 알려진 네가티브 임피던스 구조를 이용하여 설계되는데, 예컨대 1989년 델프트 공과 대학에서 발표된 씨.에이.엠.분(C.A.M. Boon)에 의한 제목 "고 성능 네가티브 피드백 발진기의 설계" 의 PhD 이론과, 1996년 쿨루워 아카데미 출판사에 의한 제목 "아날로그 회로 설계" 중 제이.에이치.휴이징(J.H.Huijsing)등에 의한 논문 "저 잡음 발진기"에 설명되어 있다.

일반적으로 알려진 공진기에서, 소정의 공진 모드는 동조 회로(tuned circuit)에 의해 선택된다.

지금까지 이용된 공진기는 공진 회로가 고가이며, 전자 회로의 또 다른 부품에 비해 깨지기 쉬우며, 나아가 소정의 필수 부품과의 일체화가 곤란하다는 단점을 갖고 있다.

본 발명의 목적은 잘 알려진 공진기에 대하여 개선된 것으로서 청구항의 전제부에 언급된 형태의 공진기를 제공함에 있으며, 전술한 단점들이 제거되고, 공진기에 있어서 수반하는 문제들과 그 발전에 저해하는 문제들이 제거되는 한편, 높은 모드에서 공진기를 여기시킬 수 있게 된다.

본 발명은 공진 소자에 제공되며, 공진 모드 선택용 전자 회로를 갖는 공진기에 관한 것이다.

도 1은 본 발명에 따른 공진기의 블록도.

도 2는 본 발명에 따른 공진기를 더 상세히 나타낸 도면.

도 3은 도 2의 회로의 다양한 지점에서의 신호를 나타낸 도면.

도 4는 동기화 캡쳐 범위의 한계를 나타내는 다이아그램을 나타낸 도면.

도 5는 본 발명에 따른 공진기의 상세를 나타낸 도면.

도 6은 본 발명에 따른 공진기의 간단한 실시예를 나타낸 도면.

이러한 목적은, 상기 선택 회로가 동기화 입력을 갖는 1차 발진기에 의해 형성되고, 상기 1차 발진기의 출력은 상기 공진 소자의 여기 입력에 연결되고, 상기 공진 소자의 출력은 상기 1차 발진기의 동기화 입력에 연결되어 상기 공진 소자 또는 발진기에서 유도되고 있는 공진기 출력 신호와 발진기를 동기화시키는 본 발명에 의해 달성된다. 이러한 구성에 의해 매우 안정한 공진기가 달성될 수 있는데, 이러한 종류의 발전기와 같은 비선형 회로의 이용은 일반적이 아닌 놀라운 결과로서 소정의 공진 모드의 안정한 선택을 구현할 수 있다.

일본 특허 초록 1980년 2월 13일자 vol. 4, no. 18(E-171) 및 1979년 12월 12일 일본 54 157461 A에 압전 소자의 형태로서 공진 소자에 제공된 공진기가 개시되어 있다. 공진 모드는 단안정 멀티바이브레이터를 이용하여 선택되며, 그 펄스 방향이 선택된다. 상기 멀티바이브레이터는 1차 발진기가 아니며, 선택의 형태는 본 발명의 공진기와는 완전히 상위하다. 더우기, 종래 기술의 공진기에 있어서는 압전 소자의 최소한의 자연 발진 수를 보장하는 데에만 목적을 두고 있을 뿐이며, 상음(overtone) 모드가 아니다.

미국 특허 제3,581,235호는 저항성으로 크로스 커플링된 2개의 트랜지스터로 이루어진 비안정 멀티바이브레이터와 크리스탈을 포함한 공진기를 개시하고 있다. 이러한 종류의 크로스 커플링에 의해, 크리스탈은 본 발명에 따른 공진기에서의 임계치 영향에 대조되는 비안정 멀티바이브레이터의 임피던스 영향을 갖는다. 본 발명에 따른 공진기에 대한 알려진 공진기의 동작의 차이점은 구성의 차이점으로 나타나는데, 멀티바이브레이터의 자연 주파수는 크리스탈의 공진 주파수보다 다소 높으며, 반면에 본 발명의 1차 발진기의 주파수는 크리스탈의 공진 주파수에 거의 동일하며, 즉 상기 공진 주파수보다 다소 높거나 또는 다소 낮다.

바람직하게는, 1차 발진기의 자연 주파수는 공진기의 소정 주파수의 출력 신호에 거의 동일하게 선택된다. 동기화가 행해질 때, 발생된 주파수는 공진 소자에 의해 전적으로 완전히 결정된다.

주파수 결정 성분에 의한 1차 발진기의 자연 주파수의 선택은 동기화가 유지되는 범위로 설정되도록 할 수 있다. 이러한 방법에 있어서, 공진기의 임의의 종속 공진이 선택될 수 있다.

일실시예에서, 소정의 주파수로서 신뢰성 있는 공진이 되도록 발진기의 동기화 감도를 얻기 위하여, 증폭기는 공진 소자의 출력과 1차 공진기의 동기화 입력 사이에 포함된다.

바람직하게는, 1차 발진기의 출력 신호는 방형파이다.

본 발명의 추가의 설명은 첨부된 청구항에서 설명된다.

본 발명은 첨부된 도면을 참조하여 보다 상세히 설명될 것이다.

도 1에 도시된 블록도는 본 발명의 원리를 나타내고 있다. 공진기는 공진 소자(2)와 발진기(1)를 구비한다. 이 공진 소자(2)는 하나 이상의 공진 상태로 공진이 가능한 크리스탈을 사용할 수 있다.

발진기(1)는 1차 발진기라 하고, 이후 이를 "완화 발진기(relaxation oscillator)" 라 칭하며, 커패시터와 같은 주파수 결정 소자에 의해 결정되는 주파수를 갖는 신호를 생성한다. 이 발진기(1)의 주파수는 공진기의 바람직한 주파수와 대략적으로 동일하게 정해진다. 완화 발진기의 출력(U_o)에서의 출력 신호는 공진 소자(2)의 여기 입력(I_e)으로 공급된다. 이 출력 신호는 방형파 형태를 갖는 것이 바람직하다. 공진 소자(2)의 출력(U₂)에는 그 주파수가 소정의 바람직한 공진기 주파수와 동일한 신호가 나타나게 되어 있다. 공진 소자(2)의 출력 신호는 증폭기(V)를 통해 완화 발진기(1)의 동기화 입력(I_s)으로 공급된다. 완화 발진기의 반전 시각에 영향을 줌으로써 이러한 동기화가 이루어진다.

동기화 방형파에 대한 완화 발진기의 감도를 제한함으로써, 동기화가 일어나는지의 여부가 공진기로부터 생성되는 신호의 주파수에 의존하게 될 것이다. 만일 동기화가 되면, 완화 발진기로부터 에너지를 공급함으로써 공진이 유지될 것이다. 만일 동기화가 이루어지지 않으면, 공진 소자(2)와 발진기(1)로 구성되는 루프에 의해 공진이 유지되지 않을 것이다. 따라서, 바람직하지 않은 종속 공진을 억제하면서 바람직한 발진을 유지하는 것이 가능할 것이다. 바람직한 동기화 범위는 정확한 감도를 선택하고 완화 발진기의 적절한 고유 주파수를 선택함으로써 조절될 수 있다.

만일 1차 발진기의 출력 신호로서 방형파가 선택된 경우, 시스템은 공진기의 입력으로부터 출력까지 디렉트 브랙쓰루(direct breakthrough)에 높은 민감성을 갖게 될 것이다. 디렉트 브랙쓰루의 고역 통과 특성의 결과로서, 이 디렉트 브랙쓰루는 주로 완화 발진기의 후속 반전의 동기화에 앞서 제거될 것이다. 따라서, 동기화의 발생은 공진의 디렉트 브랙쓰루에 좌우되지 않을 것이다.

양호한 특성을 갖는 공진 소자는 하나의 공진 주파수를 가지며, 그 출력 신호의 진폭은 급격히 커지게 되고, 공진 소자의 입력 및 출력간의 위상은 0으로 된다. 본 명세서에 개시된 공진 소자는 예컨대, 공진 소자 내의 위상차의 결과로서 상당한 잡음이 생기기 때문에 상기의 요구 조건을 만족시키지 않는다.

본 발명에 따른 공진기에 의해서만 상기 언급된 문제점들이 제거될 수 있다.

본 발명에 따른 공진기의 더욱 상세한 도면은 도 2에 도시되어 있다. 공진기의 공진 소자(2)는 개별적으로 특정된 기능을 갖는 1차 발진기에 추가된다.

1차 발진기 또는 완화 발진기는 통합 기능, 비교 기능, 통합 표시의 전환 기능 및 메모리 기능을 갖는다.

통합은 커패시터(C)에 의해 형성되며, 이 커패시터는 양방향으로 전류를 공급할 수 있는 전류 소스(I₁)에 의해 충전된다. 전환 기능은 화살표 P₄및 P₅로 나타나 있다. 커패시터(C)는 한 방향으로의 전류에 의해 충전되며, 다른 방향으로의 전류는 커패시터(C)를 방전시킬 것이다. 전류 소스(I₁)를 반복적으로 전환시킴으로써, 전류 소스(I₁)와 커패시터(C)간의 접속점에서 톱니파 전압(U_Z)을 생성한다. 비교 기능은 비교기(COMP1, COMP2)에 의해 이루어진다. 톱니파 전압(U_Z)은 비교기(COMP1, COMP2)의 한쪽 입력에 공급된다. 비교기(COMP1, COMP2)의 다른쪽 입력에는 기준 소스(Er₁, Er₂)가 접속된다.

메모리 기능은 S-R 래치(L)로 도시된 실시예로 구현된다. 비교기(COMP1)의 출력은 래치(L)의 입력(S)에 접속되고, 비교기(COMP2)의 출력은 래치(L)의 입력(R)에 접속된다. 래치의 출력(Q)은 공진 소자(2)의 여기 입력(I_e)과 전류 소스(I₁)의 제어 또는 전환 입력(P3)에 접속된다. 공진 소자(2)의 출력(U₂)에서의 출력 신호는 기준 소스(Er₁, Er₂)를 변조시키며, 이것은 화살표 P₁및 P2로 나타나 있다.

1차 발진기의 발진 주파수는 다음의 수학식에 의해 결정된다:

여기서, V_amp는 커패시터(C) 양단의 톱니파 u_z의 진폭이고, 이로써 발진기 주파수는 충전 전류를 선형으로 변화시킴으로써 선형으로 동조될 수 있다. 발진기의 주기는 발진 진폭 또는 커패시터(C)의 값을 선형으로 변화시킴으로써 선형으로 전환될 수 있다.

전류가 커패시터에 충전되므로, 비교기의 기준 소스를 변조함으로써 발진기가 동기화 및 로크될 수 있다. 공진 소자의 출력 신호는 기준 소스(E_r1, E_r2)의 전압에 용이하게 가산될 수 있다. 이 회로는 제로점을 지나는 공진 소자로부터의 사인파가 통과함으로써 1차 발진기를 동기화하는 방식으로 설계된다. 따라서, 공진기 출력 신호를 처리하는 증폭기의 선형성에 관해 어떠한 특정 요건도 요구되지 않으며, 단순한 리미터를 사용할 수 있다.

도 3은 공진기내에서 발생하는 신호에 의해 공진기의 특성을 도시하는 도면이다. 도 3은 공진기의 안정 상태 발진 조건을 나타낸다. 이 경우, 1 ㎒에서 공진하고 불과 10의 양호도(quality factor) Q를 갖는 소자가 공진기로서 사용될 수 있다. 도 3에서, 도면 부호 "U₁" 은 래치의 방형파 출력 신호를 나타내고, 도면 부호 "U₂"는 1차 발진기의 커패시터 양단의 3각파 전압을 나타내며, 도면 부호 "U_r"은 공진기의 출력 신호를 나타낸다.

도 3으로부터 충전 상태에서 방전 상태로 또는 그 반대로의 완화 발진기(relaxation oscilator)의 반전이 공진 소자의 출력 전압에 의해 동기 또는 트리거된다는 것을 명확히 알 수 있다.

충전 전류와 방전 전류에서의 잡음 및 불일치, 기준 레벨에서의 잡음 및 불일치, 동기 경로에서의 지연 등의 회로 구성 요소의 비이상적인 특성은 신호의 위상 관계에 영향을 줄 수 있다. 이들 비이상적인 특성의 영향은 동기 경로에서의 증폭 계수에 의해 효율적으로 제거될 수 있다. 예를 들어, 공진 소자의 출력단과 기준 소스의 변조 입력단 사이에 증폭기를 설치함으로써 비이상적인 특성을 제거할 수 있다.

캡쳐 범위의 한계치는 도 4로부터 얻어질 수 있다. 도 4는 3상 발진기를 도시하고 있다. 도 4의 (b)에서, 발진기는 캡쳐 범위의 중앙에 위치된다. 공진기의 주파수는 1차 발진기의 본래 주파수에 거의 동일하게 된다. 전술된 바와 같이, 비교 레벨은 동기 방형파를 획득하기 위해 공진 소자의 출력 신호에 의해 변조된다. 도 4의 (a)에서, 1차 발진기는 최고의 가능한 (동기) 주파수를 갖는다. 도 4의 (c)에서, 발진기는 최저의 가능한 (동기) 주파수를 갖는다. 커패시터의 충전 전류는 이들 도면 모두에서 동일하다.

변조 레벨 E_mod의 진폭 및 서로 동일하지만 반대 극성의 비교기 레벨 E₁및 E_h의 진폭이 정의된다. 비교기 레벨 E₁및 E_h의 절대값이 E에 동일하게 설정된다면, 1차 발진기의 캡쳐 범위는 다음의 수학식에 의해 결정된다:

공진기의 공진이 이들 한계치내에 있지 않다면, 거의 모든 전이가 1차 발진기에 의해 개시될 것이고, 시스템이 동기되지 않는다.

도 5는 본 발명에 따른 공진기의 세부도이다.

공진기는 NE527에 의해 실시되고, 래치는 74 HCT02에 의해 실시되며, 커패시터는 커패시터 C₁및 C_v의 병렬 접속에 의해 형성된다. 이 커패시터 회로는 트랜지스터 T₁에 의해 충전되고, 트랜지스터 T₂에 의해 방전된다. 충전에서 방전으로 또는 방전에서 충전으로의 전환은 트랜지스터 T₂의 베이스에 공급되는 래치의 출력 신호에 의해 제어된다.

비교기의 비교 레벨은 저항(R₁및 R₂)또는(R₃및 R₄)로 이루어진 전압 분배기에 의해 형성된다.

공진 소자의 출력 신호는 저항(R₅, R₆)을 통해 전압 분배기의 저항의 접속점에 각각 공급되는데, 즉 전압 분배기에 의해 설정된 비교기의 기준 전압에 더해진다.

도 6은 본 발명에 따른 공진기의 단순 구성을 나타낸다.

이 공진기의 구성은 2개의 트랜지스터(T₃, T₄)를 포함한다. 트랜지스터(T₃)의 콜렉터 및 트랜지스터(T₄)의 콜렉터는 저항(R₇, R₈)을 통해 전원 전압(U_B)의 한쪽 극성에 각각 접속된다. 트랜지스터(T₃, T₄)의 에미터는 기준 소스(I_R1, I_R2)를 통해 전원 전압(U_B)의 다른쪽 극성에 각각 접속된다. 트랜지스터(T₃, T₄)의 에미터 사이에는 발진기의 주파수 결정 성분으로서 커패시터(C)가 접속되어 있다. 공진 소자는 트래지스터(T₃, T₄)의 콜렉터 사이에 통합되어 있다. 트랜지스터(T₃)의 베이스는 트랜지스터(T₄)의 콜렉터에 접속되고, 트랜지스터(T₄)의 베이스는 트랜지스터(T₃)의 콜렉터에 접속된다.

본 발명에 따른 동작이 뛰어난 공진기가 2개의 트랜지스터, 1개의 커패시터 및 몇 개의 저항에 의해 설계될 수 있음을 알 수 있다.

본 발명은 소정의 더 높은 모드에서 안정적으로 공진해야만 하는 크리스탈 발진기에 매우 바람직하게 이용될 수 있다. 본 발명은 당업계에 매우 유용하다. 본 발명에 따라 획득된 공진기의 높은 안정성을 제외하고라도, 이 공진기 회로는 매우 소형이며 저가이다.

본 공진기 회로는 기존의 고조파 발진기에 비해, 완전하게 집적화 될 수 있으며, 공진기가 소정의 주파수에서 공진하는데 요구되는 추가의 필터링은 부분적으로 집적화될 수 있다.

또한, 본 공진기 회로는 예컨대, 칩 상에서 마이크로 기계 설계하는 것에 의해 만들어 질 수 있는 것과 같은 2포트 공진기를 공진시키는데 매우 적합하다. 이러한 공진기는 일반적으로 특히 크로스토크에 기인한 많은 장애를 겪는데, 이 장애는 본 발명에 개시된 회로의 경우에는 해결되어 있다.

또, 본 발명은 칩 상에서 구현되어야만 하는 공진기를 공진시키는데 매우 유용하다. 제조의 방식으로 인해, 이들 온-칩 공진기는 다이렉트 크로스토크(브랙쓰루)를 종종 겪는데, 본 발명에 따른 공진기는 크로스토크에 영향을 받지 않는다.

본 발명은 또한, 특히 소규모의 센서가 바람직한 장치에서 센서를 공진하는데 적합하다.

Claims (10)

1. 공진 모드를 선택하는 선택 회로와 공진 소자를 구비하는 공진기에 있어서, 상기 선택 회로는 동기화 입력을 갖는 1차 발진기에 의해 형성되고, 상기 1차 발진기의 출력은 상기 공진 소자의 여기 입력에 연결되고, 상기 공진 소자의 출력은 상기 1차 발진기의 동기화 입력에 연결되어 상기 공진 소자 또는 발진기에서 유도되고 있는 공진기 출력 신호와 발진기를 동기화시키는 것을 특징으로 하는 공진기.
2. 제1항에 있어서, 상기 1차 발진기의 고유 주파수는 상기 공진기의 출력 신호의 목표 주파수와 거의 동일하도록 선택되는 것을 특징으로 하는 공진기.
3. 제1항 또는 제2항에 있어서, 상기 동기화의 범위는 상기 1차 발진기의 고유 주파수를 선택함으로써 조정되는 것을 특징으로 하는 공진기.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 공진 소자의 출력과 상기 1차 발진기의 동기화 입력 사이에는 상기 발진기의 동기화 감도를 조정하는 증폭기가 설치되어 있는 것을 특징으로 하는 공진기.
5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 1차 발진기의 출력 신호는 방형파인 것을 특징으로 하는 공진기.
6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 발진기는 커패시커와 이 커패시터를 교대로 충방전하기 위한 제어 입력에 의해 상기 커패시터에 연결되는 스위치 가능 전류원 및 2개의 비교기를 구비하며, 상기 비교기의 한쪽 입력들은 상기 커패시터와 상기 스위치 가능 전류원의 접속점에 연결되고, 상기 비교기의 다른쪽 입력들은 각각 기준 신호원에 연결되며, 상기 비교기의 출력은 메모리 회로에 연결되고, 이 메모리 회로의 출력 신호는 제1 비교기에서 출력이 나올 때에는 제1 레벨을 갖고 제2 비교기에서 출력이 나올 때에는 제2 레벨을 가지며, 상기 메모리 회로의 출력 신호는 상기 공진 소자의 입력과 상기 스위치 가능 전류원의 제어 입력에 연결되며, 상기 공진 소자의 출력 신호는 상기 기준 신호원을 변조하는 것을 특징으로 하는 공진기.
7. 제6항에 있어서, 상기 공진기의 출력 신호는 기준 신호원의 전압에 더해지는 것을 특징으로 하는 공진기.
8. 제6항 또는 제7항에 있어서, 상기 공진 소자의 출력과 기준 신호원 사이에는 증폭기가 연결되어 있는 것을 특징으로 하는 공진기.
9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 메모리 회로는 래치인 것을 특징으로 하는 공진기.
10. 제1항에 있어서, 상기 공진기는 제1 트랜지스터와 제2 트랜지스터를 더 구비하며, 상기 제1 트랜지스터와 제2 트랜지스터의 2개의 콜렉터는 콜렉터 저항에 의해 공급 전압의 한 극성에 연결되고, 상기 제1 트랜지스터와 제2 트랜지스터의 에미터들은 에미터 저항에 의해 상기 공급 전압의 다른 극성에 연결되며, 상기 트랜지스터들 중 한 트랜지스터의 베이스는 항상 다른 트랜지스터의 콜렉터에 연결되어 있고, 상기 제1 트랜지스터와 제2 트랜지스터의 에미터 사이에는 커패시터가 설치되고, 상기 제1 트랜지스터와 제2 트랜지스터의 콜렉터 사이에는 공진 소자가 연결되어 있는 것을 특징으로 하는 공진기.