KR20010008825A - Semiconductor package having radiation plate - Google Patents
Semiconductor package having radiation plate Download PDFInfo
- Publication number
- KR20010008825A KR20010008825A KR1019990026851A KR19990026851A KR20010008825A KR 20010008825 A KR20010008825 A KR 20010008825A KR 1019990026851 A KR1019990026851 A KR 1019990026851A KR 19990026851 A KR19990026851 A KR 19990026851A KR 20010008825 A KR20010008825 A KR 20010008825A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead frame
- heat sink
- semiconductor package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 230000005855 radiation Effects 0.000 title 1
- 238000000465 moulding Methods 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims 2
- 230000017525 heat dissipation Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
반도체 칩으로부터 발생되는 열을 효과적으로 방출할 수 있는 반도체 패키지를 개시한다.Disclosed is a semiconductor package capable of effectively releasing heat generated from a semiconductor chip.
본 반도체 패키지는, 전기 소자들이 집적되고, 외부와 전기 접속되도록 된 복수개의 본딩패드를 가지는 반도체 칩과; 상기 반도체 칩 주위에 설치되어서 일단은 상기 본딩패드와 와이어 본딩으로 연결되고 타단은 외부로 돌출된 복수의 전기접속 단자를 가지는 리드를 포함하는 리드프레임과; 상기 반도체 칩을 지지하면서 열을 방출할 수 있도록 적어도 하나의 표면에 다수의 돌기부를 가지는 방열판과; 상기 반도체 칩과, 상기 방열판과, 상기 리드프레임의 일부를 감싸도록 된 몰딩 수지를 구비한 것을 특징으로 한다.The semiconductor package includes a semiconductor chip having a plurality of bonding pads in which electrical elements are integrated and electrically connected to the outside; A lead frame disposed around the semiconductor chip, the lead frame including a lead having one end connected to the bonding pad by wire bonding and the other end having a plurality of electrical connection terminals protruding to the outside; A heat sink having a plurality of protrusions on at least one surface thereof to release heat while supporting the semiconductor chip; And a molding resin to surround the semiconductor chip, the heat sink, and a part of the lead frame.
Description
본 발명은 반도체 패키지에 관한 것으로서, 더 상세하게는 반도체 칩(chip) 내부에서 발생되는 열을 효과적으로 방출하도록 하는 방열판을 채용한 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a semiconductor package employing a heat sink for effectively dissipating heat generated inside a semiconductor chip.
일반적으로 반도체 패키지는 반도체 칩과 리드프레임을 주요 구성요소로 하여 이들을 몰딩 수지로 밀봉하여 제조한다. 반도체 칩은 집적된 전기회로와 이 회로를 외부와 연결시키기 위한 단자인 본딩패드를 구비하고 있으며, 리드프레임은 반도체 칩을 탑재하여 정적인 상태로 유지하여 주는 패드(Pad)와, 와이어 본딩에 의해 반도체 칩의 각 단자와 연결되는 내부 리드(Internal lead), 그리고 기판과의 납땜을 위한 외부 리드(External lead)를 구비하고 있다. 따라서 리드프레임은 반도체 패키지의 내부와 외부를 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 한다.In general, a semiconductor package is manufactured by sealing a semiconductor resin and a lead frame with molding resin. The semiconductor chip has an integrated electric circuit and a bonding pad which is a terminal for connecting the circuit to the outside. The lead frame includes a pad that holds the semiconductor chip in a static state and wire bonding. An internal lead connected to each terminal of the semiconductor chip and an external lead for soldering to a substrate are provided. Therefore, the lead frame serves as a lead that connects the inside and the outside of the semiconductor package and a support that supports the semiconductor chip.
최근, 반도체 칩의 고집적화와 박형화 및 소형화 추세에 따라 리드프레임 또한 다핀 소형화 개발이 진행되고 있다. 이러한 고집적화와 고밀도화는 집적회로의 소비전력을 증대시키고 반도체 패키지의 발열량을 증대시키기 때문에 반도체 패키지는 높은 방열성을 요구하게 되었다. 이와 같이 반도체 패키지의 방열성을 높이기 위하여 열전도성이 뛰어난 금속소재를 일정한 형상의 방열판으로 제작하여 리드프레임에 부착하여 반도체 칩으로부터 발생되는 열을 방출하고 있다. 종래에는 도 1 및 도 2에 도시된 바와 같은 방열판을 사용하고 있는 데, 반도체 칩이 부착되는 표면은 평판(3a)이고 그 배면은 딤플(dimple)과 같은 형태인 홈부(3b)가 다수개 형성된 구조를 가진다.Recently, in accordance with the trend of high integration, thinning, and miniaturization of semiconductor chips, development of lead-type miniaturization is also progressing. Since the high integration and high density increase the power consumption of the integrated circuit and increase the heat generation of the semiconductor package, the semiconductor package requires high heat dissipation. As described above, in order to increase heat dissipation of the semiconductor package, a metal material having excellent thermal conductivity is manufactured as a heat dissipation plate having a predetermined shape and attached to a lead frame to release heat generated from the semiconductor chip. In the related art, a heat sink as shown in FIGS. 1 and 2 is used, wherein a surface to which a semiconductor chip is attached is a flat plate 3a and a plurality of grooves 3b having a back surface are formed as dimples. Has a structure.
그러나 이러한 종래의 방열판에 형성된 홈부는 열접촉면적을 크게 하기 위하여 형성된 것이나, 오목한 형상을 가져서 그 열방출 효율이 그다지 우수하지 않아 효율적인 열방출이 이루어지지 않는 문제점이 있고, 또한 몰딩 수지와의 밀착력 향상 효과도 그다지 크지 않아서 패키지 크랙의 발생을 크게 방지하지 못하는 문제점이 있다.However, the groove portion formed in the conventional heat sink is formed to increase the thermal contact area, but has a concave shape, so that the heat dissipation efficiency is not so excellent, so that efficient heat dissipation is not achieved, and the adhesion to the molding resin is improved. The effect is not so great that there is a problem that does not significantly prevent the occurrence of package cracks.
따라서, 본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 창안된 것으로서, 반도체 칩으로부터 발생되는 열을 효과적으로 방출할 수 있는 반도체 패키지를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a semiconductor package capable of effectively dissipating heat generated from a semiconductor chip.
이와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는, 전기 소자들이 집적되고, 외부와 전기 접속되도록 된 복수개의 본딩패드를 가지는 반도체 칩과; 상기 반도체 칩 주위에 설치되어서 일단은 상기 본딩패드와 와이어 본딩으로 연결되고 타단은 외부로 돌출된 복수의 전기접속 단자를 가지는 리드를 포함하는 리드프레임과; 상기 반도체 칩을 지지하면서 열을 방출할 수 있도록 적어도 하나의 표면에 다수의 돌기부를 가지는 방열판과; 상기 반도체 칩과, 상기 방열판과, 상기 리드프레임의 일부를 감싸도록 된 몰딩 수지를 구비한 것을 특징으로 한다.In order to achieve the above object, the semiconductor package according to the present invention comprises: a semiconductor chip having a plurality of bonding pads in which electrical elements are integrated and electrically connected to the outside; A lead frame disposed around the semiconductor chip, the lead frame including a lead having one end connected to the bonding pad by wire bonding and the other end having a plurality of electrical connection terminals protruding to the outside; A heat sink having a plurality of protrusions on at least one surface thereof to release heat while supporting the semiconductor chip; And a molding resin to surround the semiconductor chip, the heat sink, and a part of the lead frame.
도 1은 종래 방열판의 배면도이다.1 is a rear view of a conventional heat sink.
도 2는 도 1의 II-II선의 단면도이다.2 is a cross-sectional view taken along the line II-II of FIG. 1.
도 3은 본 발명에서 채용하는 방열판의 일 실시예의 단면도이다.3 is a cross-sectional view of an embodiment of a heat sink used in the present invention.
도 4는 본 발명에서 채용하는 방열판의 다른 실시예의 단면도이다.4 is a cross-sectional view of another embodiment of a heat sink used in the present invention.
도 5는 도 3의 방열판을 채용한 반도체 패키지의 개략적 단면도이다.FIG. 5 is a schematic cross-sectional view of a semiconductor package including the heat sink of FIG. 3.
도 6는 도 4의 방열판을 채용한 반도체 패키지의 개략적 단면도이다.6 is a schematic cross-sectional view of a semiconductor package employing the heat sink of FIG. 4.
〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
3, 13, 23...방열판3, 13, 23 ... heat sink
11...리드프레임11.lead frame
13a, 23a...홈부13a, 23a ... groove
13b, 23b...돌기부13b, 23b ... protrusion
15...반도체 칩15 ... semiconductor chip
17...몰딩 수지17 ... molding resin
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3 및 도 4는 본 발명의 바람직한 실시예에 채용되는 방열판을 나타낸 것이다.3 and 4 show a heat sink that is employed in the preferred embodiment of the present invention.
본 발명에 채용되는 방열판의 일 실시예는 도 3에 도시된 바와 같이 상부 평면 즉 반도체 칩이 장착되는 평면의 일부에는 홈부(13a)가 다수개 형성되고, 그 반대 평면 즉 하부 평면에는 돌기부(13b)가 다수개 형성된다. 반도체 칩과 방열판과의 접촉에의한 열 전달면적을 크게 하기 위하여 방열판에 반도체 칩이 장착되는 부분인 상부 평면의 대략 중앙부에는 홈부(13a)를 형성하지 않고 평면으로 두는 것이 바람직하다. 도시된 바와 같이 방열판의 하부 평면 전체에 돌기부(13b)를 형성하는 것이 바람직하나, 하부 평면의 일부에만 돌기부(13b)를 형성할 수도 있다. 상부 평면에 홈부(13a)를 형성하는 대신에 돌기부(13b)를 둘 수도 있다. 이러한 홈부(13a) 및 돌기부(13b)를 작은 크기의 오목 또는 볼록한 딤플(dimple)과 같은 형태로 형성할 수도 있고, 일 방향으로 줄을 지은 골이나 두둑의 형태로 형성할 수도 있다.According to an embodiment of the heat sink employed in the present invention, as shown in FIG. 3, a plurality of grooves 13a are formed in a part of an upper plane, that is, a plane on which the semiconductor chip is mounted, and a protrusion 13b in an opposite plane, that is, a lower plane. ) Are formed in plurality. In order to increase the heat transfer area due to the contact between the semiconductor chip and the heat sink, it is preferable to leave the groove part 13a flat in the center of the upper plane, which is a part where the semiconductor chip is mounted on the heat sink. As shown in the drawing, it is preferable to form the protrusions 13b on the entire lower plane of the heat sink, but the protrusions 13b may be formed only on a part of the lower plane. Instead of forming the groove 13a in the upper plane, the protrusion 13b may be provided. The groove 13a and the protrusion 13b may be formed in the form of a concave or convex dimple of a small size, or may be formed in the form of a valley or a rib formed in one direction.
도 4는 홈부(23a)와 돌기부(23b)의 형상이 각 형인 것을 제외하고는 그 형태 및 역할에 있어서 도 3의 것과 동일하다. 홈부와 돌기부의 형상은 도시된 형상 외에 쐐기형 등의 형상도 가능하다.FIG. 4 is the same as that of FIG. 3 in the form and role except the shape of the groove part 23a and the protrusion part 23b is each type | mold. The shape of the groove and the protrusion may be in the shape of a wedge or the like in addition to the shape shown.
도 5 및 도 6은 도 3 및 도 4에 도시된 방열판을 채용한 반도체 패키지를 나타낸 개략적 단면도로서, 상호간에 동일한 참조부호는 동일한 구성요소를 가리킨다.5 and 6 are schematic cross-sectional views showing semiconductor packages employing the heat sinks shown in FIGS. 3 and 4, wherein like reference numerals refer to like elements.
방열판을 채용한 반도체 패키지는, 패드가 배제되어 중앙에 공간이 형성되어 있는 리드프레임(11)의 공간 테두리부 배면에 양면절연 테이프(12)가 부착되어 있고, 이 양면절연 테이프(12)에 테두리부가 맞닿도록 사각 기판상의 방열판(13,23)이 부착되어 있다. 따라서 상기 방열판(13,23)은 상기 리드프레임(11)의 중앙공간으로 그 상면 일부가 노출되어 있으며, 그 노출 부위에 접착제(14)를 도포하여 전기 소자들이 직접된 반도체 칩(15)을 안착시킨 구조를 이루고 있다. 그리고 반도체 칩(15)의 본딩패드와 리드프레임의 내부리드는 와이어(16)에 의한 본딩으로 연결되어 있고, 상기 리드프레임(11)의 상면과 하면에 에폭시 수지와 같은 보호막으로 둘러싼 몰딩 수지(17)가 구비되어 있는 구조를 이루고 있다.In the semiconductor package employing the heat sink, a double-sided insulating tape 12 is attached to the rear surface of the space rim of the lead frame 11 in which a pad is removed and a space is formed in the center, and the double-sided insulating tape 12 is edged. The heat sinks 13 and 23 on the rectangular substrate are attached so that the parts abut. Accordingly, the heat sinks 13 and 23 are partially exposed to the center space of the lead frame 11, and the adhesive 14 is applied to the exposed portion to mount the semiconductor chip 15 to which the electric elements are directly. Structure. The bonding pad of the semiconductor chip 15 and the inner lead of the lead frame are connected by bonding by wires 16, and the molding resin 17 surrounded by a protective film such as an epoxy resin on the upper and lower surfaces of the lead frame 11. ) Is provided with a structure provided.
따라서 방열판(13,23)은 반도체 칩(15)으로부터 발생되는 열을 전달받아 외부로 방출하는 데, 특히 그 상하면에 홈부(13a,23a) 및 돌기부(13b,23b)가 설치되어 있어 전체 방열판의 유효 열 방출 면적이 증대되기 때문에 열 방출 효과가 좋다.Therefore, the heat sinks 13 and 23 receive heat generated from the semiconductor chip 15 and release them to the outside. In particular, the grooves 13a and 23a and the protrusions 13b and 23b are provided on the upper and lower surfaces thereof. The heat dissipation effect is good because the effective heat dissipation area is increased.
도시된 바와 같은 방열판(13)은 몰딩 수지(17)에 완전히 덮여 있는 내장형의 구조이나, 방열판의 일부 예컨대 하부가 몰딩 보호막의 외부로 노출되어 있는 노출형의 구조로 사용하는 것도 가능하다.The heat dissipation plate 13 as illustrated may be used as a built-in structure completely covered by the molding resin 17 or an exposed structure in which a part of the heat dissipation plate, for example, a lower portion thereof, is exposed to the outside of the molding protective film.
이상 실시예를 들어 본 발명에 대해 설명하였으나, 본 발명은 전술한 실시예에 한정되는 것은 아니다. 이 실시예에 기재되어 있는 구성부품의 치수, 재질, 형상, 그 상대적인 배치 등은 특히 특정된 기재가 없는 한은 본 발명의 범위를 그것들만으로 한정하는 취지의 것은 아니고 단지 설명예에 불과한 것으로 본 발명의 기술사상 및 범위 내에서의 각종 변경 및 개량이 가능하다.Although the present invention has been described with reference to the above embodiments, the present invention is not limited to the above embodiments. Dimensions, materials, shapes, relative arrangements, and the like of the component parts described in this embodiment are not intended to limit the scope of the present invention only thereto unless specifically stated. Various changes and improvements can be made within the spirit and scope.
이상에서 살펴본 바와 같이 본 발명에 따른 방열판을 채용한 반도체 패키지는 방열판의 상하면에 형성된 홈부 및 돌기부를 통해 열 방출이 효과적으로 수행되므로 발생되는 열을 방출하는 효과가 탁월하다.As described above, the semiconductor package employing the heat dissipation plate according to the present invention has an excellent effect of dissipating heat generated by heat dissipation through grooves and protrusions formed on upper and lower surfaces of the heat dissipation plate.
또한 그 상하면의 홈부 및 돌기부로 인해 몰딩 수지와의 밀착력이 향상되기 때문에 패키지 크랙의 발생이 현저하게 감소되는 효과가 크다.In addition, since the adhesion to the molding resin is improved due to the grooves and protrusions on the upper and lower surfaces, the generation of package cracks is greatly reduced.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026851A KR20010008825A (en) | 1999-07-05 | 1999-07-05 | Semiconductor package having radiation plate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026851A KR20010008825A (en) | 1999-07-05 | 1999-07-05 | Semiconductor package having radiation plate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010008825A true KR20010008825A (en) | 2001-02-05 |
Family
ID=19599343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990026851A Ceased KR20010008825A (en) | 1999-07-05 | 1999-07-05 | Semiconductor package having radiation plate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010008825A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067905B2 (en) * | 2002-08-08 | 2006-06-27 | Micron Technology, Inc. | Packaged microelectronic devices including first and second casings |
-
1999
- 1999-07-05 KR KR1019990026851A patent/KR20010008825A/en not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067905B2 (en) * | 2002-08-08 | 2006-06-27 | Micron Technology, Inc. | Packaged microelectronic devices including first and second casings |
| US7306974B2 (en) | 2002-08-08 | 2007-12-11 | Micron Technology, Inc. | Microelectronic devices and methods for manufacturing and operating packaged microelectronic device assemblies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| US6472743B2 (en) | Semiconductor package with heat dissipating structure | |
| US6093960A (en) | Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance | |
| US20050224957A1 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| KR20030018642A (en) | Stack chip module | |
| JPH10200021A (en) | Bottom lead semiconductor package | |
| JP2003031744A (en) | Semiconductor device | |
| JPS6042620B2 (en) | Semiconductor device encapsulation | |
| CN215731689U (en) | Semiconductor device and lead frame | |
| EP1396886A2 (en) | Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip | |
| US6437984B1 (en) | Thermally enhanced chip scale package | |
| JP2001358259A (en) | Semiconductor package | |
| KR20010008825A (en) | Semiconductor package having radiation plate | |
| US5150198A (en) | Radiator for semiconductor chip | |
| KR100474193B1 (en) | BG Package and Manufacturing Method | |
| KR200325122Y1 (en) | heat sink in semiconductor package | |
| JP2000196005A (en) | Semiconductor device | |
| KR19980083733A (en) | Thin Film Ball Grid Array Package with Improved Thermal Dissipation | |
| JP2690248B2 (en) | Surface mount type semiconductor device | |
| KR20000045081A (en) | Semiconductor package structure | |
| JP2009158825A (en) | Semiconductor device | |
| KR20040061860A (en) | Tecsp | |
| KR100388291B1 (en) | Structure of semiconductor package | |
| KR0124827Y1 (en) | Board Mount Semiconductor Packages | |
| JP3206545B2 (en) | Stackable semiconductor device and module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990705 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010531 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20011114 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20010531 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |