[go: up one dir, main page]

KR20000070943A - 매트릭스 디스플레이 셀을 제어하기 위한 장치 - Google Patents

매트릭스 디스플레이 셀을 제어하기 위한 장치 Download PDF

Info

Publication number
KR20000070943A
KR20000070943A KR1019997007208A KR19997007208A KR20000070943A KR 20000070943 A KR20000070943 A KR 20000070943A KR 1019997007208 A KR1019997007208 A KR 1019997007208A KR 19997007208 A KR19997007208 A KR 19997007208A KR 20000070943 A KR20000070943 A KR 20000070943A
Authority
KR
South Korea
Prior art keywords
signal
transistor
line
control device
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019997007208A
Other languages
English (en)
Inventor
마우리스프랑소와
Original Assignee
똥송-엘쎄데
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 똥송-엘쎄데 filed Critical 똥송-엘쎄데
Publication of KR20000070943A publication Critical patent/KR20000070943A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 라인과 컬럼으로 배열되고 단위 점(XL)을 제어하는 한 세트의 제어 회로(P'ij)를 포함하는 매트릭스 제어 장치에 관한 것으로, 각 단위 점의 상태는 라인(L'i)과 컬럼(C'j)을 통해 상기 제어 회로(P'ij)에 각각 인가되는 제 1 및 제 2 제어 신호(L'i, C'j)의 함수이다. 제어 회로(P'ij)는, 단위 점(XL)을 제 1 신호를 수신하는 대응하는 라인(L'i)에 연결시키는 제 1 트랜지스터(MN2)와, 제 2 트랜지스터(MN1)로 이루어지는데, 상기 제 2 트랜지스터의 제 1 전극은 상기 제 1 트랜지스터의 게이트에 연결되고, 상기 제 2 트랜지스터의 게이트는 상기 제 2 신호를 수신하는 대응하는 컬럼(C'j)에 연결되고, 상기 제 2 트랜지스터의 제 2 전극은 기준 전위에 연결된다.
본 발명은 특히 액정 회면 또는 전자 발광 화면과 같은 평면 화면에 적용된다.

Description

매트릭스 디스플레이 셀을 제어하기 위한 장치{DEVICE FOR CONTROLLING A MATRIX DISPLAY CELL}
종래 기술에 있어서, 매트릭스 제어 장치는 예컨대 액정 셀과 같은 평면 화면의 셀을 제어하기 위하여 사용된다. 이 경우, 도 1에 표시된 활성 매트릭스 형태의 액정 화면과 같이 약어 AM-LCD로도 알려진 활성 매트릭스 형태의 액정 디스플레이 역시 포함된다. 이 경우에 있어서, 이러한 화면은 특정 수의 전자-광 셀로 구성되는데, 이들 셀들 각각은 액정을 감싸는 한 전극과 대향 전극으로 구성된다. 이들 셀은 상기 도면에서 XL로 표시된다. 전자-광 셀은 라인과 컬럼으로 배열되고, 이들 각각은 매트릭스 형태의 제어 장치의 부분을 형성하는 스위칭 회로에 의해 제어된다. 도 1에 표시된 바와 같이, 스위칭 회로는 트랜지스터(T)로 구성되고, 이들 중 한 전극은 하나의 컬럼(Cj)에 연결되고, 다른 전극은 전자-광 셀(XL)에 연결된다. 더욱이, 트랜지스터(T)의 게이트는 제어 장치의 하나의 라인(Li)에 연결된다. 대부분의 경우, 전자-광 셀(XL)은, 트랜지스터(T)의 출력에서 전자-광 셀로 구성된 커패시터와 병렬로 장착된 용량 커패시터(CP)와 접속된다. 트랜지스터(T)와 커패시터(CP)로 구성된 조립체는 도 1에서 Pij로 표시되는 단위 제어 회로를 형성한다. 더욱이, 각 선택 라인(Li)은 제어 회로(2) 즉, 통상적으로 -10 내지 20 V 사이에서 변화하는 전압을 갖는 제어 펄스를 연속하여 각 라인에 인가하는 "라인 구동기"에 연결된다. 마찬가지로, 각 컬럼(Cj) 즉 데이터 라인은, 컬럼 제어 회로(3) 즉 컬럼(Cj) 상으로 비디오 신호에 대응하는 보다 상세하게는 그레이 스케일을 나타내는 아날로그 신호를 전달하는 "컬럼 구동기"에 연결되는데, 상기 비디오 신호는 +/- 5V 사이에서 통상적으로 변화한다.
이러한 매트릭스 제어 장치에 대해, 전자-광 셀(XL)은 다음의 방법으로 제어된다. 하나의 펄스가 선택 라인(Li)에 인가될 때, 스위칭 트랜지스터(T)는 도통된다. 도통이 되면, 컬럼(Cj)에 인가된 아날로그 전압은 전자-광 셀(XL)의 전극 단자에 전달되는데, 상기 셀(XL)은 데이터 신호에 대응하는 그레이 레벨을 디스플레이한다.
일반적으로, 이러한 형태의 매트릭스 제어 장치는 스위칭 트랜지스터를 구비하며, 대부분의 경우 이러한 스위칭 트랜지스터는 TFT(박막 트랜지스터) 형태이다. 이러한 장치는 일반적으로 비결정 실리콘으로 제작된다. 더욱이, 라인 및 컬럼 제어 회로(2,3)는 평면 화면이 제작되는 기판 플레이트 상에 집적되거나, 독립적으로 제작될 수 있다. 이들이 기판 플레이트 상에 집적될 때, 역시 비결정 실리콘을 사용하여 구성된다.
이러한 형태의 매트릭스 제어 장치에 야기되는 문제 중 하나는, 라인과 컬럼 상에 인가되는 신호의 진폭에 특별히 기인한 전력 소비 문제이다. 매트릭스 화면의 라인의 어드레스를 지정하기 위하여, 반전 극성이 각 라인에서 일어나는, "라인 반전"("line inversion")으로 알려진 기술이 사용될 때, 상기 문제점은 더 심각해진다. 이 경우, 1W에 해당하는 전력소비는 30 kHz의 라인 주파수에서 얻어질 수 있다.
다결정 실리콘 또는 단결정 실리콘의 트랜지스터로 제작될 때, 이러한 구조에 대해 야기되는 다른 문제점은, 단위 점 또는 전자-광 셀(XL)을 방전시키는 경향이 있는 오프 상태에서 스위칭 트랜지스터(T)의 누설 전류와 관련된다.
본 발명은 매트릭스 제어 장치에 관한 것이고, 보다 상세하게는 활성 매트릭스 형태의 액정 화면과 같은 평면 화면 또는 다른 형태의 평면 화면에서 사용되는 매트릭스 제어 장치에 관한 것이다.
도 1은 이미 설명된 도면으로, 종래 기술에 따라 라인 및 컬럼 제어 회로와 접속된 활성 매트릭스 액정 화면의 경우에 사용되는 매트릭스 제어 장치를 도시하는 도면.
도 2는 단위 점이 라인 및 컬럼 제어 회로에 접속되는 액정 셀로 구성되는 경우에 있어서 본 발명에 따른 매트릭스 제어 장치를 도시하는 도면.
도 3은 도 2의 단위 제어 회로에 있어서, 라인, 컬럼, 점(A), 점(B) 및 트랜지스터(MN2)의 게이트-소스 전압에 각각 인가되는 다양한 신호의 형태를 도시하는 도면.
도 4는, 라인 및 컬럼 제어 회로에 접속되는 단위 점이 전자 발광 재질로 구성된 경우에 있어서, 본 발명에 따른 매트릭스 제어 장치를 도시하는 도면.
본 발명의 목적은, 각 단위 점의 단위 제어 회로를 위한 새로운 구조를 나타내는 매트릭스 제어 장치를 제안함으로써 상술한 단점을 극복하는 것인데, 상기 구조는 트랜지스터 또는 다른 반도체 회로의 생산을 위한 다결정 또는 단결정 실리콘의 사용에 특히 적합하다.
따라서 본 발명의 목적은, 라인과 컬럼으로 배열되고 단위 점을 제어하는 한 세트의 제어 회로로서, 각 단위 점의 상태는 라인과 컬럼을 통해 상기 제어 회로에 각각 인가되는 제 1 및 제 2 제어 신호의 함수인, 한 세트의 제어 회로를 포함하는 매트릭스 제어 장치로서, 각 제어 회로는, 제 1 신호를 전달하는 입력과 출력 사이의 임피던스가 제 1 신호 상의 적절한 전압 펄스의 적용에 따라 낮아지는, 전기 회로이고, 상기 임피던스는 제 2 신호 상의 적절한 전압의 적용에 따라 매우 높아지는 것을 특징으로 하는, 매트릭스 제어 장치를 제공하는 것이다.
이 경우, 제 1 신호는, 제 1 상태에서 대응하는 라인을 도통시킴으로써 대응 라인의 모든 제어 회로를 활성화시킬 수 있고, 그후 대응하는 단위 점에 제어 회로의 출력으로 전달되는 전압 램프를 인가할 수 있다. 양호한 한 실시예에 있어서, 제 1 신호는 음의 사전-충전 펄스를 뒤따르는 램프 형태의 신호로 구성된다. 하나의 개선에 따라, 램프 형태 신호의 트리거 순간은 컬럼 상의 전달 지연을 보상하도록 한 라인에서 한 라인으로 조정되는 것이 바람직하다.
더욱이, 제 2 신호는 활성화된 제어 회로가 온상태로 남아 있는 지속기간을 결정하는 디지털 형태의 스위칭 신호이다. 바람직한 한 실시예에 따라, 제 2 스위칭 신호는 PWM(펄스 폭 변조) 형태의 펄스로 구성된다. 이러한 펄스의 트리거 순간은 라인 상의 지연을 보상하기 위하여 한 컬럼에서 한 컬럼으로 조정되는 것이 바람직하다.
본 발명의 바람직한 한 실시예에 따라, 제어 회로는 단위 점을 제 1 신호를 수신하는 대응하는 라인에 연결시키는 제 1 트랜지스터와, 제 2 트랜지스터로 구성되는데, 제 2 트랜지스터의 제 1 전극은 제 1 트랜지스터의 게이트에 연결되고, 제 2 트랜지스터의 게이트는 제 2 신호를 수신하는 대응하는 컬럼에 연결되고, 제 2 트랜지스터의 제 2 전극은 기준 전위에 연결된다.
본 발명의 부수적인 특성에 따라, 기본 제어 회로는 제 1 트랜지스터의 게이트와 대응하는 라인 사이에 연결된 커패시터를 더 포함한다. 마찬가지로, 제 2 트랜지스터의 제 2 전극은 선행 라인에 연결된다. 본 발명의 다른 특성에 따라, 상기 회로는 다결정 실리콘을 사용하여 제작된다.
본 발명의 다른 특성 및 장점은 이하에 주어진 양호한 실시예의 명세서로부터 자명해질 것이고, 이러한 명세서는 첨부된 도면을 참조로 설명된다.
도면에 있어서, 설명을 단순화하기 위하여, 동일한 요소에는 동일한 참조번호가 지정되었다. 더욱이 본 발명은 액정 화면을 참조하여 설명된다. 그러나 당업자에게는, 본 발명이 전자-광 또는 다른 셀과 같은 전기 신호의 저장을 위한 임의의 회로로 이루어지는 기본 점에 적용될 수 있음은 자명할 것이다.
도 2에 있어서, 본 발명에 따른 매트릭스 제어 장치는 라인 제어 회로(20)와 컬럼 제어 회로(30)와 관련하여 표시되었는데, 상기 회로는 매트릭스 제어 장치와 동일한 기판에 집적되거나, 집적되지 않을 수 있다. 도 2의 매트릭스 제어 장치에 있어서, 참조번호(P'ij)인 단위 제어 회로는, 전기 소모를 제한하고, 따라서 다결정 실리콘에서의 생산을 허용하도록 변형되었다. 특히, 라인 및 컬럼으로 배열된 단위 제어 회로(P'ij)는, 도시된 실시예에서 전자-광 셀(XL) 보다 상세하게는 액정 셀로 이루어지는 기본 점을 제어한다. 용량 커패시터(CP)는 이러한 전자-광 셀 상에서 병렬로 장착되는데, 상기 셀은 그 자체가 커패시터로서 동작하고, 광 특성은 액정을 통과하는 전계 값의 함수로서 변경된다.
단위 제어 회로(P'ij)의 실시예는 이제 설명되는데, 그 기본 특성은, 제 1 신호에 의해 활성화될 때 입력 신호를 따르는 출력 신호를 갖는다는 것인데, 상기 제 1 신호는 라인(L'i)에 가해지고, 입력과 출력 사이의 상기 제어 회로의 임피던스는 컬럼(C'j)에 가해진 제 2 신호의 영향으로 매우 커진다. 도 2의 경우에 있어서, 제어 회로(P'ij)는 필수적으로, 박막 트랜지스트 즉 TFT로 양호하게 이루어진 스위칭 장치(MN2)로 구성된다. 트랜지스터(MN2)의 한 전극은 전자-광 셀(XL)의 전극에 연결되는 반면, 다른 전극은 라인(L'i)에 연결된다. 더욱이, 트랜지스터(MN2)의 게이트는 제 2 트랜지스터(MN1)의 전극에 연결되고, 제 1 트랜지스터(MN1)의 다른 전극은 도시된 실시예에서 접지에 연결되고, 그 게이트는 컬럼(C'j)에 연결된다. 도 2에 도시된 바와 같이, 커패시터(CB)는 스위칭 트랜지스터(MN2)의 게이트와 라인(L'i) 사이에 연결된다. 커패시터(CB)와 트랜지스터(MN2)의 게이트 사이의 연결점은 A로 표시되는 반면, 트랜지스터(MN2)의 전극과 전자-광 셀(XL)의 전극 사이의 연결점은 B로 표시된다. 라인(L'i)은 라인 제어 회로(20)에 연결되는데, 라인 제어 회로(20)는, 제 1 스테이지에서 대응하는 라인을 도통시킴으로써 모든 단위 제어 회로를 활성화시키고, 이후 단위 제어 회로의 출력으로 셀(XL)에 전달되는 전압 램프를 제공하는 것이 가능케하는 신호로 이루어지는 데이터 신호를 라인 상에서 제공한다. 마찬가지로, 컬럼(C'j) 세트는 컬럼 제어 회로(30)에 연결되는데, 상기 회로(30)는 각 컬럼 상에서 디지털 형태의 스위칭 신호로 이루어지는 제 2 신호, 보다 상세하게는 활성화된 제어 회로(P'ij)가 도통 상태로 남아 있는 지속기간을 결정하는 PWM 형태의 펄스를 제공한다.
도 2에 도시된 제어 회로의 동작은 도 3을 참조로 설명된다. 도 3에 도시된 바와 같이, 라인(L'i, L'i+1)에 인가된 신호는 음의 펄스로 이루어지는데, 상기 음의 펄스는 램프에 뒤따르는 라인의 모든 단위 제어 회로를 활성화시키는 것을 가능케 하고, 상기 램프의 진폭은 전형적으로 -5V 와 +10V 사이에서 변화하는 것이 바람직하다. 신호(L'i)의 지속기간(T)은 라인 시간에 대응한다. 라인(L'i+1) 상에서, 동일한 신호가 인가되지만, 도 3에 도시된 바와 같이 시간(T)만큼 이동된다. 더욱이, PWM 형태의 펄스로 이루어진 스위칭 신호는, 펄스 폭으로 펄스를 변조시키도록, 컬럼(C'j)에 인가되는데, 다결정 실리콘 또는 단결정 실리콘의 실시예의 경우 상기 신호는 통상적으로 0 과 2V 사이의 레벨을 나타낸다.
라인(L'i)이 어드레스 지정이 안되었을 때, 기본적으로 2개의 트랜지스터(MN1 및 MN2)로 이루어진 단위 제어 회로는 다음의 방법으로 동작한다. 도 2에 도시된 바와 같이, 트랜지스터(MN1)의 제 2 전극은 기준 전위, 즉 도시된 실시예에서 접지 또는 그 자신이 기준 전압인 선행 라인의 전위인데, 왜냐하면 제 2 전극은 어드레스 지정이 되지 않기 때문이다. 컬럼(C'j) 상에서, 즉 트랜지스터(MN1)의 게이트 상에서 펄스가 인가될 때, 트랜지스터(MN1)는 도통되고, 점(A) 즉 트랜지스터(MN2)의 게이트는 기준 전위가 된다. 그 순간에, 트랜지스터(MN2)의 게이트-소스 전압(Vgs)은 0이고, 트랜지스터(MN2)의 오프 전류는 최소값이 된다. 이로부터 전자-광 셀(XL)은 방전되지 않는다.
라인(L'i)의 어드레스가 지정될 때, 즉 도 3에서 L'i로 표시되는 신호를 인가할 때, 라인(L'i)은 먼저 음의 전압 강하(-V)를 겪게된다. 커패시터(CB) 때문에, 점(A)은 동일한 순간 전압 강하를 겪게 된다. 컬럼(C'j)이 양의 펄스를 수신하기 때문에, 도 3에 도시된 바와 같이, 트랜지스터(MN1)는 도통되고, 이에 따라 도시된 실시예에서 점(A)의 전위는 기준 전위의 레벨 즉 접지 또는 0으로 되돌아간다. 트랜지스터(MN2)의 게이트-소스 전압(Vgs)은 양이 되고, 트랜지스터(MN2)를 도통시키는 라인(L'i) 상의 전압 강하에 대응하는 값이 된다. 이후 곧바로, 컬럼(C'j)에 인가된 전압을 0으로 떨어져, 트랜지스터(MN1)가 오프 상태 즉 높은 임피던스 상태로 되게 한다. 트랜지스터(MN2)의 게이트-소스 전압(Vgs)은 커패시터(CB) 때문에 일정하게 유지된다. 전압 램프가 라인(L'i)에 인가될 때, 트랜지스터(MN2)는 도통되고, 점(B)에서의 전압은, 컬럼 상에서 다른 양의 펄스가 트랜지스터(MN1)를 도통시킬 때까지, 램프의 전압을 재복사하는데, 이러한 재복사는 점(A)에서의 전압을 기준 전위로 되돌아가게 한다. 이 순간에, 트랜지스터(MN2)는 오프되고, 점(B)에서의 전압은 도 3에 도시된 바와 같이 일정하게 유지된다.
상기의 새로운 단위 제어 회로는 이와 같이 램프가 점(A)에 인가되는 지속기간에 대응하는 그레이 레벨을 디스플레이하는 것을 가능하게 한다. 평면 액정 화면에서 사용하기 위하여, 각 단위 셀(P'ij)의 전압은 제 1 신호에 의해 제공된 램프의 변동 범위 내에서의 임의의 값에 도달할 수 있다. 따라서 각 셀의 극성은, 대응 전극의 전압이 제 1 신호에 의해 도달되는 최대 전압의 절반 값에 인접한 값으로 조정되는 한, 인접 셀의 극과 독립적으로 선택될 수 있다.
상술한 제어 회로는 전력 소모를 효과적으로 감소시키는 것을 가능케 한다. 왜냐 하면, 전력 소모는 1/2 f CV2로 주어지기 때문인데, f는 라인 주파수이고, V는 인가된 신호의 진폭이고, C는 정전용량이다.
다음의 표는, 대각선이 30 cm 정도이고, 600 라인과 2400 컬럼을 포함하는 액정 화면에 대해, 도 1과 도 2의 제어 장치 사이에서 전력 소모의 차이를 도시한다.
컬럼 인가된 신호 라인 주파수 전력
종래 기술 아날로그 : +/- 5V 30 kHz 대략 1/2 W
본 발명 PWM : 0-1 V 30 kHz 20 mW
라인 인가된 신호 라인 주파수 전력
종래 기술 디지털 : 40 V 30 kHz한 번에 한 라인 대략 10 mW
본 발명 아날로그 데이터램프 : 15 V 30 kHz한 번에 한 라인 대략 2 mW
더욱이, 제어 장치를 제작하기 위하여, 유리 위에 제작된 다결정 실리콘, 또는 단결정 실리콘이 사용될 때, 트랜지스터(MN2)는 제어된 게이트-소스 전압으로 동작되는데, 이는 낮은 오프 전류를 갖는다.
본 발명의 다른 장점은 "컬럼 구동기"(30)가 전적으로 디지털 기능을 갖고, 낮은 전압에서 동작하여, 설계를 단순화시키고 원가를 절감한다는 점이다.
도 4는 본 발명의 변형을 나타내는데, 도 3에 도시된 것과 동일한 단위 제어 회로(P'ij)의 출력은 더 이상 액정 요소에 연결되지 않지만, 트랜지스터(MN3)의 게이트에 연결되고, 이러한 트랜지스터(MN3)의 역할은 상기 전압에 의해 제어되는 여기 전류를 전자 발광 재질에 전달하는 것이다.

Claims (13)

  1. 라인과 컬럼으로 배열되고 단위 점(XL)을 제어하는 한 세트의 제어 회로(P'ij)를 포함하는 매트릭스 제어 장치로서, 각 단위 점의 상태는 라인(L'i)과 컬럼(C'j)을 통해 상기 제어 회로(P'ij)에 각각 인가되는 제 1 및 제 2 제어 신호(L'i, C'j)의 함수인, 매트릭스 제어 장치에 있어서,
    각 제어 회로(P'ij)는, 제 1 신호를 전달하는 입력과 출력 사이의 임피던스가 상기 제 1 신호(L'i) 상의 적절한 전압 펄스의 적용에 따라 낮아지는, 전기 회로이고,
    상기 임피던스는 제 2 신호 상의 적절한 전압의 적용에 따라 매우 높아지는 것을 특징으로 하는 매트릭스 제어 장치.
  2. 제 1항에 있어서, 상기 제 1 신호(L'i)는, 제 1 상태에서 대응하는 라인(L'i)을 도통시킴으로써 대응 라인의 모든 제어 회로(P'ij)를 활성화시킬 수 있고, 그후 대응하는 단위 점에 제어 회로(P'ij)의 출력으로 전달되는 전압 램프를 인가할 수 있게 하는 신호인 것을 특징으로 하는 매트릭스 제어 장치.
  3. 제 2항에 있어서, 상기 제 1 신호(L'i)는 음의 사전-충전 펄스를 뒤따르는 램프 형태의 신호로 이루어지는 것을 특징으로 하는 매트릭스 제어 장치.
  4. 제 2항 또는 제 3항에 있어서, 상기 램프 형태 신호의 트리거는, 컬럼(C'j) 상의 전달 지연을 보상하도록, 한 라인에서 한 라인으로 조정되는 것을 특징으로 하는 매트릭스 제어 장치.
  5. 제 1항에 있어서, 상기 제 2 신호(C'j)는 활성화된 제어 회로(P'ij)가 온 상태를 유지하는 지속기간을 결정하는 디지털 형태의 스위칭 신호인 것을 특징으로 하는 매트릭스 제어 장치.
  6. 제 5항에 있어서, 상기 제 2 스위칭 신호(C'j)는 PWM(펄스 폭 변조) 형태의 펄스로 이루어지는 것을 특징으로 하는 매트릭스 제어 장치.
  7. 제 5항 또는 제 6항에 있어서, 상기 펄스의 트리거는 상기 라인(L'i) 상에서의 지연을 보상하도록, 한 컬럼에서 한 컬럼으로 조정되는 것을 특징으로 하는 매트릭스 제어 장치.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 제어 회로(P'ij)는, 상기 단위 점(XL)을 상기 제 1 신호를 수신하는 대응하는 라인(L'i)에 연결시키는 제 1 트랜지스터(MN2)와, 제 2 트랜지스터(MN1)로 이루어지는데, 상기 제 2 트랜지스터의 제 1 전극은 상기 제 1 트랜지스터의 게이트에 연결되고, 상기 제 2 트랜지스터의 게이트는 상기 제 2 신호를 수신하는 대응하는 컬럼(C'j)에 연결되고, 상기 제 2 트랜지스터의 제 2 전극은 기준 전위에 연결되는 것을 특징으로 하는 매트릭스 제어 장치.
  9. 제 8항에 있어서, 상기 제 1 트랜지스터(MN2)의 게이트와, 대응하는 라인(L'i) 사이에 연결된 커패시터(CB)를 더 포함하는 것을 특징으로 하는 매트릭스 제어 장치.
  10. 제 8항에 있어서, 상기 제 2 트랜지스터(MN1)의 제 2 전극은 선행 라인(L'i-1)에 연결되는 것을 특징으로 하는 매트릭스 제어 장치.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서, 상기 회로는 다결정 실리콘, 비결정 실리콘 또는 단결정 실리콘을 사용하여 제작되는 것을 특징으로 하는 매트릭스 제어 장치.
  12. 제 1항 내지 제 11항 중 어느 한 항에 있어서, 상기 단위 점은 전자-광 셀인 것을 특징으로 하는 매트릭스 제어 장치.
  13. 제 1항 내지 제 12항 중 어느 한 항에 있어서, 상기 단위 점(P'ij)의 출력은 전자 발광 재질의 여기 전류를 변조하도록 작용하는 것을 특징으로 하는 매트릭스 제어 장치.
KR1019997007208A 1997-12-15 1998-10-19 매트릭스 디스플레이 셀을 제어하기 위한 장치 Withdrawn KR20000070943A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR97/15863 1997-12-15
FR9715863A FR2772501B1 (fr) 1997-12-15 1997-12-15 Dispositif de commande matriciel

Publications (1)

Publication Number Publication Date
KR20000070943A true KR20000070943A (ko) 2000-11-25

Family

ID=9514608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997007208A Withdrawn KR20000070943A (ko) 1997-12-15 1998-10-19 매트릭스 디스플레이 셀을 제어하기 위한 장치

Country Status (7)

Country Link
US (1) US6844874B2 (ko)
EP (1) EP0972282B1 (ko)
JP (1) JP2001512588A (ko)
KR (1) KR20000070943A (ko)
DE (1) DE69828158T2 (ko)
FR (1) FR2772501B1 (ko)
WO (1) WO1999031650A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519686B1 (ko) * 2001-09-25 2005-10-07 샤프 가부시키가이샤 액티브매트릭스 표시패널, 및 그를 구비한 화상표시장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475938B2 (ja) 2000-05-26 2003-12-10 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
JP2006505000A (ja) * 2002-11-04 2006-02-09 アイファイアー・テクノロジー・コープ Ｅｌディスプレイ用のグレースケールガンマ補正方法および装置
JP2006512608A (ja) * 2002-12-30 2006-04-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ｌｉｎｅ−ａｔ−ａ−ｔｉｍｅアドレス式ディスプレイ及び駆動方法
US20050044186A1 (en) * 2003-06-13 2005-02-24 Petrisor Gregory C. Remote interface optical network
DE10360816A1 (de) * 2003-12-23 2005-07-28 Deutsche Thomson-Brandt Gmbh Schaltung und Ansteuerverfahren für eine Leuchtanzeige
KR100628277B1 (ko) * 2005-03-18 2006-09-27 엘지.필립스 엘시디 주식회사 유기전계발광표시장치 및 이의 구동방법
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
TWI424408B (zh) * 2005-08-12 2014-01-21 Semiconductor Energy Lab 半導體裝置，和安裝有該半導體裝置的顯示裝置和電子裝置
EP1938484A2 (en) * 2005-09-19 2008-07-02 Lumexis, Inc. Fiber-to-the-seat in-flight entertainment system
US8184974B2 (en) * 2006-09-11 2012-05-22 Lumexis Corporation Fiber-to-the-seat (FTTS) fiber distribution system
TWI359301B (en) * 2007-09-29 2012-03-01 Novatek Microelectronics Corp Driver apparatus and system and method for reducin
US8659990B2 (en) 2009-08-06 2014-02-25 Lumexis Corporation Serial networking fiber-to-the-seat inflight entertainment system
US20110162015A1 (en) * 2009-10-05 2011-06-30 Lumexis Corp Inflight communication system
US8424045B2 (en) * 2009-08-14 2013-04-16 Lumexis Corporation Video display unit docking assembly for fiber-to-the-screen inflight entertainment system
WO2011022708A1 (en) 2009-08-20 2011-02-24 Lumexis Corp. Serial networking fiber optic inflight entertainment system network configuration
JP5499638B2 (ja) * 2009-10-30 2014-05-21 セイコーエプソン株式会社 電気泳動表示装置とその駆動方法、及び電子機器
US9747834B2 (en) * 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
CN104299573B (zh) * 2014-11-13 2016-06-29 京东方科技集团股份有限公司 一种像素电路、显示面板及其驱动方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2489994B1 (fr) * 1980-09-09 1987-09-11 Thomson Csf Procede d'elaboration des signaux de commande d'un panneau a plasma de type alternatif et panneau a plasma commande par des signaux elabores selon ce procede
US5122676A (en) * 1990-12-03 1992-06-16 Thomson, S.A. Variable pulse width generator including a timer vernier
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH08501887A (ja) * 1992-09-11 1996-02-27 コピン・コーポレーシヨン ディスプレイ・パネルのためのカラーフィルター・システム
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
US5434899A (en) * 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JPH08241057A (ja) * 1995-03-03 1996-09-17 Tdk Corp 画像表示装置
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
JP3234131B2 (ja) * 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
US5949398A (en) * 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
JP3530341B2 (ja) * 1997-05-16 2004-05-24 Ｔｄｋ株式会社 画像表示装置
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP4092827B2 (ja) * 1999-01-29 2008-05-28 セイコーエプソン株式会社 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519686B1 (ko) * 2001-09-25 2005-10-07 샤프 가부시키가이샤 액티브매트릭스 표시패널, 및 그를 구비한 화상표시장치

Also Published As

Publication number Publication date
EP0972282A1 (fr) 2000-01-19
DE69828158D1 (de) 2005-01-20
US20020130827A1 (en) 2002-09-19
EP0972282B1 (fr) 2004-12-15
DE69828158T2 (de) 2005-12-22
WO1999031650A1 (fr) 1999-06-24
US6844874B2 (en) 2005-01-18
FR2772501B1 (fr) 2000-01-21
JP2001512588A (ja) 2001-08-21
FR2772501A1 (fr) 1999-06-18

Similar Documents

Publication Publication Date Title
KR20000070943A (ko) 매트릭스 디스플레이 셀을 제어하기 위한 장치
EP0764932B1 (en) A screen clearing circuit, a liquid crystal display device having the same and a method of driving the same
US8558823B2 (en) Liquid crystal display and gate modulation method thereof
US7460101B2 (en) Frame buffer pixel circuit for liquid crystal display
EP0079496B1 (en) Matrix display and driving method therefor
KR100345260B1 (ko) 동일 극성의 엠아이에스 트랜지스터를 사용한 시프트 레지스터
KR100297140B1 (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
US20030085665A1 (en) Apparatus and method of driving electro luminescence panel
KR20020050809A (ko) 액정표시장치의 방전회로
KR20050060953A (ko) 액정표시장치의 디멀티플렉서와 그 구동방법
KR100188109B1 (ko) 오프전압의 레벨이 조절되는 오프전압 발생회로
US7764257B2 (en) Apparatus and method for controlling gate voltage of liquid crystal display
JP3866788B2 (ja) データ・ライン駆動回路
JP2006527390A (ja) アクティブマトリクスディスプレイ装置
US9881580B2 (en) Circuit for common electrode voltage generation
KR100463601B1 (ko) 액정표시소자의 공통 전압 발생 회로
KR0147119B1 (ko) 누설전류 보상을 위한 액정구동장치
KR20000006515A (ko) 액정표시소자의구동방법
KR100370032B1 (ko) 발광소자의 구동제어회로 및 그 방법
US7245296B2 (en) Active matrix display device
JPH05119742A (ja) 液晶パネル駆動方法
US20050110764A1 (en) Battery operated device with display
EP0821337A1 (en) Active matrix pixel drive circuit with switching device and symmetrical follower circuit
JPH0667152A (ja) 表示装置
KR20010037208A (ko) 액정표시장치 및 그 구동 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19990810

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid