[go: up one dir, main page]

KR20000065843A - 반도체 장치의 필드산화막 형성방법 - Google Patents

반도체 장치의 필드산화막 형성방법 Download PDF

Info

Publication number
KR20000065843A
KR20000065843A KR1019990012550A KR19990012550A KR20000065843A KR 20000065843 A KR20000065843 A KR 20000065843A KR 1019990012550 A KR1019990012550 A KR 1019990012550A KR 19990012550 A KR19990012550 A KR 19990012550A KR 20000065843 A KR20000065843 A KR 20000065843A
Authority
KR
South Korea
Prior art keywords
oxide film
substrate
semiconductor device
field oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019990012550A
Other languages
English (en)
Inventor
임영달
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990012550A priority Critical patent/KR20000065843A/ko
Publication of KR20000065843A publication Critical patent/KR20000065843A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 장치의 필드산화막 형성방법에 관한 것으로, 종래 필드산화막 형성방법은 그 필드산화막이 측면으로 성장하여 기판과 마스크인 질화막의 사이영역으로 성장하여 액티브영역의 면적을 줄여 반도체 장치의 집적도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 패드산화막과 질화막을 순차적으로 증착하고, 그 질화막과 패드산화막의 일부를 식각하여 기판의 특정영역을 노출시키는 마스크형성단계와; 상기 노출된 기판에 산화막을 성장시키는 산화막 성장단계로 이루어지는 반도체 장치의 필드산화막 형성방법에 있어서, 상기 마스크형성단계는 패드산화막을 기판의 상부에 증착한 후, 질소분위기의 열처리공정을 통해 상기 기판의 하부영역에 산화방지막을 형성한 후, 패드산화막의 상부에 질화막을 증착하도록 하여 상기 필드산화막의 소정깊이의 기판 하부영역으로 성장되는 것을 방지하고, 측면으로 성장하는 것을 방지하여 액티브영역의 면적이 감소되는 것을 방지함으로써, 반도체 장치의 집적도를 향상시키는 효과가 있다.

Description

반도체 장치의 필드산화막 형성방법{MANUFACTURING METHOD FOR FIELD OXIDE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 필드산화막 형성방법에 관한 것으로, 특히 버퍼산화막에 질소이온을 주입하여 필드산화막의 새부리영역(bird's beak)을 감소시키는데 적당하도록 한 반도체 장치의 필드산화막 형성방법에 관한 것이다.
도1a 내지 도1c는 종래 반도체 장치의 필드산화막 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)을 증착하는 단계(도1a)와; 상기 패드산화막(2)의 상부에 질화막(3)을 증착하고, 사진식각공정을 통해 상기 질화막(3)과 그 하부의 패드산화막(2)을 식각하여 기판(1)의 일부영역을 노출시키는 단계(도1b)와; 수증기를 이용하는 산화공정으로 상기 노출된 기판(1)에 필드산화막(4)을 형성하는 단계(도1c)로 이루어진다.
이하, 상기와 같은 종래 필드산화막 형성방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)을 증착한다. 이때, 패드산화막은 실리콘인 기판(1)에 직접 질화막이 증착되는 경우 원자간 거리 등의 차이로 인해 그 기판(1)이 손상되는 것을 방지하기 위한 것이다.
그 다음, 도1b에 도시한 바와 같이 상기 패드산화막(2)의 상부전면에 질화막(3)을 증착하고, 그 질화막(3)의 상부에 포토레지스트를 도포, 노광 및 현상하여 특정한 영역의 질화막(3)출시키는 패턴을 형성하고, 그 패턴이 형성된 포토레지스트를 식각마스크로 하는 식각공정으로 상기 노출된 질화막(3)을 식각하고, 그 질화막(2)의 식각으로 노출되는 패드산화막(2)의 특정영역 또한 식각하여 그 하부의 기판(1)을 노출시킨다.
그 다음, 도1c에 도시한 바와 같이 상기 포토레지스트 패턴을 제거하고, 상기 노출된 기판(1)을 수증기의 분위기에서 산화시켜, 그 기판(1)영역에 산화막을 성장시킨다.
이때, 기판(1)에 성장하는 산화막은 그 기판(1)의 상부측 뿐만아니라 기판(1)의 하부측으로도 성장이되며, 그 하부측 성장에 의해 집적소자의 소자간 절연을 가능하게 한다.
그러나, 이와 같이 필드산화막(4)이 성장하는 과정에서, 상기 질화막(3)과 기판(1)의 사이에 위치하는 패드산화막(2) 측으로도 그 필드산화막(4)이 성장하며, 그 질화막(3)과 기판(1)의 사이영역에 형성되는 필드산화막(4)의 일부를 그 형상을 비유하여 새부리영역이라고 칭하며, 이는 반도체 장치의 집적도를 저하시키는 요인이다.
상기한 바와 같이 종래 반도체 장치의 필드산화막 형성방법은 질화막에 의해 선택적으로 노출되는 기판에 성장하는 필드산화막이 그 기판과 질화막의 사이영역으로 침투하여 성장됨으로써, 소자형성영역인 액티브영역의 크기를 줄여 반도체 장치의 집적도를 감소시키는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 필드산화막의 성장시 기판과 질화막의 사이에 그 필드산화막이 성장되는 것을 방지할 수 있는 반도체 장치의 필드산화막 형성방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 반도체 장치의 필드산화막 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 반도체 장치의 필드산화막 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:패드산화막
3:질화막 4:필드산화막
5:질소확산영역
상기와 같은 목적은 기판의 하부에 산화방지영역을 형성하여 기판의 하부측으로 성장되는 필드산화막의 성장을 방지하여 그 측면 성장도 방지함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설 명하면 다음과 같다.
도1a 내지 도1d는 본 발명 반도체 장치의 필드산화막 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)을 증착하는 단계(도2a)와; 상기 패드산화막(2)을 형성한 후, 질소분위기에서 열처리하여 상기 기판(1)의 하부영역에 질소확산영역(5)을 형성하는 단계(도2b)와; 상기 패드산화막(2)의 상부에 질화막(3)을 증착하고, 사진식각공정을 통해 상기 질화막(3)과 패드산화막(2)의 일부영역을 식각하여 그 하부의 기판(1)의 일부를 노출시키는 단계(도2c)와; 상기 노출된 기판(1)에 필드산화막(4)을 성장시키는 단계(도2d)로 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 장치의 필드산화막 형성방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)을 증착한다.
그 다음, 도2b에 도시한 바와 같이 상기 패드산화막(2)이 증착된 기판(1)을 질소분위기에서 열처리(ANNEAL)하여 상기 기판(1)의 하부영역에 질소가 도핑된 분포를 갖는 질소확산영역(5)을 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 패드산화막(2)의 상부전면에 질화막(3)을 증착하고, 그 질화막(3)의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 상기 질화막(3)의 일부를 노출시키는 패턴을 형성한 후, 그 노출된 질화막(3)을 식각하고, 그 질화막(3)의 식각으로 노출되는 패드산화막(2) 또한 식각하여 기판(1)의 일부영역을 노출시킨다.
그 다음, 도2d에 도시한 바와 같이 상기 포토레지스트를 제거하고, 상기 노출된 기판(1)에 필드산화막(4)을 성장시킨다.
상기 필드산화막(4)이 성장하는 과정에서 상기 형성된 질소확산영역(5)은 상기 필드산화막(4)의 형성을 목적으로 하는 수증기의 기판 내로 확산을 저지하여, 그 질소확산영역(5)의 상부측 기판영역에만 필드산화막(4)이 성장될 수 있도록 하며, 그 기판(1)의 하부측으로 성장하는 필드산화막(4)의 성장을 제한함에 의해 상기 질화막(3)과 기판(1)의 사이로 필드산화막(4)이 성장하는 것을 방지할 수 있게 된다. 즉, 기판(1)의 표면으로 부터 소정깊이에 주입되어 있는 질소이온에 의해 산화율이 감소하며, 이에 따라 새부리영역이 없는 필드산화막(4)이 형성된다.
상기한 바와 같이 본 발명 반도체 장치의 필드산화막 형성방법은 기판의 하부영역에 질소확산영역을 형성하여, 그 질소확산영역을 산화방지막으로 사용하여 필드산화막의 기판 하부측으로의 성장 및 측면성장을 저지함으로써, 필드산화막의 새부리영역의 형성을 방지하여 소자형성영역인 액티브영역의 면적을 넓혀 반도체 장치의 집적도를 향상시키는 효과가 있다.

Claims (1)

  1. 기판의 상부에 패드산화막과 질화막을 순차적으로 증착하고, 그 질화막과 패드산화막의 일부를 식각하여 기판의 특정영역을 노출시키는 마스크형성단계와; 상기 노출된 기판에 산화막을 성장시키는 산화막 성장단계로 이루어지는 반도체 장치의 필드산화막 형성방법에 있어서, 상기 마스크형성단계는 패드산화막을 기판의 상부에 증착한 후, 질소분위기의 열처리공정을 통해 상기 기판의 하부영역에 산화방지막을 형성한 후, 패드산화막의 상부에 질화막을 증착하는 것을 특징으로 하는 반도체 장치의 필드산화막 형성방법.
KR1019990012550A 1999-04-09 1999-04-09 반도체 장치의 필드산화막 형성방법 Withdrawn KR20000065843A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990012550A KR20000065843A (ko) 1999-04-09 1999-04-09 반도체 장치의 필드산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990012550A KR20000065843A (ko) 1999-04-09 1999-04-09 반도체 장치의 필드산화막 형성방법

Publications (1)

Publication Number Publication Date
KR20000065843A true KR20000065843A (ko) 2000-11-15

Family

ID=19579261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012550A Withdrawn KR20000065843A (ko) 1999-04-09 1999-04-09 반도체 장치의 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR20000065843A (ko)

Similar Documents

Publication Publication Date Title
JPH05206115A (ja) 酸化物分離領域の製造方法
JPS6175539A (ja) 集積回路の製造方法
JPS6141139B2 (ko)
US5937310A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US5962914A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5763316A (en) Substrate isolation process to minimize junction leakage
KR20000065843A (ko) 반도체 장치의 필드산화막 형성방법
JPH07307305A (ja) 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法
US6194288B1 (en) Implant N2 into a pad oxide film to mask the active region and grow field oxide without Si3N4 film
KR960000373B1 (ko) 반도체 표면의 단차 형성방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR0166500B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR100579973B1 (ko) 반도체 소자의 제조 방법
KR0140658B1 (ko) 고집적 반도체 소자의 소자간 분리막 제조 방법
KR100192540B1 (ko) 반도체 소자의 격리영역 형성방법
KR100224783B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR960000381B1 (ko) 반도체소자의 필드산화막 형성방법
KR0126645B1 (ko) 반도체소자의 소자분리산화막 제조방법
KR950001302B1 (ko) 반도체 소자분리방법
KR0161858B1 (ko) 반도체 소자의 격리방법
KR0179290B1 (ko) 반도체 소자 격리 산화막 제조방법
JPH01214142A (ja) 半導体装置の製造方法
KR940001254B1 (ko) 폴리실리콘을 이용한 반도체 소자의 분리(isolation) 방법
KR940006082B1 (ko) 반도체 소자의 분리(isolation) 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990409

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020225

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid