KR20000060831A - Method Of Driving Liquid Crystal Display Apparatus - Google Patents
Method Of Driving Liquid Crystal Display Apparatus Download PDFInfo
- Publication number
- KR20000060831A KR20000060831A KR1019990009455A KR19990009455A KR20000060831A KR 20000060831 A KR20000060831 A KR 20000060831A KR 1019990009455 A KR1019990009455 A KR 1019990009455A KR 19990009455 A KR19990009455 A KR 19990009455A KR 20000060831 A KR20000060831 A KR 20000060831A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- gate
- driving
- crystal display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시패널을 상하로 나누어 구동하는 경우 상하경계부 화면왜곡을 최소화할 수 있는 액정표시장치의 구동방법에 관한 것이다.The present invention relates to a method of driving a liquid crystal display device capable of minimizing top and bottom boundary screen distortion when the liquid crystal display panel is driven by dividing it up and down.
본 발명의 액정표시장치 구동방법은 데이터라인들 각각을 상하로 분할하여 구동하는 경우 화면의 상하 경계부에 인접하는 게이트라인들 구동시점들간의 시간차가 최소가 되게끔 구동하는 것을 특징으로 한다.The driving method of the liquid crystal display according to the present invention is characterized in that the driving is performed so that the time difference between the driving points of the gate lines adjacent to the upper and lower boundary portions of the screen is minimized when the data lines are divided and driven.
본 발명에 의하면, 화면을 상하로 분할하여 구동하는 경우 게이트라인의 구동순서를 변환하여 상하경계부의 데이터전압 충전시점을 거의 같게 함으로써 상하경계부 화면왜곡을 최소화할 수 있게 된다.According to the present invention, when the screen is divided and driven up and down, the distortion order of the upper and lower boundary parts can be minimized by converting the driving order of the gate lines to make the data voltage charging points of the upper and lower boundary parts substantially the same.
Description
본 발명은 액정표시장치의 구동방법에 관한 것으로, 특히 화면표시부를 상하로 나누어 구동하는 경우 상하경계부 화면왜곡을 최소화할 수 있는 액정표시장치의 구동방법에 관한 것이다.The present invention relates to a method of driving a liquid crystal display device, and more particularly, to a method of driving a liquid crystal display device capable of minimizing top and bottom boundary screen distortion when the screen display unit is driven in a vertical direction.
통상의 액정표시장치(Liquid Crystal Display; LCD)는 비디오 신호에 따라 액정셀들의 광투과율을 조정함으로써 액정셀들이 매트릭스 형태로 배열되어진 화상표시부에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 화상표시부와 그 화상표시부의 액정셀들을 구동하기 위한 구동회로들을 구비한다. 화상표시부에 액티브 매트릭스 형태로 배열된 액정셀 각각은 게이트라인들과 데이터라인들의 교차부에 마련되며 데이터라인으로부터 액정셀에 공급될 비디오신호를 게이트라인으로부터 공급되는 전압에 따라 절환하기 위한 박막트랜지스터(Thin Film Transistor; TFT)를 포함하게 된다. 그리고, 액정표시장치는 m개의 게이트라인 및 n개의 데이터라인을 각각 구동하기 위한 게이트구동회로와 데이터구동회로를 구비하게 된다.In general, a liquid crystal display (LCD) displays an image corresponding to a video signal on an image display unit in which liquid crystal cells are arranged in a matrix by adjusting light transmittance of liquid crystal cells according to a video signal. To this end, the liquid crystal display device includes an image display unit in which liquid crystal cells are arranged in an active matrix, and driving circuits for driving the liquid crystal cells of the image display unit. Each of the liquid crystal cells arranged in the form of an active matrix in the image display unit is provided at the intersection of the gate lines and the data lines, and is a thin film transistor for switching the video signal from the data line to the liquid crystal cell according to the voltage supplied from the gate line. Thin Film Transistor (TFT). The liquid crystal display device includes a gate driver circuit and a data driver circuit for driving m gate lines and n data lines, respectively.
도 1을 참조하면, 통상의 아몰퍼스-실리콘 방식의 액정표시장치가 도시되어 있다.Referring to FIG. 1, a conventional amorphous-silicon type liquid crystal display device is illustrated.
도 1의 아몰퍼스-실리콘 방식의 액정표시장치는 액정셀이 매트릭스 형태로 배열된 화상표시부(1)와, 화상표시부(1)에 배치된 m개의 게이트라인들(GL1∼GLm)을 구동하기 위한 게이트 구동회로(2)와, 화상표시부(1)에 배치된 n개의 데이터라인들(DL1∼DLn)을 구동하기 위한 데이터 구동회로(3)를 구성으로 한다. 화상표시부(1)는 m개의 게이트라인(GL1∼GLm) 및 n개의 데이터라인(DL1∼DLn)과, 게이트라인(GL1∼GLm) 및 데이터라인(DL1∼DLn)의 교차부에 각각 형성된 박막트랜지스터와, 박막트랜지스터에 연결된 액정용량 캐패시터와 보조용량 캐패시터로 구성된다. 여기서, 액정용량 캐패시터는 액정을 사이에 두고 대면하는 상부패널의 공통전극과 박막트랜지스터 어래이 패널에 형성된 화소전극 사이에 형성되는 캐패시터이고, 보조용량 캐패시터는 액정용량 캐패시터에 일정시간 동안 일정값의 전원을 유지하기 위하여 형성된 캐패시터이다. 게이트 구동회로(2)는 m개의 게이트라인(GL1∼GLm)에 각각 접속된 출력선을 가지는 쉬프트 레지스터로 구성되어 m개의 게이트라인(GL1∼GLm)에 순차적으로 게이트구동신호를 인가하여 활성화시키게 된다. 데이터 구동회로(3)는 n개의 데이터라인(DL1∼DLn)에 각각 접속되는 출력선을 가지며 직렬전송방식으로 입력되는 영상신호를 수평주기단위로 구분하여 n개의 데이터라인(DL1∼DLn)에 동시에 공급하게 된다. 다시 말하여, 데이터 구동회로(3)는 게이트 구동회로(2)에 의해 임의의 게이트라인(GLi)이 활성화되면 그 게이트라인(GLi)에 접속된 한 주사라인의 화소들에 대응하는 영상신호를 n개의 데이터라인(DL1∼DLn)에 동시에 인가하게 된다. 이 경우, i번째 게이트라인(GLi)에 인가되는 게이트 구동신호가 활성화된 상태에서 n개의 데이터라인(DL1∼DLn)에 공급된 영상신호가 화소의 액정용량 캐패시터에 충분히 전달되기 위해서는 얼마간의 계속된 충전시간을 필요로 한다. 그런데, 이러한 아몰퍼스-실리콘 액정표시장치는 제한된 시간내에 영상신호를 공급해야 하므로 해상도가 증가하는 경우 1수평주기가 짧아지게 되어 그만큼 영상신호의 충전시간을 충분히 확보하기가 어려워 화질이 열화되는 문제점이 있다.In the amorphous-silicon type liquid crystal display of FIG. 1, an image display unit 1 in which liquid crystal cells are arranged in a matrix form, and gates for driving m gate lines GL1 to GLm disposed in the image display unit 1. The driving circuit 2 and the data driving circuit 3 for driving the n data lines DL1 to DLn arranged in the image display unit 1 are constituted. The image display unit 1 is a thin film transistor formed at an intersection of m gate lines GL1 to GLm and n data lines DL1 to DLn, and gate lines GL1 to GLm and data lines DL1 to DLn, respectively. And a liquid crystal capacitor and a secondary capacitor connected to the thin film transistor. Here, the liquid crystal capacitor is a capacitor formed between the common electrode of the upper panel facing the liquid crystal and the pixel electrode formed in the thin film transistor array panel. Capacitor formed to hold. The gate driving circuit 2 is composed of shift registers having output lines connected to m gate lines GL1 to GLm, respectively, to sequentially activate gate driving signals to the m gate lines GL1 to GLm. . The data driving circuit 3 has output lines connected to the n data lines DL1 to DLn, respectively, and divides the image signals inputted by the serial transmission method into horizontal period units simultaneously to the n data lines DL1 to DLn. Will be supplied. In other words, when an arbitrary gate line GLi is activated by the gate driving circuit 2, the data driver circuit 3 outputs an image signal corresponding to pixels of one scan line connected to the gate line GLi. It is applied to n data lines DL1 to DLn simultaneously. In this case, while the gate driving signal applied to the i-th gate line GLi is activated, the image signals supplied to the n data lines DL1 to DLn are continuously transferred to the liquid crystal capacitor of the pixel for some time. Requires charging time. However, since the amorphous-silicon liquid crystal display device has to supply a video signal within a limited time, when the resolution is increased, one horizontal period is shortened, so that it is difficult to sufficiently secure the charging time of the video signal. .
도 2는 전자의 이동도가 비교적 높은 폴리-실리콘 방식의 액정표시장치가 도시되어 있다.2 shows a poly-silicon liquid crystal display having relatively high electron mobility.
도 2에 도시된 폴리-실리콘 방식의 액정표시장치는 액정셀이 매트릭스 형태로 배열된 화상표시부(4)와, 화상표시부(4)에 배치된 m개의 게이트라인들(GL1∼GLm)을 구동하기 위한 게이트 구동회로(5)와, 화상표시부(4)에 배치된 n개의 데이터라인들(DL1∼DLn)을 구동하기 위한 데이터 구동회로(6)와, 데이터 구동회로(6)와 데이터라인들(DL1∼DLn) 사이에 접속된 ℓ개의 디멀티플렉서(7)를 구성으로 한다. 화상표시부(4)는 m개의 게이트라인(GL1∼GLm) 및 n개의 데이터라인(DL1∼DLn)과, 게이트라인(GL1∼GLm) 및 데이터라인(DL1∼DLn)의 교차부에 각각 형성된 박막트랜지스터와, 박막트랜지스터에 연결된 액정용량 캐패시터와 보조용량 캐패시터로 구성된다. 게이트 구동회로(5)는 m개의 게이트라인(GL1∼GLm)에 각각 접속된 출력선을 가지는 쉬프트 레지스터로 구성되어 m개의 게이트라인(GL1∼GLm)에 순차적으로 게이트구동신호를 인가하여 활성화시키게 된다. 데이터 구동회로(6)는 ℓ개의 디멀티플렉서(7)에 각각 접속되는 출력선을 가지며 입력되는 영상신호를 ℓ개의 디멀티플렉서(7)에 동시에 공급하게 된다. ℓ개의 디멀티플렉서(7)는 데이터구동회로(6)의 한 출력라인에 다수개, 즉 k개의 데이터라인(DL1∼DLk)을 접속시킴으로써 데이터구동회로(6)의 소요량을 줄일 수 있도록 한다. 이 경우, ℓ개의 디멀티플렉서(7) 각각은 데이터구동회로(6)의 한 출력라인에 k개의 데이터라인(DL1∼DLk)을 선택적으로 접속시키기 위한 스위칭소자로서 전자의 이동도가 높은 폴리-실리콘 박막트랜지스터 k개로 구성된다. 이 k개의 박막트랜지스터는 제어신호 입력라인(8)에 접속되어 제어신호 입력라인(8)을 통해 입력되는 제1 내지 제k 의 제어신호(CS)에 따라 데이터구동회로(6)의 한 출력라인에 k개의 데이터라인(DL1∼DLk)을 선택적으로 접속시키게 된다.In the poly-silicon liquid crystal display device shown in FIG. 2, the image display unit 4 in which the liquid crystal cells are arranged in a matrix form and the m gate lines GL1 to GLm arranged in the image display unit 4 are driven. The gate driving circuit 5 for driving the data driving circuit 6 for driving the n data lines DL1 to DLn disposed in the image display unit 4, the data driving circuit 6 and the data lines L demultiplexers 7 connected between DL1 to DLn are configured. The image display unit 4 is a thin film transistor formed at an intersection of m gate lines GL1 to GLm and n data lines DL1 to DLn, and gate lines GL1 to GLm and data lines DL1 to DLn, respectively. And a liquid crystal capacitor and a secondary capacitor connected to the thin film transistor. The gate driving circuit 5 is composed of shift registers having output lines connected to m gate lines GL1 to GLm, respectively, and is activated by sequentially applying gate driving signals to the m gate lines GL1 to GLm. . The data driving circuit 6 has output lines respectively connected to the l demultiplexers 7 and simultaneously supplies the input image signals to the l demultiplexers 7. The l demultiplexers 7 can reduce the requirement of the data driver circuit 6 by connecting a plurality of, i.e., k, data lines DL1 to DLk to one output line of the data driver circuit 6. In this case, each of the l demultiplexers 7 is a switching element for selectively connecting k data lines DL1 to DLk to one output line of the data driving circuit 6 and has a high polysilicon thin film. It consists of k transistors. These k thin film transistors are connected to the control signal input line 8 so as to output one line of the data driving circuit 6 in accordance with the first to kth control signals CS input through the control signal input line 8. K data lines DL1 to DLk are selectively connected to each other.
이러한 구성을 가지는 액정표시장치의 동작을 살펴보면, 우선적으로 수평동기신호가 인가되면 게이트 구동회로(5)는 i번째 게이트라인(GLi)에 인가되는 게이트구동신호를 활성화시키게 된다. 이 게이트구동신호는 i번째 게이트라인(GLi)과 교차하는 n개의 데이터라인(DL1∼DLn)에 영상신호의 공급이 완료될 때까지 활성화상태를 유지하게 된다. 이와 동시에 데이터구동회로(6)는 디멀티플렉서(7)를 통해 n개의 데이터라인(DL1∼DLn)에 ℓ개씩의 영상신호를 공급하게 된다. 이 경우, ℓ개의 디멀티플렉서(7) 각각은 제어신호 입력라인(8)을 통해 제1 제어신호가 입력되면 데이터구동회로(6)의 각 출력라인을 각 디멀티플렉서(7)에 연결된 첫 번째 데이터라인들(DL1, DLk+1,…, DL(ℓ-1)k+1)에 접속시킴으로써 첫 번째 데이터라인들(DL1, DLk+1,…, DL(ℓ-1)k+1)에 영상신호가 공급되도록 한다. 같은 방법으로, ℓ개의 디멀티플렉서(7)는 제어신호 입력라인(8)을 통해 제2 내지 제k 의 제어신호가 입력되면 데이터구동회로(6)의 출력라인을 해당하는 데이터라인(DL2, DLk+2, …, DL(ℓ-1)k+2 내지 DLk, DL2k,…, DLn)에 접속시킴으로써 영상신호가 공급되도록 한다. 이에 따라, 특정한 게이트라인(GLi)이 활성화된 한 주사라인분의 화소들은 데이터라인(DL1∼DLn)을 통해 입력되는 비디오 신호에 따라 액정의 광투과율을 조정함으로써 비디오신호에 해당하는 화상을 표시하게 된다. 이 경우, 데이터라인에 공급되는 영상신호가 화소전극에 충분히 전달되기 위해서는 얼마간의 지속되는 충전시간을 필요로 한다. 이와 같이, 폴리-실리콘 방식의 액정표시장치는 점순차방식(Point at a time)으로 영상신호를 공급하게 된다. 이러한, 점순차 방식은 회로구성이 간단하며 비교적 화질의 균일도 확보와 수율확보가 용이한 장점이 있다. 반면에, 점순차 방식의 구동회로는 제한된 시간내에 n개의 데이터라인에 영상신호를 인가해야 하므로 해상도가 증가하거나 데이터라인의 등가저항 및 기생용량이 증가하는 경우 제한된 시간내에 영상신호전압을 충전하는 것이 어렵게 되어 화질이 열화되거나 외부에서 공급하는 비디오숫자가 증가해야하는 단점을 안고 있다.Referring to the operation of the liquid crystal display having the above configuration, first, when the horizontal synchronization signal is applied, the gate driving circuit 5 activates the gate driving signal applied to the i-th gate line GLi. The gate driving signal is kept in an active state until the supply of the video signal to the n data lines DL1 to DLn crossing the i-th gate line GLi is completed. At the same time, the data driver circuit 6 supplies the L video signals to the n data lines DL1 to DLn through the demultiplexer 7. In this case, when the first control signal is input through the control signal input line 8, each of the L demultiplexers 7 connects each output line of the data driver circuit 6 to the first data lines connected to each demultiplexer 7. By connecting to (DL1, DLk + 1, ..., DL (l-1) k + 1), a video signal is applied to the first data lines DL1, DLk + 1, ..., DL (l-1) k + 1. To be supplied. In the same manner, the l demultiplexers 7 input data lines DL2 and DLk + corresponding to the output lines of the data driver circuit 6 when the second to k th control signals are input through the control signal input line 8. 2, ..., DL (l-1) k + 2 to DLk, DL2k, ..., DLn) to supply the video signal. Accordingly, the pixels of one scan line in which the specific gate line GLi is activated display the image corresponding to the video signal by adjusting the light transmittance of the liquid crystal according to the video signal input through the data lines DL1 to DLn. do. In this case, some continuous charging time is required for the image signal supplied to the data line to be sufficiently delivered to the pixel electrode. As described above, the poly-silicon type liquid crystal display device supplies an image signal in a point sequential manner. Such a sequential method has a simple circuit configuration, and it is easy to secure a uniformity of image quality and to secure a yield. On the other hand, the point-sequential driving circuit needs to apply the image signal to the n data lines within a limited time, and thus, when the resolution increases or the equivalent resistance and parasitic capacitance of the data line increases, charging the image signal voltage within the limited time is required. The difficulty is that the picture quality deteriorates or the number of externally supplied video must increase.
이와 같이, 전술한 아몰퍼스-실리콘 방식 및 폴리-실리콘 방식의 액정표시장치는 화소충전시간이 짧아 모니터용 액정표시장치와 같이 고해상도와 대면적에 적용하기 어려웠다. 특히, 아몰퍼스-실리콘 방식의 액정표시장치에 비하여 누설전류가 큰 폴리-실리콘 방식의 액정표시장치의 경우 더욱 심각한 문제점으로 대두되고 있다.As described above, the above-described amorphous-silicon and poly-silicon liquid crystal display devices have a short pixel charging time and are difficult to be applied to high resolution and large area like a liquid crystal display device for monitors. In particular, the poly-silicon type liquid crystal display device having a larger leakage current than the amorphous-silicon type liquid crystal display device has become a more serious problem.
이를 해결하기 위하여, 도 3에 도시된 바와 같이 화상표시부를 상하로 2분할하여 구동하여 게이트라인의 턴-온 타임을 2배 가량 증가시킴으로써 각 화소에서의 데이터신호의 충전시간이 충분히 확보할 수 있는 아몰퍼스-실리콘 방식의 액정표시장치가 등장하게 되었다.In order to solve this problem, as shown in FIG. 3, the image display unit is divided into two parts and driven to increase the turn-on time of the gate line by about two times, thereby sufficiently securing the charging time of the data signal in each pixel. An amorphous-silicon type liquid crystal display device has emerged.
도 3을 참조하면, 화상표시부(10)는 수평방향으로 배열된 m개의 게이트라인(GL1 내지 GLm)과, 수직방향으로 배열되고 상하로 분리된 n개의 데이터라인(UDL1 내지 UDLn, LDL1 내지 LDLn)과, 게이트라인(GL1 내지 GLm)과 데이터라인(UDL1 내지 UDLn, LDL1 내지 LDLn) 각각의 교차부에 마련된 m×n개의 화소를 구비한다. 이러한 구성의 화상표시부(10)를 구동하기 위한 구동회로는 상하로 분리된 데이터라인(UDL1 내지 UDLn, LDL1 내지 LDLn)을 각각 구동하기 위한 제1 및 제2 데이터 구동회로(12, 14)와, 게이트라인(GL1 내지 GLm)을 2분할하여 구동하기 위한 제1 및 제2 게이트 구동회로(16, 18)를 구비한다. 제1 게이트 구동회로(16)는 도 4에 도시된 바와 같이 로우상태의 수직동기신호(Vsync)가 입력된 직후 하이 상태의 제1 스타트신호(Vst1)가 입력되면 상부 m/2개의 게이트라인(GL1 내지 GLm/2)에 순차적으로 하이상태의 게이트신호(Vg1 내지 Vgm/2)를 공급하여 활성화시키게 된다. 동시에, 제2 게이트 구동회로(18)는 하이 상태의 제2 스타트신호(Vst2)가 입력되면 하부 m/2개의 게이트라인(GLm/2+1 내지 GLm)에 순차적으로 하이상태의 게이트신호(Vgm/2+1 내지 Vgm)를 공급하여 활성화시키게 된다. 이 경우, 제1 및 제2 게이트구동회로(16, 18)는 첫 번째 게이트라인(GL1, GLm/2+1)부터 순차적으로 활성화시키게 된다. 아울러, 제1 및 제2 데이터구동회로(12, 14) 각각은 제1 및 제2 게이트 구동회로(16, 18)에 의해 특정한 게이트라인(GLi, GLm/2+i)이 선택되면 그 게이트라인(GLi, GLm/2+i)에 접속된 데이터라인(UDL1 내지 UDLn, LDL1 내지 LDLn)에 1수평주기 분의 영상신호를 동시에 인가하게 된다. 이에 따라, 특정한 게이트라인(GLi, GLm/2+i)이 활성화된 한 주사라인분의 화소들은 데이터라인(UDL1 내지 UDLn, LDL1 내지 LDLn)을 통해 입력되는 영상신호에 따라 액정의 광투과율을 조정함으로써 비디오신호에 해당하는 화상을 표시하게 된다. 이 경우, 한 프레임의 비디오신호를 입력하여 화면의 상하로 분할하여 비디오신호를 재배열하여 저장함으로써 제1 및 제2 데이터구동회로(12, 14) 각각에 동시에 공급하는 프레임메모리(도시하지 않음)가 요구된다.Referring to FIG. 3, the image display unit 10 includes m gate lines GL1 to GLm arranged in the horizontal direction and n data lines UDL1 to UDLn and LDL1 to LDLn arranged vertically and vertically separated. And m x n pixels provided at intersections of the gate lines GL1 to GLm and the data lines UDL1 to UDLn and LDL1 to LDLn. The driving circuit for driving the image display unit 10 having such a configuration includes first and second data driving circuits 12 and 14 for driving the data lines UDL1 to UDLn and LDL1 to LDLn, which are divided up and down, respectively; First and second gate driving circuits 16 and 18 for dividing and driving the gate lines GL1 to GLm are provided. As illustrated in FIG. 4, when the first start signal Vst1 in the high state is input immediately after the vertical synchronization signal Vsync in the low state is input, the first gate driving circuit 16 includes the upper m / 2 gate lines ( The gate signals V g 1 to V g m / 2 in the high state are sequentially supplied to GL1 to GLm / 2 to be activated. At the same time, when the second start signal Vst2 in the high state is input, the second gate driving circuit 18 sequentially turns the gate signal V in the high state into the lower m / 2 gate lines GLm / 2 + 1 to GLm. g m / 2 + 1 to V g m) is supplied to activate. In this case, the first and second gate driving circuits 16 and 18 are sequentially activated from the first gate lines GL1 and GLm / 2 + 1. In addition, each of the first and second data driver circuits 12 and 14 may have its gate line selected when the specific gate lines GLi and GLm / 2 + i are selected by the first and second gate driver circuits 16 and 18. One horizontal period video signal is simultaneously applied to the data lines UDL1 to UDLn and LDL1 to LDLn connected to (GLi, GLm / 2 + i). Accordingly, the pixels of one scan line in which specific gate lines GLi and GLm / 2 + i are activated adjust the light transmittance of the liquid crystal according to an image signal input through the data lines UDL1 to UDLn and LDL1 to LDLn. As a result, an image corresponding to the video signal is displayed. In this case, a frame memory (not shown) which simultaneously inputs a video signal of one frame, divides it up and down the screen, rearranges and stores the video signal, and supplies the same to each of the first and second data driver circuits 12 and 14 at the same time. Is required.
이와 같이, 상하로 분할구동되는 아몰퍼스-실리콘 방식의 액정표시장치는 한 프레임 시간동안 m/2개씩의 게이트라인만 활성화시키면 되므로 한 주사선의 활성화시간을 종래보다 2배 가량 증가시킬 수 있는 장점이 있다. 다시 말하여, 각 게이트라인의 활성화시간이 증가하므로 영상신호의 충전시간을 2배 정도 증가시킬 수 있거나 같은 충전시간을 유지하는 경우 외부에서 연결하는 비디오라인수를 1/2 정도 줄일 수 있게 된다. 그런데, 전술한 바와 같이 화상표시부를 상하로 분할하여 구동하는 경우 화면의 상하 경계부분에서 경계선이 나타남으로 인하여 상하경계부의 화면이 왜곡되는 문제점이 발생하고 있다. 이는 상하부 화면이 첫 번째 게이트라인부터 순차적으로 구동되는 경우 상하 경계부에 위치하는 상하 화소에 같은 데이터전압이 인가된 경우에도 인가되는 시점이 다름으로 인하여 충전유지되는 데이터전압이 다르기 때문이다.As described above, the amorphous-silicon type liquid crystal display device which is driven up and down is required to activate only one m / 2 gate lines during one frame time, thereby increasing the activation time of one scan line by about twice as much as the conventional method. . In other words, since the activation time of each gate line is increased, the charging time of the video signal can be increased by about 2 times, or when the same charging time is maintained, the number of externally connected video lines can be reduced by about 1/2. However, when the image display unit is divided and driven as described above, a problem arises in that the upper and lower boundary screens are distorted due to the boundary line appearing at the upper and lower boundary portions of the screen. This is because when the upper and lower screens are sequentially driven from the first gate line, even when the same data voltage is applied to the upper and lower pixels positioned at the upper and lower boundary portions, the data voltages maintained by charging are different due to different timings.
상세히 하면, 도 5에 도시된 바와 같이 상부 화면의 마지막 게이트라인(GLm/2)에 연결된 제1 화소에 인가되는 데이터신호(Vp1)와 하부 화면의 첫 번째 게이트라인(GLm/2+1)에 연결된 제2 화소에 인가되는 데이터신호(Vp2)가 같은 경우에도 충전유지되는 전압차가 발생함으로써 액정셀의 광투과량이 다름으로 인하여 상하의 구분이 생기게 된다. 이는 제1 화소에 데이터가 인가되는 시점에는 제2 화소의 데이터는 화소에 데이터가 인가된 후 거의 1수평주사기간이 경과하였으므로 제2 화소의 데이터전압이 누설전류에 의해 영향을 받은 상태이기 때문이다. 다시 말하여, 동일한 데이터를 인가하더라도 상측 매트릭스의 하단면의 제1 화소에는 하측 매트릭스의 상단면에 제2 화소보다 많은 데이터전압이 충전유지되기 때문이다.In detail, as shown in FIG. 5, the data signal Vp1 applied to the first pixel connected to the last gate line GLm / 2 of the upper screen and the first gate line GLm / 2 + 1 of the lower screen. Even when the data signals Vp2 applied to the connected second pixels are the same, a voltage difference that is maintained in charge is generated, thereby distinguishing the upper and lower sides due to different light transmittances of the liquid crystal cell. This is because the data voltage of the second pixel is affected by the leakage current since almost one horizontal scanning period has elapsed after the data is applied to the pixel at the time when the data is applied to the first pixel. . In other words, even if the same data is applied, more data voltages are charged and held in the first pixel of the lower surface of the upper matrix than the second pixel in the upper surface of the lower matrix.
그리고, 전술한 상하분할 구동방식을 폴리-실리콘 방식의 액정표시소자에 적용하는 경우에도 동일하게 발생하여 화질열화를 초래하고 있다.In addition, even when the above-described vertical division driving method is applied to the liquid crystal display device of the poly-silicon method, the same occurs, resulting in deterioration of image quality.
따라서, 본 발명의 문제점은 화상표시부를 상하로 분할구동하는 경우 상하경계부의 화면왜곡을 최소화할 수 있는 액정표시장치 구동방법을 제공하는 것이다.Accordingly, a problem of the present invention is to provide a liquid crystal display device driving method capable of minimizing screen distortion of the upper and lower boundary portions when the image display unit is divided up and down.
도 1은 통상의 아몰퍼스-실리콘 방식의 액정표시장치 구성을 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view showing a configuration of a conventional amorphous-silicon type liquid crystal display device.
도 2는 통상의 폴리-실리콘 방식의 액정표시장치 구성을 나타낸 도면.2 is a view showing the configuration of a liquid crystal display device of a conventional poly-silicon method.
도 3은 종래의 이분할 방식으로 구동되는 아몰퍼스-실리콘 방식의 액정표시장치 구성을 나타낸 도면.3 is a diagram showing a configuration of an amorphous-silicon type liquid crystal display device driven by a conventional bipartition method.
도 4는 도 3에 도시된 제1 및 제2 게이트구동회로의 입출력 신호 타이밍도.4 is an input / output signal timing diagram of the first and second gate driver circuits shown in FIG. 3;
도 5는 도 3의 상하경계부에 위치하는 화소에 충전되는 데이터전압과 충전유지전압을 나타낸 신호 타이밍도.FIG. 5 is a signal timing diagram illustrating a data voltage and a charge holding voltage charged in a pixel located in the upper and lower boundary parts of FIG. 3.
도 6은 본 발명의 실시 예에 따른 액정표시장치 구동방법에 적용되는 액정표시장치를 나타낸 도면.6 is a diagram illustrating a liquid crystal display device applied to a method of driving a liquid crystal display device according to an exemplary embodiment of the present invention.
도 7은 본 발명의 다른 실시 예에 따른 액정표시장치 구동방법에 적용되는 액정표시장치를 나타낸 도면.7 is a view showing a liquid crystal display device applied to a method of driving a liquid crystal display device according to another embodiment of the present invention.
도 8은 도 7에 도시된 게이트 구동회로의 입출력 신호 타이밍도.8 is an input / output signal timing diagram of the gate driving circuit shown in FIG.
＜도면의 주요부분에 대한 부호의 간단한 설명＞<Simple explanation of symbols for main parts of drawings>
1, 4, 10, 20 : 화상표시부 2, 5, 30 : 게이트구동회로1, 4, 10, 20: image display section 2, 5, 30: gate driving circuit
3, 6 : 데이터구동회로 7 : 디멀티플렉서3, 6: data driver circuit 7: demultiplexer
8 : 제어신호 입력라인 12, 22 : 제1 데이터구동회로8: control signal input line 12, 22: first data drive circuit
14, 24 : 제2 데이터구동회로 16, 26 : 제1 게이트구동회로14, 24: second data driver circuit 16, 26: first gate driver circuit
18, 28 : 제2 게이트구동회로18, 28: second gate driving circuit
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치 구동방법은 데이터라인들 각각을 상하로 분할하여 구동하는 경우 화면의 상하 경계부에 인접하는 게이트라인들의 구동시점들간의 시간차가 2수평주기보다 작게끔 구동하는 것을 특징으로 한다.In order to achieve the above object, in the method of driving the liquid crystal display according to the present invention, when the data lines are divided and driven, the time difference between the driving time points of the gate lines adjacent to the upper and lower boundary portions of the screen is smaller than two horizontal periods. It is characterized in that the drive.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예들을 도 6 내지 도 8을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 6 to 8.
도 6은 본 발명의 실시 예에 따른 액정표시장치 구동방법에 적용되는 액정표시장치를 나타낸 것이다6 illustrates a liquid crystal display device applied to a method of driving a liquid crystal display device according to an exemplary embodiment of the present invention.
도 6에 도시된 액정표시장치는 화상표시부(20)의 게이트라인(GL1 내지 GLm)을 2분할하여 구동하기 위한 제1 및 제2 게이트구동회로(26, 28)와, 상하로 분리된 데이터라인(UDL1 내지 UDLn, LDL1 내지 LDLn)을 구동하기 위한 제1 및 제2 데이터 구동회로(22, 24)를 구비한다. 화면의 상하경계변에서 충전유지전압차에 의해 경계선이 나타나는 것을 방지하기 위하여 제1 및 제2 게이트 구동회로(26, 28)는 게이트라인의 구동순서를 바꾸어 순차적으로 구동하게 된다. 예를 들면, 제1 게이트 구동회로(26)는 첫 번째 게이트라인(GL1)부터 m/2번째 게이트라인(GLm/2)까지 순차적으로 활성화시키는 반면, 제2 게이트 구동회로(28)는 m번째 게이트라인(GLm)부터 m/2+1번째 게이트라인(GLm/2)까지 순차적으로 활성화시키게 된다. 또한, 제1 게이트 구동회로(26)가 m/2번째 게이트라인(GLm/2)부터 첫 번째 게이트라인(GL1)까지 순차적으로 활성화시키는 반면, 제2 게이트 구동회로(28)는 m/2+1번째 게이트라인(GLm/2+1)부터 m번째 게이트라인(GLm)까지 순차적으로 활성화시키게 된다. 이에 따라, 화면 상하경계변에 위치하는 화소들에 데이터가 충전되는 시점이 일치하게 됨으로써 충전유지전압차에 의한 상하구분선이 나타나지 않게 된다. 이 경우, 한 프레임의 비디오신호를 입력하여 화면의 상하로 분할하여 비디오신호를 제1 및 제2 게이트구동회로(26, 28)의 구동순서에 맞게 재배열하여 저장함으로써 제1 및 제2 데이터구동회로(22, 24) 각각에 동시에 공급하는 프레임메모리(도시하지 않음)가 요구된다.The liquid crystal display shown in FIG. 6 includes first and second gate driving circuits 26 and 28 for driving the gate lines GL1 to GLm of the image display unit 20 by dividing them into two, and data lines divided up and down. First and second data driving circuits 22 and 24 for driving (UDL1 to UDLn, LDL1 to LDLn) are provided. In order to prevent the boundary line from appearing due to the charge holding voltage difference at the upper and lower boundary of the screen, the first and second gate driving circuits 26 and 28 change the driving order of the gate lines and sequentially drive the gate lines. For example, the first gate driving circuit 26 sequentially activates the first gate line GL1 to the m / 2th gate line GLm / 2, while the second gate driving circuit 28 is m-th. The gate line GLm is sequentially activated from the m / 2 + 1th gate line GLm / 2. In addition, while the first gate driving circuit 26 sequentially activates the m / 2th gate line GLm / 2 to the first gate line GL1, the second gate driving circuit 28 performs m / 2 +. The first gate line GLm / 2 + 1 to the mth gate line GLm are sequentially activated. As a result, the time points at which data is charged to the pixels positioned on the upper and lower boundary of the screen coincide with each other so that the upper and lower division lines due to the charge holding voltage difference do not appear. In this case, the video signal of one frame is input and divided into the upper and lower sides of the screen, and the video signals are rearranged and stored according to the driving order of the first and second gate driver circuits 26 and 28 to store the first and second data driver circuits. A frame memory (not shown) is simultaneously supplied to each of the furnaces 22 and 24.
도 7은 본 발명의 다른 실시 예에 따른 액정표시장치 구동방법에 적용되는 액정표시장치를 나타낸 것이다.7 illustrates a liquid crystal display device applied to a liquid crystal display driving method according to another embodiment of the present invention.
도 7에 도시된 액정표시장치는 화상표시부(20)에 배열된 m개의 게이트라인(GL1 내지 GLm)을 구동하기 위한 게이트구동회로(30)와, 화상표시부(20)에 상하로 분리되어 배열된 n개의 데이터라인(UDL1 내지 UDLn, LDL1 내지 LDLn)을 각각 구동하기 위한 제1 및 제2 데이터구동회로(22, 24)를 구성으로 한다. m개의 게이트라인(GL1 내지 GLm)에 접속된 게이트구동회로(30)는 도 8에 도시된 바와 같이 수직동기신호(Vsync)가 입력되면 m개의 게이트라인(GL1 내지 GLm)을 순차적으로 턴-온하여 하이상태의 게이트전압을 공급하여 활성화시키게 된다. 이 경우, 각 게이트라인(GL1 내지 GLm)의 턴-온 시간은 1수평주기(1H)를 유지한다. 제1 데이터구동회로(22)는 게이트 구동회로(30)에 의해 상부의 게이트라인(GL1 내지 GLm/2)이 순차적으로 선택될 때마다 해당 게이트라인에 접속된 화소들에 대응하는 영상신호를 상부 데이터라인(UDL1∼UDLn)에 인가하게 된다. 이어서, 제2 데이터구동회로(22)는 게이트 구동회로(20)에 의해 하부의 게이트라인(GLm/2+1 내지 GLm)이 선택될 때마다 해당 게이트라인에 접속된 화소들에 대응하는 영상신호를 하부 데이터라인들(LDL1∼LDLn)에 인가하게 된다. 이와 같이, 도 7의 액정표시장치는 데이터라인은 2분할하여 구동할 수 있도록 2개의 데이터 구동회로(22, 24)를 구비하는 반면 게이트구동회로(30)는 한 개만을 구비한다. 이에 따라, m개의 게이트라인을 순차적으로 활성화시킴으로써 상하경계부의 화소의 데이터전압 충전시점의 시간차가 작으므로 충전유지전압 차에 의한 경계선은 나타나지 않게 된다. 또한, m개의 게이트라인을 순차적으로 활성화시킴으로써 영상 데이터를 재정렬하여 공급하기 위한 외부의 프레임메모리가 불필요하게 된다. 더불어, 화소충전타임이 종래에 비하여 증가하지는 않지만 데이터라인의 로드량을 감소시킬 수 있는 장점이 있다.In the liquid crystal display shown in FIG. 7, the gate driving circuit 30 for driving the m gate lines GL1 to GLm arranged in the image display unit 20 and the image display unit 20 are arranged upside down. The first and second data driver circuits 22 and 24 for driving the n data lines UDL1 to UDLn and LDL1 to LDLn, respectively, are configured. The gate driving circuit 30 connected to the m gate lines GL1 to GLm sequentially turns on the m gate lines GL1 to GLm when the vertical synchronization signal Vsync is input as shown in FIG. 8. In this way, the gate voltage of the high state is supplied and activated. In this case, the turn-on time of each gate line GL1 to GLm maintains one horizontal period 1H. Each time the first gate line GL1 to GLm / 2 is sequentially selected by the gate driver circuit 30, the first data driver circuit 22 may display an image signal corresponding to the pixels connected to the corresponding gate line. It is applied to the data lines UDL1 to UDLn. Subsequently, whenever the lower gate lines GLm / 2 + 1 to GLm are selected by the gate driving circuit 20, the second data driver circuit 22 corresponds to an image signal corresponding to the pixels connected to the corresponding gate lines. Is applied to the lower data lines LDL1 to LDLn. As described above, the liquid crystal display of FIG. 7 includes two data driving circuits 22 and 24 so that the data lines can be divided and driven, whereas only one gate driving circuit 30 is provided. Accordingly, by sequentially activating the m gate lines, the time difference at the time of charging the data voltage of the pixels of the upper and lower boundary parts is small, so that the boundary line due to the charge holding voltage difference does not appear. In addition, by sequentially activating the m gate lines, an external frame memory for rearranging and supplying image data is unnecessary. In addition, although the pixel charge time does not increase as compared with the related art, there is an advantage that the load amount of the data line can be reduced.
상술한 바와 같이, 본 발명에 따른 액정표시장치 구동방법에 의하면 화면을 상하로 분할하여 구동하는 경우 게이트라인의 구동순서를 변환하여 상하경계부의 데이터전압 충전시점을 거의 같게 함으로써 상하경계부의 화면왜곡을 최소화할 수 있게 된다. 이에 따라, 본 발명에 의하면 상하경계부의 화면왜곡에 의한 화질저하를 방지할 수 있게 된다. 또한, 본 발명에 따른 액정표시장치 구동방법에 의하면 데이터라인만을 상하로 구분하여 구동하고 게이트라인은 하나의 구동회로에 의해 순차적으로 구동됨으로써 상하경계선이 발생하지 않을 뿐만 아니라 비디오신호의 재정렬을 위한 프레임메모리가 필요없게 된다. 더불어, 데이터라인의 로드량을 감소시킬 수 있는 효과가 있다.As described above, according to the driving method of the liquid crystal display device according to the present invention, when the screen is divided up and down, the screen distortion is changed by changing the driving order of the gate lines so that the data voltage charging time of the upper and lower boundary parts is almost the same. It can be minimized. Accordingly, according to the present invention, it is possible to prevent the deterioration in image quality due to screen distortion of the upper and lower boundary portions. In addition, according to the driving method of the liquid crystal display according to the present invention, only the data lines are driven up and down, and the gate lines are sequentially driven by one driving circuit, so that the upper and lower boundary lines do not occur and the frame for rearranging the video signals is not generated. No memory is needed. In addition, there is an effect that can reduce the load of the data line.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009455A KR100598734B1 (en) | 1999-03-19 | 1999-03-19 | Driving Method of LCD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009455A KR100598734B1 (en) | 1999-03-19 | 1999-03-19 | Driving Method of LCD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000060831A true KR20000060831A (en) | 2000-10-16 |
| KR100598734B1 KR100598734B1 (en) | 2006-07-10 |
Family
ID=19577126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990009455A Expired - Fee Related KR100598734B1 (en) | 1999-03-19 | 1999-03-19 | Driving Method of LCD |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100598734B1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020038304A (en) * | 2000-11-17 | 2002-05-23 | 박원석 | OELD Unit and Driving Method |
| KR100420158B1 (en) * | 2000-03-17 | 2004-03-02 | 닛본 덴끼 가부시끼가이샤 | Image display device and drive method thereof |
| KR100448478B1 (en) * | 2001-03-20 | 2004-09-13 | 엘지전자 주식회사 | Metal-Insulator-Metal Field Emission Display and Driving Method Thereof |
| KR100825900B1 (en) * | 2005-08-26 | 2008-04-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Picture displaying method, system and unit |
| KR100859472B1 (en) * | 2002-06-29 | 2008-09-23 | 엘지디스플레이 주식회사 | Liquid crystal display |
| KR20160009152A (en) * | 2014-07-15 | 2016-01-26 | 엘지디스플레이 주식회사 | Display device |
| US10152938B2 (en) | 2015-01-05 | 2018-12-11 | Samsung Display Co., Ltd. | Method of driving display panel, timing controller for performing the same and display apparatus having the timing controller |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100326452B1 (en) * | 1994-12-07 | 2002-06-24 | 김순택 | System and method for driving liquid crystal display module |
| KR100287730B1 (en) * | 1998-01-17 | 2001-04-16 | 구자홍 | Operation method of 3-electrode side discharge plasma display panel |
| KR100312760B1 (en) * | 1999-02-24 | 2001-11-03 | 윤종용 | Liquid Crystal Display panel and Liquid Crystal Display device and Driving method thereof |
-
1999
- 1999-03-19 KR KR1019990009455A patent/KR100598734B1/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100420158B1 (en) * | 2000-03-17 | 2004-03-02 | 닛본 덴끼 가부시끼가이샤 | Image display device and drive method thereof |
| US7460090B2 (en) | 2000-03-17 | 2008-12-02 | Samsung Sdi Co., Ltd. | Image display device and drive method thereof |
| US7489289B2 (en) | 2000-03-17 | 2009-02-10 | Samsung Mobile Display Co., Ltd. | Image display device and drive method thereof |
| KR20020038304A (en) * | 2000-11-17 | 2002-05-23 | 박원석 | OELD Unit and Driving Method |
| KR100448478B1 (en) * | 2001-03-20 | 2004-09-13 | 엘지전자 주식회사 | Metal-Insulator-Metal Field Emission Display and Driving Method Thereof |
| KR100859472B1 (en) * | 2002-06-29 | 2008-09-23 | 엘지디스플레이 주식회사 | Liquid crystal display |
| KR100825900B1 (en) * | 2005-08-26 | 2008-04-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Picture displaying method, system and unit |
| KR20160009152A (en) * | 2014-07-15 | 2016-01-26 | 엘지디스플레이 주식회사 | Display device |
| US10152938B2 (en) | 2015-01-05 | 2018-12-11 | Samsung Display Co., Ltd. | Method of driving display panel, timing controller for performing the same and display apparatus having the timing controller |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100598734B1 (en) | 2006-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100945581B1 (en) | LCD and its driving method | |
| JP4191408B2 (en) | Liquid crystal display | |
| US6933910B2 (en) | Image display device and method thereof | |
| KR101080352B1 (en) | Display device | |
| US8368626B2 (en) | Liquid crystal display device | |
| US8379161B2 (en) | Liquid crystal display device | |
| KR20030083309A (en) | Liquid crystal display | |
| US6738036B2 (en) | Decoder based row addressing circuitry with pre-writes | |
| JP2007279539A (en) | Driver circuit, and display device and its driving method | |
| KR100783701B1 (en) | LCD and its driving method | |
| KR100648141B1 (en) | Display device and drive method thereof | |
| JP4144474B2 (en) | Image display device, image display panel, panel driving device, and image display panel driving method | |
| US7342566B2 (en) | Liquid crystal display device and driving method thereof | |
| US20070171165A1 (en) | Devices and methods for controlling timing sequences for displays of such devices | |
| KR100598734B1 (en) | Driving Method of LCD | |
| KR101232164B1 (en) | Liquid Crystal Display and Driving Method thereof | |
| US7397453B2 (en) | Liquid crystal display device and driving method thereof | |
| KR20050000991A (en) | Liquid Crystal Display Device and Driving Method Thereof | |
| JPH0950263A (en) | Active matrix display device and driving method therefor | |
| JP3433022B2 (en) | Liquid crystal display | |
| KR100984358B1 (en) | Liquid crystal display and driving device thereof | |
| KR20040110695A (en) | Apparatus and method for driving gate lines of liquid crystal display panel | |
| KR100202235B1 (en) | Divide driving lcd device | |
| JP3433023B2 (en) | Liquid crystal display | |
| JPH10148811A (en) | Active matrix display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990319 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20040316 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19990319 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20051031 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060520 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060703 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20060704 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090622 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100621 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110615 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120628 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130619 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140630 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150629 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160630 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20190414 |