KR20000031676A - Method for producing integrated electro mechanical system - Google Patents
Method for producing integrated electro mechanical system Download PDFInfo
- Publication number
- KR20000031676A KR20000031676A KR1019980047827A KR19980047827A KR20000031676A KR 20000031676 A KR20000031676 A KR 20000031676A KR 1019980047827 A KR1019980047827 A KR 1019980047827A KR 19980047827 A KR19980047827 A KR 19980047827A KR 20000031676 A KR20000031676 A KR 20000031676A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- nitride
- layer
- mems
- multilayer
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02469—Group 12/16 materials
- H01L21/02472—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Micromachines (AREA)
Abstract
본 발명은 집적된 마이크로 전자 기계 장치(i-MEMS; Integrated Micro Electro Mechanical System)의 제조 방법을 기재한다. 본 발명에 따른 마이크로 전자 기계 장치의 제조 방법은 MEMS first i-MEMS에서 CMOS 회로 공정동안 MEMS구조물을 완벽하게 보호할 수 있는 산화물/질화물/산화물/질화물 4중층 이상의 보호막을 사용함으로써, 어떤 종류의 센서이든 액츄에이터이든 간에 실리콘 기판 위에 제작하여 회로와 한 웨이퍼 상에서 내부결선(interconnection)이 가능하다.The present invention describes a method of manufacturing an integrated microelectromechanical system (i-MEMS). The manufacturing method of the microelectromechanical apparatus according to the present invention uses a protective film of at least four layers of oxide / nitride / oxide / nitride to completely protect the MEMS structure during a CMOS circuit process in a MEMS first i-MEMS. Whether fabricated on a silicon substrate or on an actuator, internal connections can be made on circuits and on one wafer.
Description
본 발명은 집적된 마이크로 전자 기계 장치(i-MEMS; Integrated Micro Electro Mechanical System)의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing an integrated microelectromechanical system (i-MEMS).
집적 전자 기계 장치(i-MEMS; Integrated Micro Electro Mechanical System)는 물리량을 측정할 수 있는 센서와 이 센서가 감지한 물리량을 처리하고 다시 센서를 제어하는 회로를 동일 실리콘 웨이퍼(Si-wafer)에 집직하여 제조하고, 이 웨이퍼 상에서 센서와 회로를 연결한 장치이다. 종래의 이종형 전자 기계 장치(Conventional hybrid-type MEMS)와 비교하면 와이어 본딩(wire bonding)이 필요없는 i-MEMS는 저가(lower cost), 고성능(higher performance) 그리고 고 신뢰성(higher reliability)의 장점을 갖고 있고 다중 센서(multisensor) 제작에 유리한 방법이며, 최근에 많은 연구가 진행 중인 기술 분야이다.Integrated Micro Electro Mechanical System (i-MEMS) integrates a sensor capable of measuring physical quantity and a circuit for processing the physical quantity detected by the sensor and controlling the sensor again on the same silicon wafer (Si-wafer). And a sensor and a circuit connected on the wafer. Compared to conventional hybrid-type MEMS, i-MEMS, which does not require wire bonding, offers the advantages of lower cost, higher performance and higher reliability. It is an advantageous method for making a multisensor, and is a technical field that is being studied in recent years.
i-MEMS의 제작 방법은 세가지로 크게 분류될 수 있다. 첫째는 버클리대학에서 개발한 CMOS로 구성되는 회로부를 먼저 제작하고 MEMS 구조물을 나중에 제작하는 방법, 둘째는 아날로그 디바이스사에서 개발한 혼합(mixed) CMOS/MEMS 방법, 셋째로는 샌디아 국립 연구소(Sandia national Lab.)에서 하고 있는 MEMS 구조물을 먼저 만들고 CMOS 회로부를 나중에 제작하는 방법들로 나눌 수 있다.There are three main methods of manufacturing i-MEMS. First, the circuit part consisting of CMOS developed by the University of Berkeley, and then the MEMS structure later, the second is the mixed CMOS / MEMS method developed by Analog Devices, third, Sandia National Laboratory (Sandia) National Lab.) can be divided into methods of building the MEMS structure first and CMOS circuitry later.
첫번째, CMOS-선(first)/MEMS-후(last) 방법은 MEMS 구조물의 응력(stress)을 제거하기 위한 어닐링(annealing)시 CMOS 회로가 영향을 받아 정확하게 회로의 파라미터를 조절하는데 제약을 받게 된다. 둘째, 혼합(mixed) CMOS/MEMS 방법은 CMOS 회로와 MEMS 구조물의 성능(Performance)의 균형(tradeoff)이 항상 존재한다. 셋째, MEMS-선(first)/CMOS-후(last) 방법은 MEMS 구조물 제작시 생긴 표면 형상(Topography)을 극복하고 MEMS 구조물 공정 진행 동안에 CMOS가 제작될 Si 표면을 보호할 수만 있다면 , 여러 가지 잇점(advantages)을 가질 수 있다. 그 잇점 중에 하나는 표준(standard) CMOS를 사용할 수 있다는 점과 이 i-MEMS 공정이 설정(set-up)된다면 여러 종류의 센서(sensors)나 액츄에이터(actuators)를 한 실리콘 웨이퍼(Si-wafer)에 제작할 수 있다는 장점이 있다.First, CMOS-first / MEMS-last methods are affected by CMOS circuits during annealing to remove stresses in the MEMS structure, limiting the accuracy of the circuit parameters. . Second, in the mixed CMOS / MEMS method, there is always a tradeoff between the performance of CMOS circuits and MEMS structures. Third, the MEMS-first / CMOS-last method has several advantages as long as it can overcome the surface topography created during the fabrication of the MEMS structure and protect the Si surface on which CMOS will be fabricated during the MEMS structure process. (advantages). One of the advantages is the ability to use standard CMOS and, if this i-MEMS process is set up, a silicon wafer with different types of sensors or actuators. The advantage is that it can be produced.
위의 세번째 i-MEMS방법 적용시 MEMS 구조물을 먼저 제작하고 CMOS회로를 나중에 제작하는 경우에는 이 CMOS회로 제작 동안에 CMOS 열 수지(thermal budget)로부터 MEMS 구조물을 보호할 방법을 강구해야 한다. 기존에 샌디아 국립 연구소(Sandia national Lab.)에서는 CMP(chemical-mechanical polishing) 방법을 이용하여 실리콘 질화물(silicon nitride)를 사용해 CMOS 회로 공정 동안에 MEMS 구조물을 보호한다. 이러한 전자 기계 장치의 제조 방법은 도 1a 내지 도 1d에 도시된 바와 같다. 도 2는 도 1b의 집적 전자 기계 장치의 a-a' 라인을 따라 절개한 부분의 단면도로서, CMP법을 사용한 전자기계장치 구조물 보호막의 단면을 보여주고 있다.In the case of the third i-MEMS method, if the MEMS structure is fabricated first and the CMOS circuit is fabricated later, a method to protect the MEMS structure from the CMOS thermal budget during the CMOS circuit fabrication should be devised. Traditionally, Sandia national Lab. Uses chemical-mechanical polishing (CMP) to protect silicon MEMS structures during CMOS circuit processing using silicon nitride. The manufacturing method of such an electromechanical apparatus is as shown in Figs. 1A to 1D. FIG. 2 is a cross-sectional view of a portion cut along the a-a 'line of the integrated electromechanical apparatus of FIG. 1B, showing a cross section of an electromechanical structure protective film using the CMP method.
도시된 바와 같이, 샌디아 연구소의 세 번째 MEMS-선(first)/CMOS-후(last) 방법은 먼저 실리콘 웨이퍼(1) 상에 CMOS 회로부(100)와 마이크로기계부(200)으로 나뉘어 형성된다.As shown, the third MEMS-first / CMOS-last method of Sandia Laboratories is first formed on the silicon wafer 1 by dividing the CMOS circuitry 100 and the micromechanical portion 200. .
먼저, 도 1a에 도시된 바와 같이, 실리콘 웨이퍼(1) 상의 마이크로기계부(200)에 희생층(2)이 도포되고 그 위에 현수 구조물(3)이 형성된다.First, as shown in FIG. 1A, a sacrificial layer 2 is applied to the micromechanical portion 200 on the silicon wafer 1, and a suspension structure 3 is formed thereon.
다음에, 도 1b에 도시된 바와 같이, 현수 구조물(3) 상에 이를 보호하기 위한 산화물로 보호막(4)이 씌워져 평탄화되고, 산화물 보호막(4) 위에 질화물 박막(5)이 형성된다. 여기서, a-a'라인을 따라 절개한 도 2의 상세 단면에 도시된 바와 같이, 기존의 실리콘 질화물 캡(silicon nitride Cap)(5)은 CMP(chemical-mechanical polishing) 공정을 사용하게 된다. 여기서, 보호층으로 단일층을 사용할 경우 CMOS 회로부 공정시 고온의 산소 분위기에서 현수 구조물 등 마이크로기계부가 산화될 우려가 있으므로, 질화물 캡(5)을 더 형성하게 된다. 그러나 이 질화물캡(5)을 통하여 산소가 침투할 우려도 있다.Next, as shown in FIG. 1B, the protective film 4 is covered and planarized with an oxide for protecting it on the suspension structure 3, and the nitride thin film 5 is formed on the oxide protective film 4. Here, as shown in the detailed cross section of FIG. 2 cut along the line a-a ', the conventional silicon nitride cap 5 uses a chemical-mechanical polishing (CMP) process. In this case, when a single layer is used as the protective layer, since the micromechanical part such as a suspension structure may be oxidized in a high temperature oxygen atmosphere during the CMOS circuit part process, the nitride cap 5 is further formed. However, there is a fear that oxygen will penetrate through the nitride cap 5.
다음에, 도 1c에 도시된 바와 같이, 실리콘 웨이퍼(1)의 회로부에 CMOS 회로를 형성하게 된다. 이 때, 회로부(100)와 마이크로기계부(200)를 전기적으로 연결하는 도선이 마이크로기계부(200)와 콘택(6)을 이루게된다.Next, as shown in FIG. 1C, a CMOS circuit is formed in the circuit portion of the silicon wafer 1. At this time, the conductors electrically connecting the circuit unit 100 and the micromechanical unit 200 form the contact 6 with the micromechanical unit 200.
다음에, 도 1d에 도시된 바와 같이, 회로부(100) 상에 포토레지스트나 산화막 등으로 보호막(7)을 형성한 다음, 도 1e에 도시된 바와 같이, 마이크로기계부(200)의 질화물 캡(5)과 산화물 보호막(4) 및 희생층(2)를 식각하여 제거함으로써 현수구조물(3)을 완성한다.Next, as shown in FIG. 1D, the protective film 7 is formed on the circuit portion 100 by a photoresist, an oxide film, or the like. Then, as shown in FIG. 1E, the nitride cap ( 5), the oxide protective film 4 and the sacrificial layer 2 are removed by etching to complete the suspension structure 3.
이와 같은 집적 전자 기계 장치의 제조 방법에 있어서, CMP(chemical-mechanical polishing) 공정을 사용하는 기존의 실리콘 질화물 캡(silicon nitride Cap)(5)은 CMP 자체 공정(process)이 상당히 복잡하므로 대량생산에 유리한 간단한 공정(process) 개발이 필수적이다. CMP법을 사용하지 않는 단순한 공정 개발을 위해서는, 실험결과에 따르면 CMOS 공정 동안 열 응력(thermal stress)에 기인하여 아무리 질화물(nitride) 박막의 두께를 잘 조절하더라도 크랙(crack)이 발생할 가능성이 높은 것으로 확인되었기 때문에, CMOS 공정 동안의 열 수지(thermal budget)를 충분히 고려해야 하며, CMOS공정 후에 MEMS 구조물을 격리(release)할 때의 문제점을 충분히 고려한 보호막이 필수적으로 필요하다.In the manufacturing method of such an integrated electromechanical device, the conventional silicon nitride cap 5 using a chemical-mechanical polishing (CMP) process has a large complexity in the CMP process itself, and therefore is not suitable for mass production. Advantageous simple process development is essential. In order to develop a simple process without using the CMP method, experimental results show that cracks are more likely to occur even if the thickness of the nitride film is well controlled due to thermal stress during the CMOS process. Since it has been confirmed, it is necessary to fully consider the thermal budget during the CMOS process, and a protective film that fully considers the problem of releasing the MEMS structure after the CMOS process is essential.
본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, CMP(chemical-mechanical polishing) 공정을 사용하지 않고, 질화물/산화물/질화물/산화물(nitride/oxide/nitride/oxide)의 다중층(multilayer)을 사용하여 열 수지(thermal budget)로 인한 응력을 감소시키고 CMOS 회로 제작 공정시 고온의 산소 분위기(Oxygen ambient)에서도 완벽하게 MEMS 구조물을 보호하며, MEMS 구조물 격리(release)시 완벽하게 호환적인(compatible) 마이크로 전자 기계 장치의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been devised to improve the above problems, and does not use a chemical-mechanical polishing (CMP) process, but instead of using a multilayer of nitride / oxide / nitride / oxide (nitride / oxide / nitride / oxide). To reduce stress due to thermal budget, to fully protect MEMS structures in high temperature oxygen ambient during CMOS circuit fabrication process, and to be fully compatible in MEMS structure release It is an object of the present invention to provide a method for manufacturing a microelectromechanical apparatus.
도 1a 내지 도 1e는 종래의 집적 전자 기계 장치의 제조 방법을 보여주는 공정 단계별 수직 단면도,1A to 1E are vertical cross-sectional views of a process step showing a manufacturing method of a conventional integrated electromechanical apparatus,
도 2는 도 1b의 집적 전자 기계 장치의 a-a' 라인을 따라 절개한 부분의 단면도,FIG. 2 is a cross-sectional view of a portion cut along the line a-a 'of the integrated electromechanical apparatus of FIG. 1B;
도 3a 내지 도 3e는 본 발명에 따른 집적 전자 기계 장치의 제조 방법을 보여주는 공정 단계별 수직 단면도,3a to 3e are vertical cross-sectional views of the process step showing the manufacturing method of the integrated electromechanical apparatus according to the present invention,
도 4는 도 3b의 집적 전자 기계 장치의 b-b' 라인을 따라 절개한 부분의 단면도,4 is a cross-sectional view of a portion cut along the line b-b 'of the integrated electromechanical apparatus of FIG. 3B;
도 5a 및 도 5b는 본 발명에 따른 집적 전자 기계 장치의 제조 방법에서 희생층 산화물(sacrificial oxide) 제거 순서를 보여주는 도면으로,5A and 5B are diagrams illustrating a sacrificial oxide removal procedure in a method of manufacturing an integrated electromechanical apparatus according to the present invention.
도 5a는 상부의 nitride/oxide을 건식 에칭(dry etching)한 후의 단면도(cross-sectional view)이고,FIG. 5A is a cross-sectional view after dry etching the upper nitride / oxide, FIG.
도 5b는 희생층 산화물(Sacrificial Oxide)을 습식 에칭(wet etching)한 후의 단면도(cross-sectional view)이며,FIG. 5B is a cross-sectional view after wet etching sacrificial oxide; FIG.
그리고 도 6은 보호막을 nitride/oxide의 이중층으로 형성하였을 경우에 생기는 문제점을 보여주는 도면이다.FIG. 6 is a diagram illustrating a problem that occurs when the passivation layer is formed of a double layer of nitride / oxide.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1. 실리콘 웨이퍼 2. 희생층1. Silicon Wafer 2. Sacrificial Layer
3. 현수 구조물 4. 산화물 보호막3. Suspension Structure 4. Oxide Shield
5. 실리콘 질화물 캡(silicon nitride Cap)5. Silicon nitride cap
100. 회로부 200. 마이크로기계부100. Circuit part 200. Micromechanical part
6. 콘택6. Contact
11. 실리콘 웨이퍼 12. 질화물 박막11. Silicon wafer 12. Nitride thin film
13. 희생층 14a. 앵커13. The sacrificial layer 14a. anchor
14. 현수 구조물 15. 보호막14. Suspended Structures 15. Shields
16. Al 도선 16a, 16b. 콘택16. Al wires 16a, 16b. Contact
17. 보호막 1000. CMOS 회로부17. Protective film 1000. CMOS circuit part
2000. 마이크로기계부2000. Micromechanical Department
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 마이크로 전자 기계 장치의 제조 방법은, (가) 반도체 기판의 일측 영역에 희생층을 도포하고 그 위에 현수 구조물을 형성하는 단계; (나) 상기 현수 구조물을 보호하기 위한 보호층으로 산화물/질화물/산화물/질화물 다중층을 상기 현수 구조물 상에 형성하는 단계; (다) 상기 보호층이 형성되지 않은 상기 반도체 기판의 타측 영역에 상기 마이크로 전자 기계 장치용 제어 회로를 형성하는 단계; 및 (라) 상기 산화물/질화물/산화물/질화물 다중층을 식각하여 제거하는 동시에 상기 희생층을 식각하여 제거함으로써 상기 현수 구조물을 완성하는 단계;를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a microelectromechanical apparatus according to the present invention includes the steps of: (a) applying a sacrificial layer on one side of a semiconductor substrate and forming a suspension structure thereon; (B) forming an oxide / nitride / oxide / nitride multilayer on the suspension structure as a protective layer to protect the suspension structure; (C) forming a control circuit for the microelectromechanical apparatus in the other region of the semiconductor substrate on which the protective layer is not formed; And (d) completing the suspension structure by etching and removing the oxide / nitride / oxide / nitride multilayers while etching and removing the sacrificial layer.
본 발명에 있어서, 상기 산화물/질화물/산화물/질화물 다중층에서 첫 번째 산화물층은 상기 마이크로 전자 기계 장치의 폴리실리콘 혹은 단결정실리콘이 건식 산화법으로 산화되어 형성되거나, 혹은 상기 마이크로 전자 기계 장치의 폴리실리콘 혹은 단결정실리콘에 TCA를 부가하는 습식 산화법에 의해 2000Å의 두께로 형성되며, 상기 산화물/질화물/산화물/질화물 다중층에서 두 번째 질화물층은 LPCVD법 혹은 PECVD법으로 900∼1000Å의 두께로 증착하며, 상기 산화물/질화물/산화물/질화물 다중층에서 세 번째 산화물층은 LPCVD법 혹은 PECVD법으로 1μm 이상의 두께로 증착하며, 상기 산화물/질화물/산화물/질화물 다중층에서 네 번째 질화물층은 LPCVD법 혹은 PECVD법으로 상기 마이크로 전자 기계 장치용 제어 회로 CMOS의 active definition시 필요한 질화물 두께의 1/2∼2/3 두께로 증착하는 것이 바람직하며, 상기 산화물/질화물/산화물/질화물 다중층은 하나의 일관공정(run)으로 동일한 튜브(tube)에서 동시에 형성시키거나 혹은 각각의 전용 튜브에서 따로따로 형성시키며, 상기 산화물/질화물/산화물/질화물 다중층을 상기 현수 구조물 완성을 위하여 제거하는 과정 중, 상기 세 번째 산화물층은 습식 에칭법으로 제거하고 QDR 헹구기를 하여 스트린저 잔류물(stringer residues)을 완전히 제거하며, 상기 습식 에칭법에서 에첸트로 HF 용액 혹은 BHF용액을 사용하며, 상기 산화물/질화물/산화물/질화물 다중층을 상기 현수 구조물 완성을 위하여 제거하는 과정 중, 상기 첫 번째와 두 번째 박막인 산화물/질화물층은 건식 식각(dry etch)법으로 CHF3및 CF4가스를 사용하여 산화물과 질화물의 식각율을 6:4 정도의 조건으로 질화물 만을 완전히 제거하고 남은 산화물은 상기 현수 구조물의 희생층( sacrificial oxide) 에칭시 제거한다.In the present invention, the first oxide layer in the oxide / nitride / oxide / nitride multilayer is formed by oxidizing polysilicon or single crystal silicon of the microelectromechanical apparatus by dry oxidation method, or polysilicon of the microelectromechanical apparatus. Or by a wet oxidation method of adding TCA to single crystal silicon, the thickness of 2000 kV is formed, and the second nitride layer of the oxide / nitride / oxide / nitride multilayer is deposited to a thickness of 900 to 1000 kW by LPCVD or PECVD. In the oxide / nitride / oxide / nitride multilayer, the third oxide layer is deposited to a thickness of 1 μm or more by LPCVD or PECVD, and the fourth nitride layer in the oxide / nitride / oxide / nitride multilayer is LPCVD or PECVD 1/2 of the nitride thickness required for active definition of the control circuit CMOS for the microelectromechanical apparatus Deposition to a thickness of 2/3 is preferred, wherein the oxide / nitride / oxide / nitride multilayers are formed simultaneously in the same tube or separately in each dedicated tube in one run. In the process of removing the oxide / nitride / oxide / nitride multilayer to complete the suspension structure, the third oxide layer is removed by wet etching and QDR rinsing to completely remove stringer residues. In the wet etching method, an etchant HF solution or a BHF solution is used, and the oxide / nitride / oxide / nitride multilayer is removed to complete the suspension structure. The nitride layer uses only CHF 3 and CF 4 gas by dry etch method, and only nitride is formed under the etching rate of oxide and nitride of about 6: 4. The remaining oxide is completely removed during the sacrificial oxide etching of the suspension structure.
이하 도면을 참조하면서 본 발명에 따른 마이크로 전자 기계 장치의 제조 방법을 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the manufacturing method of a microelectromechanical apparatus which concerns on this invention is demonstrated in detail, referring drawings.
본 발명에 따른 마이크로 전자 기계 장치의 제조 방법은 MEMS 선(first)/CMOS 후(last) 방법으로 집적된(Integrated) MEMS을 제작하는 경우, 필수적으로 필요한, CMOS 회로 공정 동안 MEMS 구조물을 완벽하게 보호하기 위하여 질화물/산화물/질화물/산화물(nitride/oxide/nitride/oxide) 구조의 보호막을 사용하는 점에 그 특징이 있다. 이러한 특징을 상세하게 도 3a 내지 도 3e 및 도 4를 참조하여 상세하게 설명하면 다음과 같다.The method of manufacturing a microelectromechanical device according to the present invention provides a complete protection of the MEMS structure during CMOS circuit processing, which is essential when fabricating an integrated MEMS by MEMS first / CMOS last method. In order to do this, it is characterized by using a protective film having a structure of nitride / oxide / nitride / oxide (nitride / oxide / nitride / oxide). This feature will be described in detail with reference to FIGS. 3A to 3E and 4 as follows.
도 3a 내지 도 3e는 본 발명에 따른 집적 전자 기계 장치의 제조 방법을 보여주는 공정 단계별 수직 단면도이고, 도 4는 도 3b의 집적 전자 기계 장치의 b-b' 라인을 따라 절개한 부분의 단면도이다. 도시된 바와 같이, 본 발명에 따른 집적된 전자 기계 장치의 제조 방법은 종래와 마찬가지로 MEMS-선(first)/CMOS-후(last)의 순서로 제작되며, 역시 실리콘 웨이퍼(11) 상에 CMOS 회로부(1000)와 마이크로기계부(2000)으로 나뉘어 형성된다. 이 때, MEMS 구조물을 제작하는 과정 동안 CMOS 회로(1000)가 제작될 Si-웨이퍼 표면은 열산화물(thermal oxide) 보호막으로 발생하는 손상(damage)을 차단하고, 그 다음 CMOS 회로 공정 동안 MEMS 구조물을 보호하기 위해 그 구조물 위에 보호막(15)을 만들고 CMOS 회로를 제작한다.3A to 3E are vertical cross-sectional views showing the manufacturing method of the integrated electromechanical apparatus according to the present invention, and FIG. 4 is a cross-sectional view of the cut portion along the line b-b 'of the integrated electromechanical apparatus of FIG. 3B. As shown, the manufacturing method of the integrated electromechanical apparatus according to the present invention is manufactured in the order of MEMS-first / CMOS-last as in the prior art, and also has a CMOS circuit portion on the silicon wafer 11. It is formed by dividing the (1000) and the micromechanical portion (2000). At this time, during the fabrication of the MEMS structure, the Si-wafer surface on which the CMOS circuit 1000 is to be fabricated prevents damage caused by a thermal oxide protective film, and then the MEMS structure is removed during the CMOS circuit process. To protect, a protective film 15 is formed on the structure and a CMOS circuit is fabricated.
먼저, CMOS 회로(1000)가 제작될 Si-웨이퍼 표면에 열산화물(thermal oxide) 보호막을 형성한 다음, MEMS 구조물 영역(2000)에, 도 3a에 도시된 바와 같이, 실리콘 웨이퍼(11) 상의 마이크로기계부(2000)에 질화물 박막(12)을 코팅하고, 이 질화물 박막(12) 상에 희생층(12)을 도포된 다음 그 위에 앵커(14a)에 지지되는 현수 구조물(14)을 형성한다.First, a thermal oxide protective film is formed on the surface of the Si-wafer on which the CMOS circuit 1000 is to be fabricated. Then, in the MEMS structure region 2000, as shown in FIG. The nitride film 12 is coated on the mechanical part 2000, and the sacrificial layer 12 is coated on the nitride film 12, and then a suspension structure 14 supported by the anchor 14a is formed thereon.
다음에, 도 3b에 도시된 바와 같이, 현수 구조물(14)과 노출된 희생층(13) 상에 이들 층들을 보호하기 위한 4중층 구조의 보호막(15)을 형성한다. 여기서, 4중층의 보호막(15)은, 도 4에 도시된 바와 같이, 질화물/산화물/질화물/산화물(nitride/oxide/nitride/oxide)의 4중층으로 형성한다. 이 때, 도 4는 도 3b의 b-b'라인을 따라 절개한 단면을 보여주는 단면도이고, CMOS 회로부(1000) 상의 질화물/산화물/질화물/산화물 보호막은 제거한다.Next, as shown in FIG. 3B, a protective film 15 having a quadruple structure is formed on the suspension structure 14 and the exposed sacrificial layer 13 to protect these layers. Here, the quadruple protective film 15 is formed of a quadruple layer of nitride / oxide / nitride / oxide, as shown in FIG. 4. 4 is a cross-sectional view taken along the line b-b 'of FIG. 3B, and the nitride / oxide / nitride / oxide protective film on the CMOS circuit unit 1000 is removed.
다음에, 도 3c에 도시된 바와 같이, 실리콘 웨이퍼(11)의 회로부(1000) 상에 CMOS 회로를 형성한다. 이 때, 회로부(1000)와 마이크로기계부(2000)를 전기적으로 연결하는 Al 도선(16)을 형성한다. 이 도선(16)은 회로부(1000) 및 마이크로기계부(2000)와 각각 접촉하게 되는 콘택(16a, 16b)을 이룬다.Next, as shown in FIG. 3C, a CMOS circuit is formed on the circuit portion 1000 of the silicon wafer 11. At this time, the Al conductor 16 is formed to electrically connect the circuit unit 1000 and the micromechanical unit 2000. The conductive wires 16 form contacts 16a and 16b which come into contact with the circuit part 1000 and the micromechanical part 2000, respectively.
다음에, 도 3d에 도시된 바와 같이, 회로부(1000) 상에 포토레지스트나 산화막 등으로 보호막(17)을 형성한 다음, 도 3e에 도시된 바와 같이, 마이크로기계부(2000)의 4중층 보호막(15) 및 희생층(13)를 식각하여 제거함으로써 현수 구조물(14)을 완성한다.Next, as shown in FIG. 3D, the protective film 17 is formed on the circuit portion 1000 by using a photoresist, an oxide film, or the like. Then, as shown in FIG. 3E, the quad layer protective film of the micromechanical portion 2000 is shown. The suspending structure 14 is completed by etching and removing the 15 and the sacrificial layer 13.
이상의 전체공정에서와 같이 CMOS 회로 공정시에는 대략 산소 분위기(Oxygen ambient)에서 29시간 공정이 포함되기 때문에 산소 확산(Oxygen diffusion)을 막을 수 있는 치밀한(dense) 보호막이 필요하며, 또한 CMOS 회로 공정에는 Active definition을 위해 질화물(nitride)을 증착하고 필드 산화(field oxidation)한 후 질화물(nitride)을 제거하는 공정이 있기 때문에 MEMS 구조물을 보호하는 보호막에는 질화물(nitride)층을 두껍게 증착하던가 아니면 두 질화물층이 필요하다. 그리고, 이 i-MEMS 제작 공정의 최종 공정인 MEMS 구조물 격리(release; 희생층 제거)시, CMOS 회로 공정시의 게이트용 폴리실리콘(gate poly)과 캐패시터용 폴리실리콘(capacitor poly) 증착 및 에칭 과정 중, MEMS 구조물의 형상(topography)으로 인해 아무리 폴리실리콘 에칭(poly etching)을 잘 했더라도 폴리실리콘 스트린저(poly stringer)가 존재할 확률이 많기 때문에 이를 완벽하게 제거할 방법이 필수적이다. 이런 모든 사항을 고려함은 물론이거니와 CMOS 회로의 고온 공정시 발생하는 열 응력(thermal stress)을 최소화하기 위한 방법이 고려되어야만 한다As in the overall process described above, the CMOS circuit process requires a dense protective film that can prevent oxygen diffusion since the process includes approximately 29 hours in an oxygen atmosphere. Since there is a process of depositing nitride, field oxidation and removing nitride for active definition, the protective layer protecting the MEMS structure has a thick nitride layer or two nitride layers. This is necessary. The gate polysilicon and the capacitor polysilicon deposition and etching process during the CMOS circuit process during the MEMS structure release, which is the final process of the i-MEMS fabrication process, are released. Among them, no matter how well the polyetch is performed due to the topography of the MEMS structure, a polysilicon stringer is more likely to exist, so a method of completely removing it is essential. In addition to all these considerations, methods must be considered to minimize the thermal stresses that occur during high-temperature processing of CMOS circuits.
본 발명에서는 이런 모든 사항을 만족시킬 수 있는 MEMS-first i-MEMS에서의 MEMS 구조물 보호막(15)으로, 도 4에 도시된 바와 같이, 열응력을 최소화하기 위해 인장 변형력(tensile stress)을 가지는 질화물 박막(15b)과 압축 변형력(compressive stress)을 가지는 산화물 박막(15a)을 이용하여 다중층(oxide/nitride/oxide/nitride)을 만들며, 상호 박막의 보상(compensation)으로 열 응력(thermal stress)을 최소화한다. 우선, CMOS 회로 공정시 산소 분위기(Oxygen ambient)에서 오는 산소 확산(Oxygen diffusion)을 차단하기 위해 건식 산화(dry oxidation)법으로 MEMS poly-Si 구조를 산화(oxdation)시켜 약 2000Å의 열 산화물을 형성시키며, 이 치밀한 산화물(dense oxide) 위에 질화물을 약 900∼1000Å을 증착한다. 물론 이 산화(oxidation) 공정으로 소모되는 poly-Si은 MEMS 구조물(14)의 설계에 따라 부가적으로 소모되는 만큼 더(1000Å) 증착하며, MEMS 구조물(현수 구조물)(14)의 스프링 폭(spring width)도 고려한다. 그 위에 LPCVD방법 또는 PECVD방법으로 산화물을 약 1.2μm 두께로 증착하고, 그 위에 질화물을 CMOS의 active definition시 필요한 질화물 두께의 1/2∼2/3 두께로 대략 800Å을 증착한다. 이 보호막에 있는 1μm를 넘는 산화물은 MEMS 구조물 격리(release)시 이 보호막을 제거하기 전 CMOS 회로 공정시 남을 수 있는 폴리 스트린저(poly stringer)를 제거하기 위해 폴리실리콘 건식 에칭(poly dry etching)을 실시하고, 도 5a에 도시된 바와 같이, HF 혹은 BHF 용액으로 습식에칭을 실시하여 1μm가 넘은 산화물 만을 제거하면서 QDR 헹구기(rinse)를 이용하여, 그래도 남아있는 폴리실리콘 스트린저(poly stringer)를 완벽하게 제거할 수 있다. 제일 상부에 있는 질화물은 CMOS 회로 공정 중, p-well 주입(implantation)의 마스크 산화물(mask oxide)과 p-well drive-in 공정 후 생성되는 산화물의 제거시 에칭 격벽(etch barrier) 역할을 하며, active definition nitride 제거시 MEMS 구조물(현수 구조물)의 형태(topography)로 인해 불균일하게 제거되기 때문에 후에 부가적 질화물 에칭(additional nitride etching)이 필요하다.In the present invention, the MEMS structure protective film 15 in the MEMS-first i-MEMS that can satisfy all these matters, as shown in Figure 4, a nitride having a tensile stress (tensile stress) to minimize thermal stress Multilayers (oxide / nitride / oxide / nitride) are made using the thin film 15b and the oxide thin film 15a having compressive stress, and thermal stress is compensated for by the compensation of the thin films. Minimize. First, in order to block oxygen diffusion from oxygen ambient during CMOS circuit process, MEMS poly-Si structure is oxidized by dry oxidation to form thermal oxide of about 2000Å. Nitride is deposited on the dense oxide of about 900 to 1000 Å. Of course, the poly-Si consumed by this oxidation process is deposited more (1000Å) as additionally consumed according to the design of the MEMS structure 14, and the spring width of the MEMS structure (suspension structure) 14 width) is also taken into account. An oxide is deposited to about 1.2 μm in thickness by LPCVD or PECVD, and nitride is deposited thereon at about 1/2 to 2/3 of the nitride thickness required for active definition of CMOS. Oxides larger than 1 μm in this passivation may be subjected to polysilicon dry dry to remove poly stringers that may remain in CMOS circuit processing prior to removing the passivation in MEMS structure release. 5a, wet etching with HF or BHF solution to remove only more than 1 μm of oxide, using a QDR rinse, to perfect the remaining polysilicon stringer. Can be removed. Nitride at the top serves as an etch barrier during the removal of oxides generated after p-well implantation and mask oxide during p-well implantation during CMOS circuit processing. An additional nitride etch is needed later, since it is unevenly removed due to the topography of the MEMS structure (suspension structure) during active definition nitride removal.
1μm가 넘는 두께의 산화물을 HF or BHF 용액에서 에칭시, 에칭 정지층(etch stop)으로 작용하는 치밀한 산화물/질화물(oxide/nitride) 이중층은 건식 에칭(dry etch)법으로 CHF3, CF4가스를 사용하여 산화물, 질화물의 에칭율(etch rate)을 6:4 정도의 조건으로 질화물 만을 완전히 제거하고 남은 산화물은 MEMS 구조물의 희생적 산화물 에칭(sacrificial oxide etching)시 제거하여, 도 5b에 도시된 바와 같이, 최종 격리(release)를 실시한다.When etching oxides of more than 1 μm in HF or BHF solutions, the dense oxide / nitride bilayers act as etch stops.The dry etch method uses CHF 3 and CF 4 gases. Using only to completely remove the nitride under the condition of the etching rate of the oxide, nitride 6: 6 and the remaining oxide is removed during sacrificial oxide etching of the MEMS structure, as shown in Figure 5b Similarly, final release is performed.
이 보호막 다중층은 계면에서의 오염을 방지하기 위하여 하나의 일관공정(run)으로 동일한 튜브에서 동시에 형성시킬 수 있다. 또한 각각의 질화물, 산화물 전용 튜브에서 최적의 박막을 따로따로 형성시킬 수 있다.This protective film multilayer can be formed simultaneously in the same tube in one run to prevent contamination at the interface. In addition, the optimum thin film can be separately formed in each nitride and oxide tube.
복잡한 CMP(chemical-mechanical polishing) 공정을 사용하지 않은 이 산화물/질화물/산화물/질화물(oxide/nitride/oxide/nitride) 다중층은 CMOS 회로 공정시의 MEMS 구조물 보호막의 열 응력(thermal stress)을 최소화, 산소 확산 격벽(Oxygen diffusion barrier), 폴리실리콘 스트린저(poly stringer) 제거 그리고 CMOS 회로공정 및 MEMS 구조물의 최종 격리(release) 공정과 완벽하게 호환적인(compatible) MEMS 구조물 보호막이다.This oxide / nitride / oxide / nitride multilayer without the use of complex chemical-mechanical polishing (CMP) processes minimizes the thermal stress of the MEMS structure protective layer during CMOS circuit processing. It is a MEMS structure barrier that is fully compatible with oxygen diffusion barriers, polysilicon stripper removal and CMOS circuitry and final release of MEMS structures.
다음 표 1은 실시예로서 산화물이나 질화물을 건식 식각법으로 식각하는 경우 사용하는 처방(recipe)이다.Table 1 shows a recipe used when etching oxides or nitrides by dry etching as an example.
도 6은 MEMS 구조물 위에 보호막으로 산화물/질화물(1μm/2000Å) 이중층 박막을 사용하였을 경우, 1200℃, 16 시간 40분 동안 열처리 한 후 관찰한 광학적 사진이다. 이 사진에서 알 수 있듯이 구조물의 응력 집중점(stress concentration point)으로부터 질화물에 크랙이 발생된 것을 관찰할 수 있다. 이와 같이, 본 발명에서 처럼 산화물/질화물/산화물/질화물 4중층 이상의 박막을 사용하지 않고 두께가 두꺼운 산화물/질화물 이중층 박막을 사용하는 경우에는 열처리에 의한 스트레스에 의하여 스트레스 집중점으로부터 질화물에 크랙이 발생되므로, 가능한 한 열처리에 의한 스트레스를 줄이기 위해서는 산화물 및 질화물의 두께를 얇게하는 대시에 다중으로 겹층하는 것이 열처리에 의한 스트레스를 줄이는데 유리하다.FIG. 6 is an optical photograph of an oxide / nitride (1 μm / 2000 μs) bilayer thin film on a MEMS structure after heat treatment at 1200 ° C. for 16 hours and 40 minutes. As can be seen in this photo, the cracks in the nitride can be observed from the stress concentration point of the structure. As described above, in the case of using a thick oxide / nitride bilayer thin film without using a thin film of an oxide / nitride / oxide / nitride quadruple layer as in the present invention, cracks occur in the nitride from the stress concentration point due to stress caused by heat treatment. Therefore, in order to reduce the stress caused by the heat treatment as much as possible, it is advantageous to reduce the stress caused by the heat treatment by multiple layers of thin layers of the oxide and nitride.
이상 설명한 바와 같이, 본 발명에 따른 마이크로 전자 기계 장치의 제조 방법은 MEMS first i-MEMS에서 CMOS 회로 공정동안 MEMS구조물을 완벽하게 보호할 수 있는 산화물/질화물/산화물/질화물 4중층 이상의 보호막을 사용함으로써, 어떤 종류의 센서이든 액츄에이터이든 간에 실리콘 기판 위에 제작하여 회로와 한 웨이퍼 상에서 내부결선(interconnection)이 가능하게 된다. 따라서 이 i-MEMS공정의 장점인 modular, flexible 특성을 최대한 살릴 수 있으며, 특히 i-MEMS을 제작하는 세가지 방법 중에 MEMS-first 방법은 MEMS 구조물 제작 후, poly-Si 구조물인 경우에는 구조물 보호막을 만들기 전에, 적절한 어닐링(annealing)을 하여 평탄(flat)하고 응력이 적은 poly-Si 구조물을 제작할 수 있으며 CMP(chemical-mechanical polishing) 공정과 같은 복잡한 기술을 쓰지 않고 곧바로 표준 CMOS를 적용시킬 수 있어 고성능 전자회로(high performance electronics)를 구현할 수 있게 된다.As described above, the method for manufacturing a microelectromechanical apparatus according to the present invention is achieved by using a protective film of at least four layers of oxide / nitride / oxide / nitride which can completely protect the MEMS structure during CMOS circuit processing in MEMS first i-MEMS. Any type of sensor or actuator can be fabricated on a silicon substrate to allow internal interconnections on circuits and on one wafer. Therefore, the advantages of the i-MEMS process, modular and flexible, can be maximized.In particular, among the three methods of manufacturing i-MEMS, the MEMS-first method is made of the MEMS structure, and in the case of the poly-Si structure, the structure protective film is made. Previously, proper annealing can be used to fabricate flat, low-stress poly-Si structures and apply standard CMOS directly without the use of complex techniques such as chemical-mechanical polishing (CMP) processes. High performance electronics can be realized.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047827A KR20000031676A (en) | 1998-11-09 | 1998-11-09 | Method for producing integrated electro mechanical system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047827A KR20000031676A (en) | 1998-11-09 | 1998-11-09 | Method for producing integrated electro mechanical system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000031676A true KR20000031676A (en) | 2000-06-05 |
Family
ID=19557600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980047827A KR20000031676A (en) | 1998-11-09 | 1998-11-09 | Method for producing integrated electro mechanical system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000031676A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374516B1 (en) * | 2001-04-04 | 2003-03-03 | 임경화 | Fabrication method of micro mirror |
| KR100686128B1 (en) * | 2001-04-19 | 2007-02-23 | 엘지전자 주식회사 | Piezoelectric Driven Micro Mirror Manufacturing Method |
-
1998
- 1998-11-09 KR KR1019980047827A patent/KR20000031676A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374516B1 (en) * | 2001-04-04 | 2003-03-03 | 임경화 | Fabrication method of micro mirror |
| KR100686128B1 (en) * | 2001-04-19 | 2007-02-23 | 엘지전자 주식회사 | Piezoelectric Driven Micro Mirror Manufacturing Method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101517729B (en) | Forming through-wafer electrical interconnects and other structures using etch stop layers | |
| US7268081B2 (en) | Wafer-level transfer of membranes with gas-phase etching and wet etching methods | |
| KR100907514B1 (en) | Sensor device, sensor system and method of manufacturing the same | |
| AU2006232806B2 (en) | Micromechanical component and method for fabricating a micromechanical component | |
| US7655538B2 (en) | MEMS device and interposer and method for integrating MEMS device and interposer | |
| US8497148B2 (en) | MEMS devices and methods of forming same | |
| JP4544880B2 (en) | Method for sealing micro electromechanical device | |
| US7932118B2 (en) | Method of producing mechanical components of MEMS or NEMS structures made of monocrystalline silicon | |
| TW201034933A (en) | Microelectromechanical device with isolated microstructures and method of producing same | |
| US20030010746A1 (en) | Use of an organic dielectric as a sacrificial layer | |
| EP2327659A1 (en) | Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom | |
| TW201106433A (en) | Microelectronic device, method for fabricating microelectronic device, and MEMS package and method for fabricating the same | |
| WO2008053008A2 (en) | Method for manufacturing a micromachined device | |
| CA2364498C (en) | Ic-compatible parylene mems technology and its application in integrated sensors | |
| US20050112843A1 (en) | Method for anodic bonding of wafers and device | |
| US20050079684A1 (en) | Method of manufacturing an accelerometer | |
| KR20000031676A (en) | Method for producing integrated electro mechanical system | |
| US7531424B1 (en) | Vacuum wafer-level packaging for SOI-MEMS devices | |
| US7728339B1 (en) | Boundary isolation for microelectromechanical devices | |
| JPH11186566A (en) | Manufacture of fine device | |
| US6812056B2 (en) | Technique for fabricating MEMS devices having diaphragms of “floating” regions of single crystal material | |
| US7094621B2 (en) | Fabrication of diaphragms and “floating” regions of single crystal semiconductor for MEMS devices | |
| RU2830141C1 (en) | Method of connecting silicon plates | |
| CN112875641B (en) | Integrated structure of MEMS device and circuit device and manufacturing method thereof | |
| US20130026659A1 (en) | Microelectronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19981109 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |