[go: up one dir, main page]

KR20000031004A - 평면 구동 방식의 액정 표시 장치 - Google Patents

평면 구동 방식의 액정 표시 장치 Download PDF

Info

Publication number
KR20000031004A
KR20000031004A KR1019980046787A KR19980046787A KR20000031004A KR 20000031004 A KR20000031004 A KR 20000031004A KR 1019980046787 A KR1019980046787 A KR 1019980046787A KR 19980046787 A KR19980046787 A KR 19980046787A KR 20000031004 A KR20000031004 A KR 20000031004A
Authority
KR
South Korea
Prior art keywords
gate
film
line
electrode
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980046787A
Other languages
English (en)
Other versions
KR100303440B1 (ko
Inventor
홍문표
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980046787A priority Critical patent/KR100303440B1/ko
Publication of KR20000031004A publication Critical patent/KR20000031004A/ko
Application granted granted Critical
Publication of KR100303440B1 publication Critical patent/KR100303440B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)

Abstract

유리와 같은 투명한 절연 기판에 알루미늄막 또는 알루미늄 합금막과 몰리브덴-텅스텐 합금막으로 이루어져 있으며, 게이트선 및 게이트 전극을 포함하는 게이트 배선 및 공통 전극선을 형성한다. 다음, 기판의 전면에 질화 규소 또는 유기 절연막 등 절연성 게이트 절연막 및 반도체층을 형성하고, 크롬 혹은 알루미늄 혹은 알루미늄 합금 혹은 몰리브덴 혹은 몰리브덴 합금의 단일막 또는 이중막 또는 삼중막으로 이루어져 있으며, 게이트선과 서로 교차되는 데이터선과 소스 및 드레인 전극, 데이터 패드를 포함하는 데이터 배선 및 화소 전극선을 형성한다. 다음, 기판의 전면 위에 평탄화가 가능한 유기 절연막으로 보호막을 형성하고, 보호막을 식각하여 화소 전극선(321)과 데이터 패드를 각각 드러내는 접촉 구멍 및 게이트 절연막과 함께 식각하여 공통 전극선 및 게이트 패드 위에 접촉 구멍을 형성한다. 마지막으로, ITO를 500∼1,000Å의 두께로 증착하고 패터닝하여 접촉 구멍을 통하여 화소 전극선, 공통 전극선, 게이트 패드 및 데이터 패드가 각각 연결되는 화소 전극, 공통 전극, 게이트용 전극 및 데이터용 전극을 형성한다.

Description

평면 구동 방식의 액정 표시 장치
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는, 평면 구동 방식의 액정 표시 장치에 관한 것이다.
현재 주로 사용되고 있는 액정 표시 장치로는 비틀린 네마틱(TN : twisted nematic) 방식의 액정 표시 장치를 들 수 있다. 비틀린 네마틱 방식의 경우 두 기판에 각각 전극을 설치하고 액정 방향자가 90° 비틀리도록 배열한 다음 전극에 전압을 가하여 액정 방향자를 구동하는 방식이다. 그러나, 이러한 방식의 액정 표시 장치는 시야각이 좁다는 문제점을 가지고 있어, 이를 대체하기 위한 평면 구동(IPS : in-plane switching) 방식의 액정 표시 장치가 개발되었다. 이에 대한 종래 기술은 미국 특허 제 5,598,285에 나타나 있다.
그러나, 상기 미국 특허 제 5,598,285에서 제시된 액정 표시 장치에는 다음과 같은 문제점들이 있다.
데이터선의 인접한 부분에서 액정의 전경(disclination)에 의해 빛샘이 발생하는 곳에서 화소 전극에 의해 전달되는 전기장이 미치는 영역이 아니면서 빚이 새는 부분이 발생하는데, 이를 블랙매트릭스를 넓게 형성하여 가려주어야만 하기 때문에 개구율이 감소하는 문제점이 있다.
또한, 수평 전계를 인가하기 위한 두 전극, 즉 공통 전극과 화소 전극의 단차로 인하여 전극 위에 형성되는 배향막의 러빙이 불균일하여 이 부분에서 빛샘 현상이 나타나 대비비가 떨어지게 된다. 또한, 공통 전극과 화소 전극 사이에 산화 규소 또는 질화 규소로 이루어진 유전체가 존재하기 때문에 액정에 전달되는 공통 전극과 화소 전극 사이의 전압차가 작아지게 되어 액정을 충분히 구동시키기지 못하게 되는 문제점이 있다.
또한, 배선에 끝단에는 외부에 노출되어 신호를 전달받는 패드 부분이 있는데, 패드와 접촉되는 구동 집적회로와의 접촉 신뢰성을 향상시키기 위하여 ITO(indium tin oxide)를 추가로 형성하는데, 이는 공정 마스크 수를 증가시키게 된다.
또한, 공통 배선과 게이트 배선 및 데이터 배선과 화소 배선을 각각 동일한 층에 형성하므로 서로간에 단락이 발생하는 문제점이 있으며, 공통 전극과 화소 전극을 다른 층에 형성하므로 오정렬로 인하여 스티치(stitch) 불량이 발생하게 된다.
본 발명에 과제는 평면 구동 방식의 액정 표시 장치에서 빛샘 현상을 제거하는 동시에 개구율을 증가시키는 것이다.
본 발명의 다른 과제는 패드 부분의 불량을 줄이는 동시에 공정을 단순화하고 배선 사이의 단락을 방지하고자 하는 것이다.
본 발명의 다른 과제는 액정 구동전압을 최소화하고 스티치 불량을 줄이는 것이다.
도 1은 본 발명의 실시예에 따른 평면 구동 방식의 액정 표시 장치를 나타낸 배치도이며,
도 2는 도 1에서 II-II 선을 따라 도시한 단면도이고,
도 3은 도 1에서 III-III 선을 따라 도시한 단면도이고,
도 4는 도 1에서 IV-IV 선을 따라 도시한 단면도이고,
도 5a 내지 도 8c는 도 1 내지 도 4에 나타난 바와 같은 액정 표시 장치용 기판의 제조 과정을 나타내는 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는, 우선 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선과 공통 전극선을 형성한다. 다음, 게이트 배선과 공통 전극선을 덮는 게이트 절연막을 형성하고, 게이트 절연막 위에 저항 접촉층과 연결되는 소스 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선과 화소 전극선을 형성한다. 이어, 게이트 절연막 상부에 데이터 배선 및 화소 전극선을 덮으며, 평탄화가 가능한 유기 절연막을 적층하여 보호막을 형성하고, 보호막을 게이트 절연막과 함께 식각하여 화소 전극선, 상기 공통 전극선, 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제1, 제2, 제3 및 제4 접촉 구멍을 형성한다. 마지막으로 보호막 상부에 제1, 제2, 제3 및 제4 접촉 구멍을 통하여 화소 전극선, 공통 전극선, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 공통 전극, 게이트용 전극 및 데이터용 전극을 형성한다.
이때, 개구율을 향상시키기 위하여 화소 전극, 공통 전극, 게이트용 전극 및 데이터용 전극은 ITO로 형성하는 것이 바람직하며, 가장 가장자리의 화소 전극은 데이터선과 중첩되도록 형성하는 것이 바람직하며, 데이터선의 안쪽에 형성할 수도 있다.
또한, 빛샘 현상을 줄이기 위하여 공통 전극 및 화소 전극의 두께는 1,000Å 이하로 형성하는 것이 바람직하다.
그러면, 본 발명에 따른 평면 구동 방식의 액정 표시 장치의 실시예에 대하여 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 평면 구동 방식의 액정 표시 장치를 나타낸 배치도이며, 도 2는 도 1에서 박막 트랜지스터부를 포함하는 부분의 II-II 선을 따라 잘라 도시한 단면도이고, 도 3 및 도 4는 도 1에서 게이트 패드 부분인 III-III 및 데이터 패드 부분인 IV-IV 선을 따라 잘라 도시한 각각의 단면도이다.
도 1 내지 도 4에 나타난 바와 같이, 하부의 투명한 절연 기판(1) 위에 가로 방향으로 게이트선(101)이 형성되어 있고, 게이트선(101)의 끝에는 게이트 패드(10)가 형성되어 있다. 게이트선(101)의 일부는 게이트 전극(21)이 된다. 또한, 공통 전극선(102)이 게이트선(101)과 평행하게 가로 방향으로 형성되어 있다. 여기서, 게이트 배선(101, 10) 및 공통 배선(102)은 각각 하층의 알루미늄막 또는 알루미늄 합금막(111, 11, 112)과 몰리브덴막 또는 몰리브덴 합금막(121, 12, 122)으로 이루어져 있지만, 이들의 단일막으로 형성할 수도 있다. 여기에서 게이트 패드(10)는 외부로부터의 주사 신호를 게이트선(101)으로 전달한다.
게이트 배선(101, 10)과 공통 전극(102) 위를 질화 규소 등으로 이루어진 게이트 절연막(2)이 덮고 있다.
게이트선(101)의 일부인 게이트 전극(101) 위의 게이트 절연막(2) 위에는 비정질 규소로 이루어진 박막 트랜지스터의 반도체층(201)이 섬 모양으로 형성되어 있고, 비정질 규소층(201) 위에는 인(P) 등으로 고농도 도핑된 비정질 규소로 이루어진 저항 접촉층(211, 212)이 게이트 전극(101)을 중심으로 양쪽으로 형성되어 있다.
저항 접촉층(211, 212) 위에는 금속으로 이루어진 소스 전극(310)과 드레인 전극(320)이 각각 형성되어 있는데, 소스 전극(310)은 게이트 절연막(2) 위에 세로 방향으로 형성되어 게이트선(101)과 함께 화소 영역을 정의하는 데이터선(300)과 연결되어 있으며, 드레인 전극(320)은 공통 전극선(320)과 중첩되어 있는 화소 전극선(321)과 연결되어 있다. 데이터선(300)의 끝에는 외부로부터 화상 신호를 전달받는 데이터 패드(30)가 형성되어 있다.
이때, 데이터 배선(300, 310, 320, 30) 및 화소 전극선(321)은 크롬 혹은 알루미늄 혹은 알루미늄 합금 혹은 몰리브덴 혹은 몰리브덴 합금 등의 단일막 혹은 이중막 혹은 삼중막으로 형성할 수 있다.
여기서 게이트 전극(101), 게이트 절연막(2), 비정질 규소층(201), 저항 접촉층(211, 212), 소스 및 드레인 전극(310, 320)은 박막 트랜지스터를 이루며, 박막 트랜지스터와 나머지 데이터 배선(300, 30) 및 화소 전극선(321)을 덮으며, 3μm 이상의 유기 절연막으로 이루어진 보호막(3)이 질화 규소 등으로 게이트 절연막(2) 위에 형성되어 있다.
보호막(3)에는 화소 전극선(321)과 데이터 패드(30)의 일부를 각각 노출시키는 접촉 구멍(C1, C4)이 형성되어 있으며, 또한 게이트 절연막(2) 및 보호막(3)에는 공통 전극선(102) 및 게이트 패드(10)의 상부막(122, 12)일부를 노출시키는 접촉 구멍(C2, C3)이 각각 형성되어 있다.
보호막(3) 위에는 접촉 구멍(C1)을 통하여 화소 전극선(321)과 연결되어 있으며, 공통 전극선(102), 데이터선(300) 및 게이트선(101)과 각각 중첩되어 고리모양으로 형성되어 있는 화소 전극(410, 411, 412, 413)이 형성되어 있다. 또한, 보호막(3) 위에는 접촉 구멍(C2)을 통하여 공통 전극선(102)의 상부막(122)과 연결되어 있으며, 화소 영역을 가로질러 세로 방향으로 형성되어 있는 공통 전극(420, 421)이 형성되어 있다. 또한, 보호막(3) 위에는 접촉 구멍(C3, C4)을 통하여 게이트 패드(10) 및 데이터 패드(30)와 각각 연결되어 있는 게이트용 전극(430) 및 데이터용 전극(440)이 형성되어 있다. 여기서, 게이트용 및 데이터용 전극(430, 440)은 구동 집적회로 실장시 접촉 특성을 향상시키기 위하여 ITO로 형성하는 것이 바람직하며, 공통 전극(420, 421) 및 화소 전극(410, 411, 412, 413)은 1000Å 또는 그 이하의 두께로 얇게 형성하는 것이 좋다. 왜냐하면, 이들로 인하여 발생하는 층간의 단차를 줄여 러빙 공정에서 발생하는 배향의 불균일을 억제하여 빛샘 현상을 줄일 수 있기 때문이다.
또한, 이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에서는 수평 전계를 형성하는 공통 전극(420, 421) 및 화소 전극(410, 411, 412, 413)이 가장 상부막으로 보호막(3)의 상부에 형성되어 있기 때문에 공통 전극(420, 421) 및 화소 전극(410, 411, 412, 413)에 인가되는 구동 전압이 손실되지 않아 액정을 충분히 구동할 수 있어 액정의 구동 속도를 향상시킬 수 있다.
또한, 게이트선(101) 및 데이터선(300)과 화소 전극(410, 411, 412, 413) 사이에는 게이트 절연막(2) 또는 3μm 이상의 유기 절연막으로 이루어진 보호막(3)이 형성되어 있으므로, 이들 사이에서 발생하는 기생 용량을 최소화할 수 있다. 이로 인하여 도 1에서 보는 바와 같이, 화소 전극(410, 411, 412, 413)을 게이트선(101) 및 데이터선(300)과 중첩시킬 수 있어 개구율을 향상시킬 수 있다. 이때, 도 1에서 보는 바와 같이, 세로부의 공통 전극(421) 및 화소 전극(411, 413)을 하나 또는 두 개만 형성하였지만, 이들을 서로 번갈아 가면서 다수로 형성할 수 있으며, 이때 데이터선(300)과 중첩되어 있는 세로부의 화소 전극(411, 413)은 화소 영역의 가장자리에 있는 화소 전극을 의미한다.
또한, 도 2 내지 도 4에서 보는 바와 같이, 유기 절연막으로 이루어진 보호막(3)은 평탄화가 가능하므로 게이트 배선(101, 10), 공통 전극선(102), 데이터 배선(300, 310, 320, 30) 및 화소 전극선(321)으로 인한 단차를 발생하지 않아, 이들의 단차로 인한 빛샘 현상은 근본적으로 차단할 수 있다.
또한, 게이트 배선(101, 10), 공통 전극선(102), 데이터 배선(300, 310, 320, 30) 및 화소 전극선(321)이 유기 절연막으로 이루어진 보호막(3)의 하부에 존재하므로 배선의 부식을 방지할 수 있어 이들을 몰리브덴, 몰리브덴 합금, 알루미늄, 알루미늄 합금과 같은 저저항 금속으로 형성할 수 있어 고정세 대화면의 액정 표시 장치에 적용할 수 있다.
또한, 공통 전극(420, 421) 및 화소 전극(410, 411, 412, 413)과 게이트 배선(101, 10) 및 데이터 배선(300, 310, 320, 30)이 각각 게이트 절연막(2) 또는 보호막(3)을 사이에 두고 다른 층에 형성되어 있기 때문에 배선간의 단락을 방지할 수 있다.
또한, 화소 전극 (410, 411, 412, 413)과 공통 전극(420, 421)을 동일한 층에 형성되어 있으므로 오정렬로 인한 스티치 불량을 제거할 수 있다.
이제, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 대해 설명한다. 도 5a 내지 도 8c는 도 1 내지 도 4에 나타난 바와 같은 액정 표시 장치용 기판의 제조 과정을 나타내는 단면도이다. 도면 번호에 표시된 a 내지 c의 영문 알파벳은 각각 그 도면이 박막 트랜지스터를 포함하는 부분, 게이트 패드 부분, 데이터 패드 부분을 도시하고 있음을 나타내는 것이다.
먼저, 도 5a 내지 도 5c에 나타난 바와 같이, 유리와 같은 투명한 절연 기판(1)에 알루미늄막 또는 알루미늄 합금막과 몰리브덴-텅스텐 합금막을 차례로 적층하고 사진 식각하여 게이트 전극을 포함하는 게이트선(101) 및 게이트 패드(10)를 포함하는 게이트 배선 및 공통 전극선(102)을 이중막으로 형성한다. 즉, 도 5a 및 도 5b에 도시한 것처럼, 게이트 배선(101, 10) 및 공통 전극선(102)은 아래의 알루미늄 또는 알루미늄 합금막(111, 11, 112)211)과 위의 몰리브덴-텅스텐 합금막(121, 12, 122)으로 이루어진다. 여기서, 게이트 배선(101, 11) 및 공통 전극선(102)은 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금의 단일막 또는 이들의 이중막으로 형성할 수도 있다.
다음, 도 6a 내지 도 6c에 나타난 바와 같이, 기판(1)의 전면에 질화 규소 또는 유기 절연막 등 절연성 게이트 절연막(2)을 형성하고, 비정질 규소층(201)과 인등의 불순물로 고농도 도핑된 비정질 규소층(210)을 차례로 증착한다. 마스크를 이용한 사진 공정으로 도핑된 비정질 규소층(210)과 비정질 규소층(201)을 함께 패터닝하여 게이트 전극(101) 위에 섬 모양으로 형성한다. 이때, 이후에 형성되는 데이터선과 공통 전극선(102) 및 게이트선(101)과 교차하는 게이트 절연막(2) 상부에 추가로 비정질 규소층을 남길 수도 있다.
도 7a 내지 도 7c에 나타난 바와 같이, 크롬 혹은 알루미늄 혹은 알루미늄 합금 혹은 몰리브덴 혹은 몰리브덴 합금의 단일막 또는 이중막 또는 삼중막으로 이루어진 금속층을 증착하고, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(101)과 서로 교차되는 데이터선(300, 도 1 참조)과 소스 및 드레인 전극(310, 320), 데이터 패드(30), 화소 전극선(321)을 형성한다. 다음, 소스 전극(310)과 드레인 전극(320)으로 가리지 않은 도핑된 비정질 규소층(210)을 식각하여, 도핑된 비정질 규소층(210)을 게이트 전극(101) 양쪽으로 분리하여 저항 접촉층(211, 212)을 완성한다.
이어, 도 8a 내지 도 8c에서 보는 바와 같이, 기판의 전면에 평탄화가 가능한 유기 절연막으로 보호막(3)을 형성하고, 마스크를 이용한 사진 공정으로 패터닝하여 화소 전극선(321)과 데이터 패드(30)를 각각 드러내는 접촉 구멍(C1, C3)을 형성하고, 공통 전극선(102) 및 게이트 패드(22) 위의 게이트 절연막(2)과 보호막(3)도 제거하여 접촉 구멍(C2, C3)을 형성한다.
마지막으로, 도 2 내지 도 4에 나타난 바와 같이, 투명 도전막인 ITO를 500∼1,000Å의 두께로 증착하고, 마스크를 이용한 사진 공정으로 패터닝하여, 접촉 구멍(C1, C2)을 통하여 화소 전극선(321) 및 공통 전극선(102)과 각각 연결되는 화소 전극(410, 411, 412, 413) 및 공통 전극(420, 421)을 각각 형성한다. 또한, 접촉 구멍(C3, C4)을 통하여 게이트 패드(10) 및 데이터 패드(30)와 각각 연결되는 게이트용 전극(430) 및 데이터용 전극(440)을 형성한다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 제조 방법에서는, 화소 전극 및 공통 전극을 1,000Å 이하의 정도로 가능한 한 두께를 낮추어 줌으로서, 층간의 단차를 줄이고 러빙 공정에서 발생하는 불균일 배향을 억제하여 빛샘 현상을 줄이고, 게이트 배선 및 데이터 배선을 저저항 금속으로 형성함으로써 배선의 저항을 낮출 수 있다. 또한, 패드부를 구동 드라이버 집적 회로 실장시 접촉 신뢰성이 높은 재료인 ITO로 형성하는 동시에 공통 전극 및 화소 전극과 같이 형성함으로써 제조 공정을 단순화할 수 있다.
이러한 본 발명의 실시예에서와 같이, 단차를 제거할 수 있는 유기 절연막을 사용하거나 전극을 얇게 형성하여 빛샘을 줄을 줄일 수 있으며, 배선을 다른 층에 형성함으로써 배선간의 단락을 방지할 수 있고, 가장자리의 화소 전극을 게이트선 또는 데이터선과 중첩되도록 형성하여 개구율을 향상시킬 수 있다. 수평 전계를 인가하는 공통 전극과 화소 전극을 동일한 층에 형성함으로써 스티치 불량을 제거할 수 있으며, 저저항 금속 물질로 신호선을 형성함으로써 신호의 지연을 최소화할 수 있다. 또한, 패드부에 신뢰성을 향상시킬 수 있으며, 공통 전극 및 화소 전극을 보호막 상부에 형성함으로써 액정의 구동 속도를 높일 수 있으며, 이들과 패드용 전극을 동시에 형성함으로써 제조 공정을 단순화할 수 있다.

Claims (16)

  1. 기판,
    상기 기판 위에 형성되어 있는 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극으로 이루어진 게이트 배선,
    상기 기판 위에 상기 게이트 배선과 분리되어 형성되어 있는 선형 공통 전극선,
    상기 게이트 배선 및 상기 공통 전극선을 덮고 있는 게이트 절연막,
    상기 게이트 전극 위의 상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 상기 게이트 전극을 중심으로 양쪽으로 형성되어 있는 저항 접촉층,
    상기 저항 접촉층 위에 각각 형성되어 있는 소스 및 드레인 전극 및 상기 게이트 절연막 위에 형성되어 있으며 상기 소스 전극과 연결되어 있는 데이터선으로 이루어진 데이터 배선,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 데이터 배선과 분리되어 있는 화소 전극선,
    상기 게이트 절연막 상부에 평탄화된 유기 절연막으로 형성되어 상기 데이터 배선과 상기 화소 전극선을 덮고 있으며, 상기 화소 전극선을 드러내는 제1 접촉 구멍 및 상기 게이트 절연막과 함께 상기 공통 전극선을 드러내는 제2 접촉 구멍을 가지는 보호막,
    상기 보호막 상부에 각각 형성되어 상기 제1 및 제2 접촉 구멍을 통하여 상기 화소 전극선 및 공통 전극선과 각각 연결되어 있으며, 상기 게이트선과 상기 데이터선의 교차로 정의되는 화소 영역의 상기 보호막 위에 서로 교대로 형성되어 있는 다수의 화소 전극 및 공통 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 데이터 배선은 상기 데이터선의 끝에 형성되어 있는 데이터 패드를 더 포함하며,
    상기 보호막 위에 상기 공통 전극 및 상기 화소 전극과 동일한 물질로 이루어진 데이터용 전극을 더 포함하며,
    상기 보호막은 제3 접촉 구멍을 가지고 있어 상기 제3 접촉 구멍을 통해 상기 데이터 패드와 상기 데이터용 전극이 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 게이트 배선은 상기 게이트선의 끝에 형성되어 있는 게이트 패드를 더 포함하며,
    상기 보호막 위에 상기 공통 전극 및 상기 화소 전극과 동일한 물질로 이루어진 게이트용 전극을 더 포함하며,
    상기 보호막은 제4 접촉 구멍을 가지고 있어 상기 제4 접촉 구멍을 통해 상기 게이트 패드와 상기 게이트용 전극이 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 화소 전극 및 상기 공통 전극은 ITO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 게이트 배선은 알루미늄막 또는 알루미늄 합금막 또는 몰리브덴막 또는 몰리브덴 합금막의 단일막 또는 이중막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제5항에서,
    가장 가장자리의 상기 화소 전극은 상기 데이터선과 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제6항에서,
    가장 가장자리의 상기 화소 전극은 상기 데이터선의 안쪽에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 공통 전극 및 화소 전극의 두께는 1,000Å 이하인 액정 표시 장치용 박막 트랜지스터 기판.
  9. 제8항에서,
    상기 데이터 배선은 알루미늄 혹은 알루미늄 합금 혹은 몰리브덴 혹은 몰리브덴 합금의 단일막 또는 이중막 또는 삼중막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  10. 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선과 공통 전극선을 형성하는 단계,
    상기 게이트 배선과 공통 전극선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층 및 저항 접촉층을 형성하는 단계,
    상기 게이트 절연막 위에 상기 저항 접촉층과 연결되는 소스 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선과 화소 전극선을 형성하는 단계,
    상기 데이터 배선 및 상기 화소 전극선을 덮으며, 평탄화가 가능한 유기 절연막을 적층하여 보호막을 형성하는 단계,
    상기 보호막을 상기 게이트 절연막과 함께 식각하여 상기 화소 전극선, 상기 공통 전극선, 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제1, 제2, 제3 및 제4 접촉 구멍을 형성하는 단계,
    상기 보호막 상부에 상기 제1, 제2, 제3 및 제4 접촉 구멍을 통하여 상기 화소 전극선, 상기 공통 전극선, 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 화소 전극, 공통 전극, 게이트용 전극 및 데이터용 전극을 형성하는 단계를 포함하는 액정 표시 장치용 기판 제조 방법.
  11. 제10항에서,
    상기 화소 전극, 상기 공통 전극, 상기 게이트용 전극 및 상기 데이터용 전극은 ITO로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에서,
    상기 게이트 배선은 알루미늄막 또는 알루미늄 합금막 또는 몰리브덴막 또는 몰리브덴 합금막의 단일막 또는 이중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    가장 가장자리의 상기 화소 전극은 상기 데이터선과 중첩되도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    가장 가장자리의 상기 화소 전극은 상기 데이터선의 안쪽으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서,
    상기 공통 전극 및 화소 전극의 두께는 1,000Å 이하로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제15항에서,
    상기 데이터 배선은 알루미늄 혹은 알루미늄 합금 혹은 몰리브덴 혹은 몰리브덴 합금의 단일막 또는 이중막 또는 삼중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019980046787A 1998-11-02 1998-11-02 평면구동방식의액정표시장치 Expired - Fee Related KR100303440B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980046787A KR100303440B1 (ko) 1998-11-02 1998-11-02 평면구동방식의액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980046787A KR100303440B1 (ko) 1998-11-02 1998-11-02 평면구동방식의액정표시장치

Publications (2)

Publication Number Publication Date
KR20000031004A true KR20000031004A (ko) 2000-06-05
KR100303440B1 KR100303440B1 (ko) 2002-10-25

Family

ID=19556895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046787A Expired - Fee Related KR100303440B1 (ko) 1998-11-02 1998-11-02 평면구동방식의액정표시장치

Country Status (1)

Country Link
KR (1) KR100303440B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026831A (ko) * 2001-09-28 2003-04-03 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
US6888601B2 (en) 2002-01-30 2005-05-03 Nec Lcd Technologies, Ltd. Lateral electric field liquid crystal display device
KR100694575B1 (ko) * 2000-11-01 2007-03-13 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100829786B1 (ko) * 2001-12-28 2008-05-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101107981B1 (ko) * 2004-09-03 2012-01-25 삼성전자주식회사 표시 장치용 기판, 액정 표시 장치 및 그 제조방법
CN111640766A (zh) * 2020-06-22 2020-09-08 武汉华星光电技术有限公司 一种阵列基板及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232682B1 (ko) * 1996-06-25 1999-12-01 구본준 액정표시장치의 제조방법 및 액정표시장치의 구조

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7456910B2 (en) 2000-08-08 2008-11-25 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
US8497949B2 (en) 2000-08-08 2013-07-30 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
KR100694575B1 (ko) * 2000-11-01 2007-03-13 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR20030026831A (ko) * 2001-09-28 2003-04-03 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
KR100829786B1 (ko) * 2001-12-28 2008-05-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US6888601B2 (en) 2002-01-30 2005-05-03 Nec Lcd Technologies, Ltd. Lateral electric field liquid crystal display device
KR101107981B1 (ko) * 2004-09-03 2012-01-25 삼성전자주식회사 표시 장치용 기판, 액정 표시 장치 및 그 제조방법
CN111640766A (zh) * 2020-06-22 2020-09-08 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN111640766B (zh) * 2020-06-22 2023-12-12 武汉华星光电技术有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
KR100303440B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
JP4831716B2 (ja) アクティブマトリクス型液晶表示装置
JP5371063B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
US7839460B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
KR101071257B1 (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
US7847907B2 (en) Display substrate, method of fabricating the same, and liquid crystal display device having the same
KR100483405B1 (ko) 평면 구동 방식의 액정 표시 장치
KR100302281B1 (ko) 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100288771B1 (ko) 평면구동방식의액정표시장치
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR100303440B1 (ko) 평면구동방식의액정표시장치
KR101133754B1 (ko) 액정 표시 장치
JP4112672B2 (ja) 表示装置用アレイ基板及びその製造方法
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20010050708A (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR20060019819A (ko) 액정 표시 장치
KR100318536B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR20050038116A (ko) 액정표시장치용 기판 및 그 제조방법
KR101046922B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101112536B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100315922B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR20050082666A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060020892A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060026202A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 17

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20180712

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20180712

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000