KR19990087860A - 자성물질을이용한소자및그어드레싱방법 - Google Patents
자성물질을이용한소자및그어드레싱방법 Download PDFInfo
- Publication number
- KR19990087860A KR19990087860A KR1019990004914A KR19990004914A KR19990087860A KR 19990087860 A KR19990087860 A KR 19990087860A KR 1019990004914 A KR1019990004914 A KR 1019990004914A KR 19990004914 A KR19990004914 A KR 19990004914A KR 19990087860 A KR19990087860 A KR 19990087860A
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic
- layer
- magnetization
- information recording
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000696 magnetic material Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims description 118
- 230000005291 magnetic effect Effects 0.000 claims abstract description 1214
- 230000005415 magnetization Effects 0.000 claims abstract description 629
- 239000004020 conductor Substances 0.000 claims abstract description 251
- 125000006850 spacer group Chemical group 0.000 claims abstract description 219
- 230000003993 interaction Effects 0.000 claims abstract description 169
- 239000004065 semiconductor Substances 0.000 claims abstract description 168
- 230000008878 coupling Effects 0.000 claims abstract description 139
- 238000010168 coupling process Methods 0.000 claims abstract description 139
- 238000005859 coupling reaction Methods 0.000 claims abstract description 139
- 239000000463 material Substances 0.000 claims abstract description 106
- 239000000203 mixture Substances 0.000 claims abstract description 64
- 230000008859 change Effects 0.000 claims abstract description 55
- 239000003302 ferromagnetic material Substances 0.000 claims abstract description 46
- 238000000926 separation method Methods 0.000 claims abstract 12
- 230000015654 memory Effects 0.000 claims description 370
- 239000010408 film Substances 0.000 claims description 167
- 230000005294 ferromagnetic effect Effects 0.000 claims description 106
- 238000003860 storage Methods 0.000 claims description 64
- 239000010409 thin film Substances 0.000 claims description 44
- 239000000969 carrier Substances 0.000 claims description 29
- 239000010419 fine particle Substances 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 239000012071 phase Substances 0.000 claims description 18
- 239000007790 solid phase Substances 0.000 claims description 18
- 230000000694 effects Effects 0.000 claims description 17
- 238000010030 laminating Methods 0.000 claims description 16
- 230000001747 exhibiting effect Effects 0.000 claims description 13
- 230000001404 mediated effect Effects 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 230000000638 stimulation Effects 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 7
- 239000006185 dispersion Substances 0.000 claims description 7
- 230000000644 propagated effect Effects 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 6
- 230000001902 propagating effect Effects 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 230000027756 respiratory electron transport chain Effects 0.000 claims 2
- 230000004044 response Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 1176
- 239000007787 solid Substances 0.000 description 73
- 230000006870 function Effects 0.000 description 39
- 150000001875 compounds Chemical class 0.000 description 34
- 239000000758 substrate Substances 0.000 description 27
- 239000011159 matrix material Substances 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000013461 design Methods 0.000 description 21
- 230000001965 increasing effect Effects 0.000 description 21
- 229910045601 alloy Inorganic materials 0.000 description 20
- 239000000956 alloy Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 20
- 230000005290 antiferromagnetic effect Effects 0.000 description 19
- 229910003271 Ni-Fe Inorganic materials 0.000 description 18
- 229920002994 synthetic fiber Polymers 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000005374 Kerr effect Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000008901 benefit Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 239000010931 gold Substances 0.000 description 9
- 239000013598 vector Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 230000004907 flux Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 8
- 230000010287 polarization Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 238000005381 potential energy Methods 0.000 description 7
- 229910000859 α-Fe Inorganic materials 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000012141 concentrate Substances 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 229910020707 Co—Pt Inorganic materials 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000002452 interceptive effect Effects 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052761 rare earth metal Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011343 solid material Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000003313 weakening effect Effects 0.000 description 4
- 239000002885 antiferromagnetic material Substances 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910001004 magnetic alloy Inorganic materials 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910017082 Fe-Si Inorganic materials 0.000 description 2
- 229910017133 Fe—Si Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001803 electron scattering Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005316 antiferromagnetic exchange Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005292 diamagnetic effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000001646 magnetic resonance method Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 235000020030 perry Nutrition 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910002070 thin film alloy Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F13/00—Apparatus or processes for magnetising or demagnetising
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/385—Devices using spin-polarised carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5616—Multilevel magnetic memory cell using non-magnetic conducting interlayer, e.g. GMR, SV, PSV
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Magnetic Record Carriers (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
외부로부터 자계를 인가함이 없이 자화를 제어할 수 있는 소자. 강자성 재료로 형성된 자화 영역은 자성 재료와 반도체 재료를 포함하는 조성물로 이루어진 스페이서 영역에 의해 분리된다. 상기 스페이서 영역에는 외부로 부터 자극이 인가되어 분리 자화 영역들 간의 자기적인 상호 반응이 변화되어 자화 영역들의 자화가 제어된다. 대안적으로, 도전체층이 자성층들 사이에 배치되도록 도전 재료를 포함하는 도전체층과 복수의 자성층으로 이루어진 적층 어셈블리가 제공된다. 도전체층에는 전류를 흘려서 자성 층들 간의 자기 결합 상태를 변화시켜 자성체들간의 자화방향을 제어한다.
Description
본 발명은 자기 재료의 자화를 제어하기 위한 방법에 관한 것이다. 특히, 자기 재료의 자화를 제어함으로써 정보를 기록하기 위한 정보 기록 소자 또는 자기 재료의 자화를 제어함으로써 전기 저항을 제어하기 위한 가변 저항 소자와 같은 자기 재료를 이용한 소자에 관한 것이고, 이와 같은 소자를 사용하는 기구에서의 어드레싱 방법에 관한 것이다.
자기 재료를 사용하는 소자는 반도체 장치와 비교하여 두 가지 점에서 흥미롭다. 먼저, 전기 전도성 금속이 장치 소자로서 사용될 수 있기 때문에, 고 캐리어 밀도 및 저 저항이 얻어질 수 있다. 그러므로, 자기 재료를 이용한 소자는 디자인 룰 미세화(design rule minuting) 및 고 집적에 적합하다고 예상된다. 둘째로, 자기 재료에 적합한 쌍안정성 자화 방향이 비휘발성 메모리에 사용될 수 있다. 즉, 만일 자기 재료에 적합한 쌍안정성 자화 방향이 이용된다면, 회로 전원의 중단에도 기록된 정보가 손실되지 않는 고체 비휘발성 메모리가 실행된다고 예상된다.
한편, 회로 전원의 중단에도 기록된 정보가 손실되지 않는 고체 비휘발성 메모리가 많은 응용 분야에서 유용하다고 예상된다. 특히, 고체 비휘발성 메모리는 비사용 시간 동안 전력을 소비하지 않으므로 정전 용량 및 휴대용 전기 정보 장치 내의 배터리 무게를 줄이는 핵심 기술로서 예상된다. 반면에, 고체 비휘발성 메모리는 위성 매체 사업 시대의 도래라는 배경으로, 태양 전지를 쓸 수 없는 지구 그림자에 있는 위성의 활동을 유지하도록 하는 폭넓은 사용을 인지한다.
자기 재료를 이용한 소자는 i) 비휘발성, ii) 반복된 사용으로 인한 불악화, iii) 고속 기록의 가능성, iv) 소형 및 고 기록 밀도의 적응성, v) 방사에 대한 우수한 저항과 같은 이점들을 갖는다. 이들 장점이 이하 상세히 기술된다.
i) 비휘발성
자기 재료에 적합한 자화 방향의 쌍안정성 때문에, 자화 방향으로 기록된 정보가 구동 전원의 부재시 불변하게 유지된다.
ii)반복된 사용으로 인한 불악화
자기 재료(강유전성 랜덤 액세스 메모리 F-RAM)로서 쌍안정성을 나타내는 유전체 재료를 사용하는 메모리가 또한 제안된다. 이 F-RAM에서, 메모리 상태는 자발적인 유전체 분극을 반전시킴으로써 재기록된다. 그러나, 메모리 상태의 재기록에 대응하는 자발적인 유전체 분극의 전환은 결정 격자에서의 이온 이동에 의해 수반되고, 수백번에 걸친 재쓰기의 반복은 결정 결함의 전개를 이끈다. 그러므로, F-RAM을 사용하여, 재료의 약화로 인해 능가될 수 없는 소자의 사용 기간이 문제를 제시한다. 반면에, 자기 재료의 자화의 반전은 이온 이동에 의해 수반되지 않기 때문에 자기 재료를 이용한 소자는 재료의 약화로 인한 제한없이 재쓰기에 거의 한계없이 사용될 수 있다.
iii) 고속 기록의 가능성
자기 재료의 자화의 반전 속도는 대략 1 ns 만큼 빨라서, 이러한 고 스위칭 비율을 이용함으로써, 고속 기록이 가능해 진다.
iv) 소형 및 고 기록 밀도의 적응성
자기 합금의 자기 특성은 구성 및 구조의 선택에 따라 광범위하게 변화될 수 있다. 그러므로, 자기 재료를 이용하는 소자는 설계에 있어서 극히 높은 자유도를 갖는다. 자기 재료를 이용한 소자로, 전기 전도성 자기 합금을 사용할 수 있다. 만일 전기 전도성 자기 합금이 사용된다면, 반도체의 사용 보다 높은 소자내의 전류 밀도가 보장되고, 따라서 반도체 소자의 사용에서 가능한 것보다 더 미세하고 더 높은 기록 밀도를 인에이블한다.
이들 특성을 이용한 소자로서, Jonal of Society of Applied Magnetic Science of Japan, vol. 19,684(1995)에 기술된 바와 같이 스핀 트랜지스터가 제안된다. 도 1에 도시된 바와 같이, 스핀 트랜지스터는 각각 자기 재료 E로 구성된 이미터를 갖으며, 자기 재료 C 및 비자기 재료 B로 구성된 콜렉터 및 베이스를 갖는다. 이들 스핀 트랜지스터를 이용하여, 자기 재료 C, E의 자화 방향에 따르는 출력전압이 자기 재료 C, E로부터 비자기 재료 B로의 확산하는 분극 밀도에 의해 생성된다. 한편, 도 1에 도시된 스핀 트랜지스터의 구조는 출력전압이 자기 재료 C 및 E의 자화 방향에 의존하는 것이다. 자기 방향은 자화에 대한 전류 펄스를 자화(500)에 대한 전류 라인에 제공하고, 자화 P에 대한 전류 펄스에 의해 생성된 자계를 자기 재료 C 및 E에 인가함으로써 변화된다.
v) 방사물에 대한 우수한 저항
만일 이온화된 방사물이 소자를 가로지른다면, 그 메모리 상태는 다이나믹 랜덤 액세스(D-RAM)같이 전기 정전 용량으로 충전함으로써 창조되고, 전기 방전이 야기되어 저장 정보가 손실된다. 거꾸로, 자기 재료의 자화 방향은 이온화된 방사물에 의해 방해받지 않는다. 따라서, 자기 재료를 이용한 소자는 방사물에 대한 저항면에서 우수하다. 그러므로, 자기 재료를 이용한 소자는 통신 위성과 같이 방사물에 대한 고저항이 필요한 응용 분야에서 특히 유용하다. 실제로, 자기 재료를 이용한 메모리 중 자기 버블 메모리는 통신 위성 상에 로드된 메모리로서의 사용을 이미 인지하고 있다.
상술한 바와 같이, 자기 재료를 이용한 장치는 많은 이점을 갖는다. 이들 장점을 이용하는 장치로서, 고체 자기 메모리가 제안되었다. 고체 자기 메모리는 기억 매체로서 자기 재료의 배열을 이용하는 자기 기억 장치이고, 자기 테이프나 자기 디스크와 다르게, 기억 매체의 이동이 수반되지 않고 기억 동작을 실행한다.
종래의 고체 자기 메모리에서, 자기 재료의 특성을 이용한 간단한 어드레싱 방법이 사용된다. 종래의 고체 자기 메모리에서의 어드레싱 방법이 이제 설명된다.
고체 자기 메모리에서, 단축 자기 이등방성을 나타내는 자기 박막이 사용된다. 자기 박막에서 자화의 반전을 일으키도록 요구된 자계의 크기는 자계의 적용 방향에 따른다. 즉, 자화의 반전은 자계가 자화 용이 축(easy axis)으로부터 대략 45。 기운 방향으로 인가된다면 자계가 자화 용이 축에 평행한 방향으로 인가된 것 보다 작은 자계의 세기로 야기될 수 있다. 종래의 고체 자기 메모리에서, 이들 특성은 매우 간단한 어드레싱 시스템의 사용을 가능하게 하는 기록 비트의 어드레싱에 이용될 수 있다.
즉, 종래의 고체 자기 메모리에서는, 도 2에 도시된 바와 같이, 워드 라인 W1, W2, W3, ... 및 비트 라인 B1, B2, B3, ...이 서로 직각으로 배열되고, 기억 캐리어 A-1, A-2, ..., B-1, B-2, ..., C-1, C-2, ...가 교차점에 배열된다. 즉, 종래의 고체 자기 메모리에서, 기억 캐리어는 메모리 칩을 구성하는 x-y 행렬 구성으로 배열된다. 각 기억 캐리어의 자화 용이 축이 워드 라인 방향을 따라 정렬된다.
만일 워드 라인 W2 및 비트 라인 B1이 선택된다면, 적절한 전류가 이를 통하여 공급되고, 자화의 반전이 두 라인의 교차점인 기억 B-1에서만 일어난다. 전류에 공급된 워드 라인 W2 및 비트 라인 B1은 그 위에 배열된 복수의 기억 캐리어를 가로질러 자계를 인가한다. 워드 라인 W2 또는 비트 라인 B1 중 하나로부터의 자계가 자화의 반전을 일으키기에 불충분하다는 것을 주목한다. 이것은 단지 워드 라인 W2로부터의 자계 HW및 비트 라인 B1으로부터의 자계 HB가 자계의 반전이 일어나는 자화 용이 축에 대해 45。 배향된 자계를 공급하도록 동기될 때만이고, 즉, 자화의 반전이 일어나는 기억 캐리어 B-1에서만이다. 즉, 종래의 고체 자기 메모리에서, 기억 캐리어를 가로질러 인가된 자계가 자화 용이 축에 대해 45。 배향될 때만 기억 캐리어 내에서 자화의 반전이 일어난다는 사실이 특정 기억 캐리어의 선택에 사용된다.
즉, 종래의 고체 자기 메모리에서, 특정 기억 캐리어는 매우 간단한 어드레싱 시스템을 사용할 수 있도록 전기 전도성 라인을 교차하는 간단한 배열을 사용하여 자화의 반전을 일으키도록 선택될 수 있다.
자기 재료를 이용한 소자가 상술한 바와 같이 다수의 장점을 가지더라도, 확실한 단점이 또한 나타난다. 자기 재료를 사용하는 소자들에서 야기된 단점이 고체 자기 메모리를 예로 들어 설명된다. 지금 설명되는 이들 단점은 기록을 위한 기억 캐리어에서 자계의 응용으로 인해 예상치 못하게 일어난다.
(i) 크로스-토크
종래의 고체 자기 메모리에서, 메모리로의 기록은 메모리를 가로질러 자계를 인가하는 것이다. 그러나, 자계가 원격 지점으로부터 실행하는 힘이기 때문에, 기억 캐리어의 밀도가 높다면, 무시할 수 없는 효과가 선택된 기억 캐리어에 인접한 영역에 미치고, 따라서 크로스토크를 일으킨다. 자계 차폐 구조를 갖는 메모리 셀의 설계 접근이 Z.G. Wang등에 의해 IEEE Trans Magn., Mag33,4498(1997)에 기록되었지만, 제안된 메모리 셀은 구조가 복잡하다.
(ii) 디자인 룰 미세화로 인한 보자력의 저하
종래의 고체 자기 메모리에서, 기록 자계는 전류에 의해 발생된다. 그러나, 사용된 재료에 따른 도체 i[A/㎡]에 의해 운송될 수 있는 전류의 밀도에 대한 한계가 암시되어 있다. 결과는, 디자인 룰이 미세해지고 도체의 직경이 미세화됨에 따라, 사용될 수 있는 전류의 상한이 감소된다는 것이다.
도체의 직경이 D[m]이라면, 도체의 중심에서부터 거리 L만큼 이격된 자계의 세기 H[A/m]는 수학식 1로 주어진다.
도체와 기억 캐리어간의 중심 대 중심 거리는 D보다 현저하게 작지 않고, 그래서, 만일 L = D라면, 기억 캐리어에 인가된 자계의 세기는 수학식 2로 주어진다.
만일 허용 가능한 전류 밀도 i가 i = 107[A/㎠] = 1011[A/㎡]이고 D'[㎛] = D[m]X106이라면, 기억 캐리어에 인가된 자계 H의 길이는 수학식 3으로 주어진다.
즉, 만일 기억 캐리어와 같은 자기 재료가 디자인 룰의 미세화에 의해 도체의 중심에 인접하게 위치된다면, 자계의 소스에 접근하는 기억 캐리어의 효과를 고려하기 위해서, 이용될 수 있는 최대 자계가 디자인 룰 값에 비례하여 실제적으로 감소된다.
반면에, 기억 캐리어의 보자력은 자계의 반전이 외부로부터 인가된 자계에 의해 실현되도록 설계될 필요가 있다. 따라서, 기억 캐리어에 인가될 수 있는 자계가 디자인 룰의 미세화로 감소된다면, 기억 캐리어의 보자력은 이에 대응하게 감소될 필요가 있다. 즉, 고체 자기 메모리에 있어서, 기억 캐리어의 보자력이 감소될 필요가 있다. 그러나, 기억 캐리어의 보자력이 지나치게 감소된다면, 동작의 신뢰성이 저하된다. 이것은 주위로부터의 분산 자계에 따른 환경에 사용되는 휴대용 전자 장치에 대해서 메모리에 심각한 문제를 제시한다.
종래의 고체 자기 메모리에서 이들 고유의 문제는 기록을 위해 기억 캐리어를 가로지르는 자계의 응용에 기인하여 일어난다. 이들 문제를 극복하기 위해서, 기록을 목적으로 선택된 임의의 기억 캐리어를 특정하는 어드레싱 방법으로부터 시작한 문제를 재고하거나 또는 목표로 삼은 동작을 달성할 필요가 있다.
한편, 상술한 문제는 기억 캐리어의 자화 상태를 반전시키기 위해 외부로부터 자계의 적용에 기인하고, 고체 자기 메모리의 경우에 한정되지 않는다. 유사한 문제가, 예를 들어 도 1에 도시된 스핀 트랜지스터에서 일어난다. 소자 구성의 자화 방향에 따라 출력이 변환하는 기능을 실현하는 스핀 트랜지스터에서, 출력 결정에 참여하는 자기 소자의 자화 방향을 변화시키는 입력 동작은 상술한 고체 자기 메모리의 경우와 같이 인접한 전류로부터의 자계의 적용에 의한다. 그러므로, 고체 자기 메모리의 경우에서 특정된 문제가 또한 스핀 트랜지스터의 경우에도 일어난다.
상기 문제는 자계를 이용하지 않고 자화를 제어할 수 있다면 해결될 수 있다. 자계를 사용하지 않고 자화를 제어하는 기술로서, "Mattson et al, Phys.Rev.Lett.71(1993)185"에 개시된 바와 같이, 함께 적층된 강자성층/반도체층/강자성층을 이용한 기술이 제안되었다.
이것은 강자성체층간의 자기 커플링이 중간층으로서 반도체층의 캐리어 농도에 따른다는 사실을 이용한다. 함께 적층된 강자성층/반도체층/강자성층에서, 강자성층간의 자기 커플링은 예를 들어, 중간층으로서의 반도체층의 캐리어 농도를 제어함으로써 평행에서 비평행으로 변화될 수 있다. 그러므로, 만일 자성층(고정층) 중 하나의 보자력이 증가된다면, 고정층에 대해 반대편 자성층(이동층)의 자화를 회전시킬 수 있다. 전기 입력에 의한 자화의 이동을 가능하게 하는 이 기술은, 소형 고체 장치를 실현하는 기술로서 유망하게 지속된다.
한편, 함께 적층된 강자성층/반도체층/강자성층에서, 반도체층을 거쳐 강자성체간에 간접 자기 상호 작용이 야기된다. 중간층으로서의 반도체층의 캐리어 농도를 제어함으로써 강자성층간의 자기 커플링을 제어하기 위해서, 중간층으로서의 반도체층의 막두께를 줄이는 것이 필요하다.
이 이유는 반도체층을 경유하는 강자성층간의 상호 작용의 크기가 반도체층의 두께에 대하여 지수함수로 얇아지기 때문이다. 상호 작용의 실제적인 크기를 실현하기 위해서, 예를 들어, 바이어싱 방법(biasing method)을 교체함으로써 2nm의 두께와 12500 Gauss의 포화 자화를 갖는 Ni-Fe 합금의 일부에 1000 Oe의 보자력이 허용될 수 있다. 반도체층을 경유하는 간접 상호 작용에 의해 Ni-Fe의 자화를 반전시키기 위해 요구되는 에너지에 에너지 균형을 일치시키기 위해서, 간단한 계산에 의해서, 교환 커플링 상수가 적어도 0.02 erg/㎠일 필요가 있다는 것을 추정할 수 있다. J.J. de Vries의 제목 "Physical Review Letter"78(1997)p.3023에 의한 이론으로부터, 강자성층간의 간격은 대략 2.5nm가 필요하다는 것을 알게된다. 즉, 실제적으로 유용한 소자를 제공하기 위해서, 반도체층의 두께는 2.5nm 이하일 필요가 있다.
그러나, 두께가 2.5nm이하의 박막을 사용하는 소자를 준비하는 것은 현재의 미세 작업 기술에서는 현실가능하지 않다. 더욱이, 만일 이러한 소자가 실제로 준비될 수 있다면, 이 차수의 두께의 반도체 레이저가 반도체층과 강자성층간의 인터페이스 상의 쇼트키 베리어(Schottky barrier)의 형성에 의해 야기된 공핍층의 형성으로 인한 절연 배리어로서 실제적으로 작용할 수 있다고 간주된다. 그러므로, 캐리어를 주입하는 것이 어렵다.
결과적으로, 함께 적층된 강자성층/반도체층/강자성층으로 구성된 소자는, 자계를 이용하지 않고 자화를 제어하는 것이 이론적으로 가능할지라도, 상당한 어려움 없이는 준비될 수 없다.
따라서, 본 발명의 목적은 자계를 이용하지 않고 자화가 조절될 수 있는 자성 재료를 이용하는 소자를 제공하는 것이다. 본 발명의 다른 목적은 디자인 룰 소형화 또는 낮은 보자력에 기인할 수 있는 크로스토크와 같은 자계를 이용함으로서 기록에 수반하는 문제들을 해결함과 동시에, 집적 회로 소자에 필수인 어드레싱 기능을 실현할 수 있는 자성 재료를 이용하는 소자를 제공하는데 있다.
본 발명의 제1 특징에서, 강자성 재료의 자화 영역이 자성 재료와 반도체 재료를 포함하는 화합물 재료의 스페이서 영역에 의해 분할된다. 외부로부터의 자극이 스페이서 영역에 인가되어 분할된 자화 영역 간의 자기 상호 반응을 변화시켜 하나 이상의 분할된 자화 영역의 자화를 제어한다. 본 발명의 이와 같은 특징에 따른 자화 제어 방법, 정보 기록 방법 및 정보 기록 소자가 이하에 설명된다.
본 발명의 상기 특징에 따른 자화 제어 방법에서, 자화 영역은 자성 재료와 반도체 재료를 포함하는 스페이서 영역에 의해 분할된다. 외부에서 스페이서 영역에 자극을 인가하여, 분할된 자화 영역 간의 자기 상호 반응을 변화시킴으로써 하나 이상의 분할된 자화 영역의 자화를 제어한다.
이와 같은 자화 제어 방법은 스페이서에 의해 중립화된 자화 영역 간의 간접 자기 상호 반응을 이용하여 자화 영역의 자화 방향을 제어한다. 자성 재료가 스페이서 영역에 포함되어 있기 때문에, 스페이서 영역의 두께가 증가하더라도 강자성 재료의 자화 영역 간의 자기 상호 반응이 유도될 수 있다. 즉, 본 발명에 따른 자화 제어 방법에 의해, 스페이서 영역의 두께가 증가하더라도 자화 영역의 자화를 제어할 수 있다.
본 발명의 이와 같은 특징에 따른 자화 제어 방법은 10㎚ 이상의 두께를 갖는 스페이서 영역에 의해 강자성 재료의 자화 영역을 분할하는 단계와, 외부에서 스페이서 영역으로 자극을 인가하여 분할된 자화 영역간의 자기 상호 반응을 변화시킴으로써 하나 이상의 분할된 자화 영역의 자화를 제어하는 단계를 포함한다.
10㎚이상의 두께를 갖는 스페이서 영역에 의해, 스페이서 영역의 지나치게 두꺼운 두께로 인해 제조 상의 문제 또는 캐리어 주입 상의 문제로 인해 유발되는 문제점들을 회피할 수 있다. 비록 스페이서 영역의 두께의 상한에 특정한 제한이 없지만, 실제의 제조 공정에 비추어 두께가 약 1㎛이하인 것이 바람직하다.
본 발명의 상기 특징에 따른 정보 기록 방법은 자성 재료와 반도체 재료를 포함하는 화합물 재료의 스페이서 영역에 의해 강자성 재료의 자화 영역을 분할하는 단계, 기록용 정보에 부합하는 자극을 외부에서 스페이서 영역으로 인가하여 분할된 자화 영역 간의 자기 상호 반응을 변화시킴으로써 하나 이상의 분할된 자화 영역의 자화를 제어하는 단계, 및 자화 영역의 자화 방향에 따라 이진 또는 상위 다중값 기록을 수행하는 단계를 포함한다.
본 발명에 따른 정보 기록 방법에 의해, 스페이서 영역에 의해 중립화된 자화 영역 간의 간접 자기 상호 반응을 이용하여 자화 영역의 자화 방향을 제어함으로써 정보를 기록한다. 자성 재료가 스페이서 영역에 포함되어 있기 때문에, 스페이서 영역의 두께가 증가하더라도 강자성 재료의 자화 영역 간의 자기 상호 반응이 유도될 수 있다. 즉, 본 발명에 따른 정보 기록 방법에 의해, 스페이서 영역의 두께가 증가하더라도 자화 영역의 자화를 제어하여 정보를 기록할 수 있다.
본 발명의 상기 특징에 따른 정보 기록 방법은 10㎚ 이상의 두께를 갖는 스페이서 영역에 의해 강자성 재료의 자화 영역을 분할하는 단계, 기록용 정보에 부합하는 자극을 외부에서 스페이서 영역으로 인가하여 분할된 자화 영역 간의 자기 상호 반응을 변화시킴으로써 하나 이상의 분할된 자화 영역의 자화를 제어하는 단계, 및 자화 영역의 자화 방향에 따라 이진 또는 상위 다중값 기록을 수행하는 단계를 포함한다.
10㎚ 이상의 두께를 갖는 스페이서 영역에 의해, 스페이서 영역의 지나치게 두꺼운 두께로 인한 제조 상의 문제 또는 캐리어 주입 상의 문제에 의해 유발되는 문제점들을 회피할 수 있다. 비록 스페이서 영역의 두께의 상한에 어떠한 제한도 없지만, 실제의 제조 공정에 비추어 두께는 약 1㎛이하인 것이 바람직하다.
본 발명의 상기 특징에 따른 정보 기록 소자는 강자성 재료의 자화 영역이 자성 재료와 반도체 재료를 포함하는 화합물 재료의 스페이서 영역에 의해 분할되어 있는 구조를 갖는다. 기록용 정보에 부합하는 자극을 외부에서 스페이서 영역으로 인가하여 분할된 자화 영역 간의 자기 상호 반응을 변화시킴으로써 하나 이상의 분할된 자화 영역의 자화를 제어하고, 자화 영역의 자화 방향에 따라 이진 또는 상위 다중값 기록을 수행한다.
본 발명에 따른 정보 기록 소자에 의해, 스페이서 영역에 의해 중립화된 자화 영역 간의 간접 자기 상호 반응을 이용하여 자화 영역의 자화 방향을 제어함으로써 정보를 기록한다. 자성 재료가 스페이서 영역에 포함되어 있기 때문에, 스페이서 영역의 두께가 증가하더라도 강자성 재료의 자화 영역 간의 자기 상호 반응이 유도될 수 있다. 즉, 본 발명에 따른 정보 기록 소자에 의해, 스페이서 영역의 두께가 증가하더라도 자화 영역의 자화를 제어하여 정보를 기록할 수 있다.
본 발명의 상기 특징에 따른 정보 기록 소자는 10㎚ 이상의 두께를 갖는 스페이서 영역에 의해 강자성 재료의 자화 영역이 분할되어 있는 구조를 갖는다. 기록용 정보에 부합하는 자극을 외부에서 스페이서 영역으로 인가하여 분할된 자화 영역 간의 자기 상호 반응을 변화시킴으로써 하나 이상의 분할된 자화 영역의 자화를 제어하고, 자화 영역의 자화 방향에 따라 이진 또는 상위 다중값 기록을 수행한다.
10㎚ 이상의 두께를 갖는 스페이서 영역에 의해, 스페이서 영역의 지나치게 두꺼운 두께로 인한 제조 상의 문제 또는 캐리어 주입 상의 문제에 의해 유발되는 문제점들을 회피할 수 있다. 비록 스페이서 영역의 두께의 상한에 어떠한 제한도 없지만, 실제의 제조 공정에 비추어 두께는 약 1㎛이하인 것이 바람직하다.
본 발명의 상기 특징에 따른 자화 제어 방법, 정보 기록 방법 또는 정보 기록 소자에서, 외부로부터의 자극은 전기 자극, 광 조사, 또는 온도 제어중의 하나일 수 있다. 스페이서 영역에 사용되는 화합물 재료는 자기 반도체, 자기 반도체에 분산된 강자성 미립자들로 구성된 매체, 강자성 막과 반도체 막의 다층 막 어셈블리, 및 강자성 막과 자기 반도체 막의 다층 막 어셈블리일 수 있다. 이들은 단독으로 또는 스페이서 영역과 조합하여 사용될 수 있다.
본 발명의 제2 특징에서, 계층 막 어셈블리는 도전 재료와 복수의 자성층을 포함하는 도전체층에 의해 구성되어, 도전체층이 자성층들 간에 배열되어, 전류가 계층막 어셈블리의 도전체층을 통해 흐르게 됨으로써 자성층 간의 자기 결합 상태를 변화시켜 자성층의 자화 방향을 제어한다. 본 발명의 이와 같은 특징에 따른 자화 제어 방법, 정보 기록 방법 및 정보 기록 소자가 이하에 서술된다.
본 발명의 이와 같은 특징에 따른 자화 제어 방법은, 도전체 층이 자성층들 간에 분산되도록, 도전 재료와 복수의 자성층을 포함하는 도전체층을 계층화하는 것 위에 얻어지는 계층 막 어셈블리를 구성하는 단계, 및 상기 계층 막 어셈블리의 도전체층에 전류를 흐르게 하여 자성층 간의 자기 결합 상태를 변화시킴으로써 자성층의 자화 방향을 제어하는 단계를 포함한다.
이와 같은 자화 제어 방법에서, 단독 위상(sole phase)의 자성 차수(magnetic order)을 나타내는 물질과 비자성 재료을 포함하는 화합물 재료, 교대로 배열된 강자성 화합물 영역과 비자성 화합물 영역으로 구성된 계층막 어셈블리 또는 화합물 변조 막, 또는 강자성 화합물 영역과 비자성 화합물 영역의 3차원 혼합물이 도전체층으로서 사용될 수 있다.
자화 제어 방법에서, 도전체층의 전기 저항보다 높은 전기 저항을 갖는 재료층을 도전체층의 상부층과 하부층으로서 제공할 수 있다. 만일 이 경우 전류가 계층 막 어셈블리를 통해 흐르면, 전류가 도전체층에 집중한다.
본 발명의 이와 같은 특징에 따른 자기 기능 소자는 도전체층이 자성층 간에 배치되도록, 도전재료와 복수의 자성층을 포함하는 도전체층을 계층화한 것 위에 얻어지는 계층 어셈블리를 포함한다. 상기 계층 어셈블리의 도전체층에 전류를 흐르게 하여 자성층 간의 자기 결합 상태를 변화시킴으로써 자성층의 자화 방향을 제어한다. 이와 같은 자기 기능 소자에서, 광 자기 커 효과 또는 파라데이 효과와 같은 광 자기 효과를 사용하여 자성층의 자화 상태에 부합하는 출력을 제공한다.
이와 같은 자기 기능 소자에서, 단독 위상의 자성 차수를 나타내는 물질과 비자성 재료을 포함하는 화합물 재료, 교대로 배열된 강자성 화합물 영역과 비자성 화합물 영역으로 구성된 계층막 어셈블리 또는 화합물 변조 막, 또는 강자성 화합물 영역과 비자성 화합물 영역의 3차원 혼합물이 도전체층으로서 사용될 수 있다.
자기 기능 소자에서, 도전체층의 전기 저항보다 높은 전기 저항을 갖는 재료층을 도전체층의 상부층과 하부층으로서 제공할 수 있다. 만일 이 경우 전류가 계층 막 어셈블리를 통해 흐르게 되면, 전류가 도전체층에 집중하게 된다.
본 발명의 이와 같은 특징에 따른 정보 기록 방법은, 도전체층이 자성층 간에 배치되도록, 도전 재료와 복수의 자성층을 포함하는 도전체층을 계층화해서 계층 어셈블리를 구성하고, 상기 계층 어셈블리의 도전체층에 전류가 흐르게 하여 자성층 간의 자기 결합 상태를 바꿈으로써 자성층의 자화 방향을 제어하는 단계, 및 자성층의 자화 방향에 기초하여 이진 또는 상위 다중값 기록을 수행하는 단계를 포함한다.
본 발명에 따른 정보 기록 방법에서, 단독 위상의 자성 차수를 나타내는 물질과 비자성 재료을 포함하는 화합물 재료, 교대로 배열된 강자성 화합물 영역과 비자성 화합물 영역으로 구성된 계층 막 어셈블리 또는 화합물 변조 막, 또는 강자성 화합물 영역과 비자성 화합물 영역의 3차원 혼합물이 도전체층으로서 사용될 수 있다.
또한, 본 발명에 따른 정보 기록 방법에서, 도전체층의 전기 저항보다 높은 전기 저항을 갖는 재료층을 도전체층의 상부층과 하부층으로서 제공할 수 있다. 만일 이 경우 전류가 계층 막 어셈블리를 통해 흐르게 되면, 전류가 도전체층에 집중하게 된다.
비자성 재료을 포함하는 화합물 재료, 교대로 배열된 강자성 화합물 영역과 비자성 화합물 영역으로 구성된 계층 막 어셈블리 또는 화합물 변조 막, 또는 강자성 화합물 영역과 비자성 화합물 영역의 3차원 혼합물이 도전체층으로서 사용될 수 있다.
또한, 본 발명에 따른 정보 기록 소자에서, 도전체층의 전기 저항보다 높은 전기 저항을 갖는 재료층을 도전체층의 상부층과 하부층으로서 제공할 수 있다. 만일 이 경우 전류가 계층 막 어셈블리를 통해 흐르게 되면, 전류가 도전체층에 집중하게 된다.
본 발명의 이와 같은 특징에 따른 가변 저항 소자는 함께 계층화된, 제1 자성층, 제2 자성층, 비자성층 및 제3 자성층으로 구성된 계층 어셈블리를 포함한다. 전류가 상기 계층 어셈블리의 도전체층에 흐르게 되어, 제1 자성층과 제2 자성층 간의 자기 결합 상태를 바꿈으로써, 제2 자성층의 자화 방향을 제어하여 제2 자성층, 비자성층 및 제3 자성층을 포함한 전류 경로의 전기 저항을 제어한다.
본 발명에 따른 가변 저항 소자에서, 단독 위상의 자성 차수를 나타내는 물질과 비자성 재료을 포함하는 화합물 재료, 교대로 배열된 강자성 화합물 영역과 비자성 화합물 영역으로 구성된 계층 막 어셈블리 또는 화합물 변조 막, 또는 강자성 화합물 영역과 비자성 화합물 영역의 3차원 혼합물이 도전체층으로서 사용될 수 있다.
또한, 본 발명에 따른 가변 저항 소자에서, 도전체층의 전기 저항보다 높은 전기 저항을 갖는 재료층을 도전체층의 상부층과 하부층으로서 제공할 수 있다. 만일 이 경우 전류가 계층 막 어셈블리를 흐르게 되면, 전류가 도전체층에 집중하게 된다.
제3 특징에서, 본 발명은 기록 또는 판독에 선택된 광 기억 캐리어를 지정하기 위한 수단으로서 고상을 통해 전파된 교환 상호 반응을 이용하여 타겟 동작을 달성한다. 제3 특징에서의 자기 기억 장치와 어드레싱 방법이 이하에 설명된다.
본 발명의 제3 특징에 따른 자기 기억 장치는 기억 캐리어로서 복수의 분할된 자성체의 어레이를 포함하되, 고상을 통해 전파된 교환 상호 반응을 기록 또는 판독을 위해 선택된 기억 캐리어중의 선택된 하나를 지정하기 위한 수단으로서 사용하여 타겟 동작을 달성한다.
고상을 통해 전파된 교환 상호 반응을 이용하는데 있어서, 두개의 자성층들 간에 샌드위치된 결합 제어층으로 구성된 구조가 사용된다. 이 경우에 사용된 교환 상호 반응은 결합 제어층의 양측 상에 배열된 두개의 자성층 간에 동작하는 교환 상호 반응이다. 만일 선택적인 기억 캐리어가 기록 또는 판독을 위해 선택되면, 결합 제어층에 전기 또는 광 자극과 같은 자극을 인가하여 발생되는, 두개 자성층 간의 교환 상호 반응의 변화가 사용된다.
결합 제어층으로서, 예를 들어 반도체층이 사용된다. 교환 상호 반응은 반도체 층의 밸런스 전자에 의해 중재된다. 만일 선택적인 기억 캐리어가 기록 또는 판독을 위해 선택되면, 반도체 층에 전기 자극을 인가함으로써 발생된 두개의 자성층 간의 교환 상호 반응의 변화가 사용된다.
결합 제어층으로서, 예를 들어 유전체층이 사용될 수 있다. 이 경우, 교환 상호 반응은 터널 효과에 의해 유전체층을 거쳐 자성층 간에 이주된 전자에 의해 중재된다. 만일 선택적인 기억 캐리어가 기록 또는 판독을 위해 사용되면, 유전체층의 터널 장벽 높이를 변화시킴으로써 발생되는 두개의 자성층 간의 교환 상호 반응의 변화가 사용된다.
예를 들어, 전기 도전층은 접속 제어층으로서 사용될 수 있다. 이러한 경우에, 이용되는 교환 상호 반응은 전기 도전층을 통해 두개의 자성층 간에 작용하는 교환 상호반응이다. 만약 선택적 기억 캐리어가 기록 또는 판독을 위해 선택된다면, 전기 도전층에서 전류가 흐를 수 있도록 함으로써 발생되는, 두개의 자성층 사이의 교환 상호반응의 교환이 사용된다.
또한, 자성 물질을 포함하는 10 nm 이상의 막 두께를 가진 이러한 층이 접속 제어층으로서 사용될 수 있다. 특히, 자성층 및 비-강자성층으로 구성된 다중층 구조, 또는 비강자성 물질에서의 자성 미립자의 산란으로 이루어진 구조가 바람직하다.
자기 기억 디바이스에서, 경화 자성 물질로 형성된 자성층은 두개의 자성층 사이에 샌드위치된 접속 제어층으로 구성된 구조에 대한 하부층으로서 형성될 수 있다. 자성층의 자화 방향이 서로 비평행이 되도록 중간층을 통해 층을 이루는 한 쌍의 자성층으로 구성된 층 막 어셈블리가 자성층으로서 접속 제어층의 어느 한 측에 배열된다. 자기 접속을 중개하는 전기 절연 물질로 형성된 박막이 자성층 및 접속 제어층 사이에 제공될 수 있다.
자기 기억 디바이스에서, 복수의 선형 부재가 서로 교차하면서 배열되며, 각각의 기억 캐리어는 선형 부재의 교차점에 배열되어 있다. 기록 및 판독을 위한 선택적 기억 캐리어를 선택하는데 있어서, 기억 캐리어에 대해 두개 이상의 선형 부재에 의해 가해진 자기 상호반응이 선택 기억 캐리어에 대한 기록 또는 판독을 수행하기 위해 조합되며, 자기 상호반응의 적어도 하나는 고상(solid phase)을 통해 전달되는 교환 상호반응이다.
본 발명의 자기 기억 디바이스에서, 복수의 선형 부재가 서로 교차하면서 배열되며, 각각의 기억 캐리어는 선형부재의 교차점에 배열되어 있다. 기록 및 판독을 위한 선택적 기억 캐리어를 선택하는데 있어서, 기억 캐리어의 자화 방향은 기억 캐리어에 대해 세개 이상의 선형 부재로부터 가해진 자기 상호반응의 조합에 의해 제어되며, 자기 상호반응의 적어도 하나는 고상(solid phase)을 통해 전달되는 교환 상호반응이다.
본 발명의 이러한 특징에 따른 기억 캐리어로서 복수의 스플리트 자성체의 어레이를 갖는 자기 기억 디바이스에서의 어드레싱 방법은 기록 및 판독을 위한 선택적 기억 캐리어의 선택시 고상을 통해 전달되는 교환 상호반응을 이용하는 단계를 포함한다.
고상을 통해 전달되는 교환 상호반응을 이용하는데 있어서, 두개의 자성층 간에 샌드위치된 접속 제어층으로 구성된 구조가 사용된다. 이러한 경우에 사용되는 교환 상호반응은 접속 제어층의 두개의 측상에 배열된 두개의 자성층 사이의 교환 상호반응이다. 만약 선택적 기억 캐리어가 기록 또는 판독을 위해 선택된다면, 접속 제어층에 전기적 또는 선택적 자극(stimuli)과 같은 자극의 적용에 의해 발생되는, 두개의 자성층 사이의 교환 상호반응의 변화가 이용된다.
접속 제어층으로서 예를 들어 반도체층이 사용된다. 교환 상호반응은 반도체층의 밸런스 전자에 의해 중개된다. 만약 선택적 기억 캐리어가 기록 또는 판독을 위해 선택된다면, 반도체층에 전기적 자극이의 적용에 의해 발생되는, 두개의 자성층 사이의 교환 상호반응의 변화가 이용된다.
접속 제어층으로서, 예를 들어 유전체층이 사용될 수 있다. 이러한 경우에, 교환 상호반응은 터널 효과를 의해 유전체층을 통해 자성층 사이에 이동되는 전자에 의해 중개된다. 만약 선택적 기억 캐리어가 기록 또는 판독을 위해 선택된다면, 유전체층의 터널 배리어 높이를 변화시킴으로써 발생되는, 두개의 자성층 사이의 교환 상호반응의 변화가 이용된다.
접속 제어층으로서, 예를 들어 전기 도전층이 사용될 수 있다. 이러한 경우에, 교환 상호반응은 전기 도전층을 통해 두개의 자성층 사이에 작용하는 교환 상호반응이다. 만약 선택적 기억 캐리어가 기록 또는 판독을 위해 선택된다면, 전기 도전층에 전류를 흐르게 함으로써 발생되는, 두개의 자성층 사이의 교환 상호반응의 변화가 이용된다.
또한, 자성 물질을 포함하는 10 nm 이상의 막 두께를 가진 이러한 층이 접속 제어층으로서 사용될 수 있다. 특히, 자성층 및 반강자성층으로 구성된 다중층 구조, 또는 반강자성 물질에서의 자성 미립자의 산란으로 이루어진 구조가 바람직하다.
본 발명에 따른 어드레싱 방법에 있어서, 복수의 선형 부재가 서로 교차하면서 배열되며, 각각의 기억 캐리어는 선형 부재의 교차점에 배열되어 있다. 기록 또는 판독을 위한 선택적 기억 캐리어를 선택하는데 있어서, 기억 캐리어에 대해 두개 이상의 선형 부재로부터 가해진 자기 상호반응이 선택 기억 캐리어에 대한 기록 또는 판독을 수행하기 위해 조합되며, 자기 상호반응의 적어도 하나는 고상을 통해 전달되는 교환 상호반응이다.
본 발명에 따른 어드레싱 방법에 있어서, 복수의 선형 부재가 서로 교차하면서 배열되며, 각각의 기억 캐리어는 선형부재의 교차점에 배열되어 있다. 기록 또는 판독을 위한 선택적 기억 캐리어를 선택하는데 있어서, 기억 캐리어의 자화 방향은 기억 캐리어에 대해 세개 이상의 선형 부재로부터 가해진 자기 상호반응의 조합에 의해 제어되며, 자기 상호반응의 적어도 하나는 고상을 통해 전달되는 교환 상호반응이다.
본 발명의 이러한 특징에 따르면, 자계를 이용하지 않고 자성체의 자화를 제어할 수 있는 소자가 제공된다. 그래서, 본 발명의 이러한 특징에 따르면, 미소한 디자인 룰 또는 낮은 보자력(coercivity)에 기인한 크로스토크 발생(crosstalk generation)과 같이, 자성체를 이용하는 소자에서의 전계의 사용으로 기록으로부터 발생되는 문제를 제거할 수 있다. 더욱이, 본 발명의 이러한 특징에 따르면, 집적 회로 소자에 필수적인 어드레싱 기능이 자성체를 이용하는 소자의 사용에도 불구하고 실현될 수 있다.
도 1은 스핀 트랜지스터의 구조를 도시하는 도면.
도 2는 종래 솔리드 자성 메모리에서의 어드레싱 방법을 예시하는 도면.
도 3a 및 도 3b는 자화 영역이 스페이서 영역에 의해 스플리트될 때 스페이서 영역에 대한 자극에 의해 강자성 물질의 자화 영역의 자화 상태를 조절하는 방법을 예시하는 도면으로, 도 3a는 자극이 스페이서 영역에 주어지지 않은 상태를 도시하고, 도 3b는 자화 영역중 하나의 자화 방향을 반전시키도록 스페이서 영역에 자극이 주어지는 상태를 도시하는 도면.
도 4는 강자성 물질로 형성된 자화영역, 자성 물질 및 반도체 물질의 혼합 물질의 스페이서 영역 및 강자성 물질의 자화 영역을 적층시 얻어지는 적층 어셈블리의 단면도를 도시하는 도면으로, 여기서 자성 반도체는 스페이서 영역에 사용된 혼합 물질로서 사용된 도면.
도 5는 강자성 물질로 형성된 자화영역, 자성 물질 및 반도체 물질의 혼합 물질의 스페이서 영역 및 강자성 물질의 자화 영역을 적층시 얻어지는 적층 어셈블리의 단면도를 도시하는 도면으로, 여기서 반도체 내부에 강자성 미세 미립자로 이루어진 자성 클러스터의 분산시 얻어지는 매체는 스페이서 영역에 사용되는 혼합 물질로서 사용되는 도면.
도 6은 강자성 물질로 형성된 자화영역, 자성 물질 및 반도체 물질의 혼합 물질의 스페이서 영역 및 강자성 물질의 자화 영역을 적층시 얻어지는 적층 어셈블리의 단면도를 도시하는 도면으로, 여기서 강자성층 및 반도체층을 함께 적층시 얻어지는 다중층막은 스페이서 영역에 사용되는 혼합 물질로서 사용되는 도면.
도 7은 스페이서 영역이 강자성층 및 반도체층의 다중층막이고 스페이서 영역이 단지 반도체층으로만 이루어진 경우에 대해 스페이서 영역 및 자화 영역의 두계간의 관계를 도시하는 도면.
도 8은 본 발명에 따른 예시적인 정보 기록 소자를 도시하는 단면도로서, 특히 게이트 전극에 어떠한 전압도 인가되지 않는 상태를 도시하는 도면.
도 9는 도 8의 정보 기록 소자를 도시하는 평면도로서, 특히 게이트 전극에 어떠한 전압도 인가되지 않는 상태를 도시하는 도면.
도 10은 도 8에 도시된 소자의 게이트 전극 양단에 전압이 인가된 상태를 도시하는 단면도.
도 11은 도 8에 도시된 소자의 게이트 전극 양단에 전압이 인가된 상태를 도시하는 평면도.
도 12는 다른 예시적인 정보 기록 소자를 도시하는 도면으로서, 특히 제1 및 제2 게이트 전극 양단에 어떠한 전압도 인가되지 않는 상태를 도시하는 도면.
도 13은 도 12에 도시된 정보 기록 소자의 제2 게이트 전극 양단에 어떠한 전압도 인가되지 않는 상태를 도시하는 도시하는 단면도.
도 14는 도 12에 도시된 정보 기록 소자의 제1 게이트 전극 양단에 어떠한 전압도 인가되지 않는 상태를 도시하는 도시하는 단면도.
도 15는 또다른 예시적인 정보 기록 소자를 도시하는 도면으로서, 특히 제1 및 제2 게이트 전극 양단에 어떠한 전압도 인가되지 않는 상태를 도시하는 도면.
도 16은 도 15에 도시된 정보 기록 소자의 제2 게이트 전극 양단에 어떠한 전압도 인가되지 않는 상태를 도시하는 도시하는 단면도.
도 17는 도 15에 도시된 정보 기록 소자의 제1 게이트 전극 양단에 어떠한 전압도 인가되지 않는 상태를 도시하는 도시하는 단면도.
도 18은 한 쌍의 자성체가 서로 접촉하는 구조를 도시하는 도면.
도 19는 중간층이 쌍의 자성체 사이에 개재되는 구조를 도시하는 도면.
도 20은 정보 기록 소자의 셀의 사이즈 L 및 기록 캐리어를 구동하도록 사용될 수 있는 구동 자계 H 사이의 관계를 도시하는 도면.
도 21은 본 발명을 실시하는 자기 기능 소자의 예를 도시하는 평면도.
도 22는 도 21에서의 X1에서 X2 선을 따라 절취된 단면도로서, 특히 본 발명을 실시하는 예시적인 자기 기능 소자를 도시하는 도면.
도 23은 두개의 상호 수직 방향(x 및 y 방향)으로 자화 성분을 측정하는 방법을 도시하는 도면.
도 24는 자기 기능 소자의 두개의 상호 수직 방향(x 및 y 방향)으로 자화의 히스테리시스의 측정 결과를 도시하는 도면.
도 25는 반자성 기판 상에 형성된 Ni-Fe 합금의 박막의 자화 곡선을 도시하는 도면.
도 26은 자기 기능 소자의 가동 자성층의 자화 방향을 도시하는 도면으로, 특히 도전층에 전류가 흐를 때의 자화 방향을 도시하는 도면.
도 27은 도전층에 공급되는 전류의 온/오프 상태가 스위치될 때 두개의 상호 수직 방향(x 및 y 방향)으로 자기 기능 소자의 자화의 시간 변화 측정 결과를 도시하는 도면.
도 28은 적층 구조로 된 도전층의 구조를 개략적으로 도시하는 도면.
도 29는 미세 미립자 산란 구조로 된 도전층의 구조를 개략적으로 도시하는 도면.
도 30은 가동 자성층의 자화 방향의 스위칭 동작 결과가 전기 출력으로서 얻어질 때 자기 기능 소자 및 그의 주변 회로의 구조를 도시하는 도면.
도 31a 및 31c는 부논리 1회 기록가능형 정보 기록 소자의 구동 원리를 예시하는 개략적 도면으로, 도 31a는 리셋 상태를, 도 31b는 온 상태를, 도 31c는 세트 상태를 도시하는 도면.
도 32a 및 32c는 정논리 1회 기록가능형 정보 기록 소자의 구동 원리를 예시하는 개략적 도면으로, 도 32a는 리셋 상태를, 도 32b는 온 상태를, 도 32c는 세트 상태를 도시하는 도면.
도 33a 및 33d는 덮어쓰기형 정보 기록 소자의 구동 원리를 예시하기 위한 개략도로서, 도 33a는 가동 자성층의 자화 방향이 우편 방향으로 유지되는 상태를 도시하고, 도 33b는 가동 자성층의 자화 방향을 좌편 방향으로 재기록하는 상태를 도시하며, 도 33c는 가동 자성층의 자화 방향이 좌편 방향으로 유지되는 상태를 도시하며, 도 33d는 가동 자성층의 자화 방향을 우편 방향으로 재기록하는 상태를 도시하는 도면.
도 34는 본 발명을 실시하는 예시적인 가변 저항 소자를 도시하는 도면.
도 35는 한 쌍의 자성체가 서로 접촉하는 구조를 도시하는 도면.
도 36은 중간층이 쌍의 자성체 사이에 개재되는 구조를 도시하는 도면.
도 37은 예시적인 교환 접속형 솔리드 자성 메모리를 도시하는 도면.
도 38은 정보 기록 소자의 셀의 사이즈 L 및 기록 캐리어를 구동하도록 사용될 수 있는 구동 자계 H 사이의 관계를 도시하는 도면.
도 39는 예시적인 교환 접속형 솔리드 자성 메모리의 메모리 셀의 확대도.
도 40a 및 40e는 도 39에 도시된 메모리 셀의 구동 원리를 예시하는 도면으로서, 도 40a는 기억 캐리어의 자화 방향이 우편 방향으로 유지되는 상태를 도시하고, 도 40b는 전류가 제2 y방향 구동선을 구성하는 제2 도전층에만 단지 흐를수 있게 되는 상태를 도시하고, 도 40c는 기억 캐리어의 자화 방향을 좌편 방향으로 재기록하는 상태를 도시하며, 도 40d는 전류가 제1 y방향 구동선을 구성하는 제1 도전층에만 단지 흐를수 있게 되는 상태를 도시하며, 도 40e는 기억 캐리어의 자화 방향을 우편 방향으로 재기록하는 상태를 도시하는 도면.
도 41은 본 발명을 실시하는 교환 접속형 솔리드 자성 메모리에서의 어드레싱 방법을 예시하는 도면.
도 42는 접속 제어층으로서 반도체층의 사용으로 반도체층을 통하여 자기 구동의 상태를 도시하는 도면.
도 43은 접속 제어층으로서 유전체층의 사용으로 유전체층을 통하여 자기 구동의 상태를 도시하는 도면.
도 44는 접속 제어층으로서 유전체층의 사용으로 복수의 유전체층을 통하여 자기 구동의 상태를 도시하는 도면.
도 45는 서로 적층된 자성층 및 반강자성층으로 이루어진 다중층 접속 제어층의 구조를 개략적으로 도시하는 도면.
도 46은 반강자성 물질에 분산된 자성 미립자로 이루어진 접속 제어층의 구조를 개략적으로 도시하는 도면.
도 47은 본 발명을 실시하는 접속 제어층의 제조 공정을 도시하는 제1 개략도.
도 48은 본 발명을 실시하는 접속 제어층의 제조 공정을 도시하는 제2 개략도.
도 49는 본 발명을 실시하는 접속 제어층의 제조 공정을 도시하는 제3 개략도.
도 50은 본 발명을 실시하는 접속 제어층의 제조 공정을 도시하는 제4 개략도.
도 51은 본 발명을 실시하는 접속 제어층의 제조 공정을 도시하는 제5 개략도.
도 52는 4×4 메모리 셀을 갖는 교환 접속형 솔리드 자성 메모리의 평면도.
도 53은 도 52의 원형부 S를 도시하는 확대도이며, 특히 단일 메모리 셀의 평면 구조를 도시하는 도면.
도 54는 도 52에 도시된 교환 접속형 솔리드 자성 메모리에서의 어드레싱 동작을 확증하기 위한 메모리 셀에서의 기록 후 커 현미경을 통한 측정 결과를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
110 : 자기 기능 소자
111 : 글래스 기판
112 : 고정 자성층
113 : 도전체층
114 : 전극
116 : 절연층
117 : 가동 자성층
140 : 정보 기록 소자
도면을 참조하여, 본 발명의 바람직한 실시예가 상세히 설명된다.
1. 제1 실시예
제1 실시예에서, 강자성 물질에 의한 자성 영역은 자성 물질 및 반도체 물질을 포함하는 혼합 물질의 스페이서 영역에 의해 분할되고 자극이는 분할된 자화 영역 사이의 자성 상호반응을 가변시키도록 외부로부터 스페이서 영역에 인가되어 하나 이상의 자화 영역의 자화를 제어한다. 자화를 제어하기 위한 방법, 정보 기록 방법 및 상기 기본 개념을 이용한 정보 기록 소자가 이하 설명된다.
1-1 자화 제어 방법의 원리
우선, 자화 제어 방법의 기본 원리가 도 3a 및 3b를 참조하여 설명된다.
도 3a를 참조하면, 강자성 물질로 형성된 자화 영역(11), 자성 물질 및 반도체 물질을 포함하는 혼합 물질로 형성된 스페이서 영역(20), 및 강자성 물질로 형성된 자화 영역(12)이 자화 영역(11,12) 사이에 샌드위치된 스페이서 영역(20)으로 구성된 구조를 제공하기 위해 서로 적층된다. 만약, 이러한 적층 구조에서, 스페이서 영역(20)에 포함된 반도체의 전도 대역의 전자 또는 밸런스 전자 대역의 양의 정공의 집중이 가변되면, 이러한 캐리어를 통해 자화 영역 사이의 RKKY 상호반응이 변화된다. 그러므로, 자화 영역(11) 및 반대측 자화 영역(12) 사이의 자기 접속은 스페이서 영역(20)의 캐리어 집중을 제어함으로써 제어될 수 있다.
그래서, 외부 자극이 도 3에서의 화살표 A1으로 가리켜진 바와 같이, 스페이서 영역(20)에 인가되어 스페이서 영역(20)에 포함된 반도체의 전도 대역의 전자 또는 밸런스 전자 대역의 양의 정공의 집중을 가변시키고 따라서 자화 영역(11 및 12) 사이에 상호반응되어 자화 영역(11 및 12)의 자화를 제어한다.
자화를 제어하기 위해 자화 영역(11, 12) 간의 자기 상호 반응을 변화시킴으로써, 도 3a에 도시된 평행 상태에서 도 3b에 도시된 반-평행 상태로 자화 영역(11)의 자화 M1 방향 및 자화 영역(12)의 자화 M2 방향의 전환을 야기시킬 수 있다.
스페이서 영역(20)의 캐리어 농도가, 캐리어를 주입하기 위해 스페이서 영역(20) 양단에 전압을 인가하고 스페이서 영역(20)상에 광을 조사하거나, 또는 스페이서 영역(20)의 온도를 조절함으로써 조절될 수 있다는 것을 알아야 한다. 즉, 자화 영역(11, 12)의 자화를 조절하기 위하여 스페이서 영역(20)을 자극하기 위해서는, 캐리어 주입, 광 조사 또는 온도 조절에 의한 전기 자극이 사용될 수 있다.
본 실시예에서, 자성체는 스페이서 영역에 포함되어, 스페이서 영역(20)이 두껍더라도 자화 영역들 간의 자기 상호 반응을 생성한다. 스페이서 영역에 포함된 자성체를 갖는 특정예가 도 4 내지 도 6을 참조하여 이하 설명된다.
도 4는, 자기 반도체(21)가 스페이서 영역(20)에 사용되는 합성 재료로서 사용되는 예를 도시한다. 자기 반도체(21)는 자기 이온(21B)이 반도체 매트릭스(21A)로 산재되는 이러한 구조를 갖는다. 이 때, 자화 영역(11)은 자기 반도체(21)의 반도체 매트릭스(21A)를 거쳐 자기 이온(21B)과 결합된다. 이 자기 이온(21B)은 다른 자기 이온(21B)에 결합된다. 이 결합은, 자화 영역(11)이 대향측 자화 영역(12)에 결합될 때까지 반복된다. 즉, 자화 영역(11 및 12)은 반도체 매트릭스(21A) 및 자기 이온(21B)을 거쳐 상호 간접적으로 결합된다.
일반적으로, 캐리어 농도에 의존한 자기 결합의 발생 및 여기 현상은 H. Ohno et al, Phys. Rev, Lett. 68 91992) 2664에 기재된 바와 같이 자기 반도체에 두드러진다. 이 현상은 캐리어-유도된 강자성이라 한다. 따라서, 인접한 자기 이온(21B)에의 자기 이온(21B) 결합 상태는 자기 반도체(21)의 캐리어 농도에 의해 변조될 수 있다. 따라서, 도 4에 도시된 적층된 구조에 따라, 자화 영역(11 및 12) 간의 간접 자기 결합은 자화 영역(11 및 12)의 자화 방향을 조절하기 위하여 자기 반도체(21)의 캐리어 농도를 조절함으로써 조절될 수 있다.
이와 같이, 자기 반도체(21)는 스페이서 영역(20)에 사용되는 합성 재료로서 사용되면, 자화 영역(11, 12)은 반도체 매트릭스(21A) 및 자기 이온(21B)을 거쳐 상호 간접적으로 결합될 수 있으므로, 자기 상호 반응은, 스페이서 영역(21)이 두껍더라도 자화 영역들 간에 유도될 수 있다. 즉, 스페이서 영역(20)을 위해 자기 반도체(21)를 사용함으로써, 스페이서 영역(20)의 두께가 증가되지만 자화 영역(11, 12)의 자화를 조절할 수 있게 된다.
자기 반도체(21)용 재료는 II-IV계, III-V계 또는 칼코겐계, 또는 EuTe 또는 EuS와 같은 이른바 반-자기 반도체일 수 있다. 이는 자기 반도체(21)에 함유된 자기 이온(21B)의 농도가 캐리어 농도 조절에 의해 자기 이온들 간의 자기 결합 상태의 조절을 가능케하면 충분하다.
도 5는 강자성 미립자로 구성된 자기 클러스터(22)를 반도체(23) 내부로 인공적으로 배치할 시 얻어지는 매체가 스페이서 영역(20)에 사용되는 합성 재료로서 사용되는 실시예를 도시한다. 자기 클러스터(22)는 도 4의 자기 이온(21B)의 것과 유사한 기능을 하여 도 4에 도시된 예에 의해 실현된 것과 유사한 효과를 실현한다.
반도체(23)로서, 비정질 또는 결정체 Si 또는 Ge로 구성된 반도체는 사용될 수 있다. 반도체(23)로서, 복합 반도체, 산화물 반도체 또는 혼합 결정 반도체가 사용될 수 있다. 이는 자기 모멘트를 나타내는 자기 클러스터(22)의 재료가 Fe, Co 또는 Ni, 그 합금, 희토류 원소, 또는 희토류 원소를 함유한 합금이 사용될 수 있다. 반도체(23)의 캐리어 농도를 조절함으로써 자기 클러스터(22)에 의해 자기 클러스터들 간의 자기 결합 상태가 조절되면, 자기 클러스터(22)의 크기, 모양 또는 밀도에는 어떠한 제약도 없다.
본 실시예에서, 자기 반도체는 반도체(23) 대신에 이용될 수 있다. 자기 반도체가 반도체(23) 대신에 이용되면, 도 4의 실시예에서와 같이 자기 클러스터(22)에 의한 동작뿐 아니라, 자기 이온에 의한 동작이 표시될 수 있다.
도 6은 도 4 및 도 5에 도시된 것과 유사한 효과가 스페이서 영역(20)에 사용되는 합성 재료로서 함께 적층된 강자성막(24) 및 반도체막(25)으로 구성된 다층막을 이용함으로써 실현된다. 이 경우에, 자화 영역(11)은 인접한 반도체막(25)을 거쳐 자화 영역(21)에 가장 근접한 강자성막(24)에 결합된다. 이 강자성막(24)은 가장 근접한 다른 강자성막(24)에 결합된다. 이 결합은, 대향 자화 영역(12)이 실현될 때까지 반복된다. 즉, 자화 영역(11) 및 대향측 자화 영역(12)은 함께 적층된 강자성막(24) 및 반도체막(25)으로 구성된 다층막을 거쳐 상호 간접적으로 결합된다.
강자성막(24) 및 반도체막(25)에 함께 적층할 때 얻어지는 다층막에서, 강자성막들 간의 자기 결합 상태는, 예를 들면, E.E. Fullerton et al, J. Magn. & Magn. Mater. 117 (1992)에 기술된 바와 같이, 캐리어 농도 또는 반도체막(25)에 따라 변화된다. 따라서, 강자성막(24) 및 이에 인접하는 다른 강자성막(24) 간의 결합 상태는 반도체막(25)의 캐리어 농도에 의해 변조될 수 있다. 따라서, 반도체막(25)의 캐리어 농도를 조절함으로써, 자화 영역(11) 및 대향측 자화 영역(12) 간의 간접 자기 결합은 자화 영역(11, 12)의 자화 방향을 조절하도록 조절될 수 있다.
반도체막(25)은 Si 또는 Ge와 같이, 비정질 또는 결정 반도체로 형성될 수 있다. 반도체막(25)은 복합 반도체, 산화물 반도체 또는 혼합된 결정 반도체로 형성될 수 있다. 이는, Fe, Co, 또는 Ni, 그 합금, 희토류 원소, 또는 희토류 원소를 함유한 합금과 같이, 자기 모멘트를 나타내는 강자성막(24)의 재료가 사용될 수 있으면 충분하다. 또한, 강자성막(24) 또는 반도체막(25)에 의해 강자성막들 간의 자기 결합 상태가 반도체막(25)의 캐리어 농도를 조절함으로써 조절되면, 그들의 막 두께 또는 적층 기간에는 어떠한 제약도 없다.
본 실시예에서, 자기 반도체막은 반도체막(25) 대신에 사용될 수 있다. 자기 반도체막이 반도체막(25) 대신에 사용되면, 도 4의 실시예에서와 같이, 자기 클러스터(25)에 의한 동작뿐 아니라, 자기 이온에 의한 동작이 표시된다.
한편, 도 4 내지 도 6에 도시된 구조가 사용되면, 자화 영역(11, 12)의 자화는, 예를 들면, 10㎚ 이상의 스페이서 영역(20) 두께로 조절될 수 있으며, 종래에서와 같이 2.5㎚ 이하의 두께로 설정될 필요가 없다. 그 이유는, 반도체를 거쳐 강자성체들 간의 결합력이 강자성체 간의 거리로서 지수함수적으로 증가되는 동안, 강자성체 간에 있으면 간접 결합은 자성체를 거쳐 발생한다.
상세하게는, 도 4에 도시된 실시예에서, 스페이서 영역(20)에 제공된 자기 이온(21B)은 매체로서 동작하여, 스페이서 영역(20)의 두께가 증가되지만 자화 영역(11 및 12) 간의 간접 결합을 실행한다. 도 5에 도시된 실시예에서, 스페이서 영역(20)에 제공된 자기 클러스터(22)는 매체로서 기능하여, 스페이서 영역(20)의 두께가 증가되지만 자화 영역(11 및 12) 간의 간접 결합을 실행한다. 도 6에 도시된 실시예에서, 스페이서 영역(20)에 제공된 강자성막(24)은 매체로서 기능하여, 스페이서 영역(20)의 두께가 증가되지만 자화 영역(11 및 12) 간의 간접 결합을 실행한다.
도 7은 자화 영역(11)이 스페이서 영역(20)에 포함된 자성체를 거쳐 다른 자화 영역(12)에 간접적으로 결합된다. 이 도면에서, 종 및 횡축은 스페이서 영역(20)의 두께(자화 영역들 간의 거리) 및 자화 영역들 간의 교환 결합 정수를 가리킨다. 스페이서 영역(20)의 두께 및 교환 결합 정수 간의 이러한 관계는 약 0.5㎚ 만큼 단계별로 변경된 스페이서 영역(20) 두께에 대한 복수의 샘플을 제공하고, 예를 들면, 자기 공진 방법에 의해 이들 샘플들의 교환 결합 정수를 측정함으로써 검사될 수 있다.
도 7에서, 실선 A는, 스페이서 영역(20)으로서 강자성막(24) 및 반도체막(25)의 다층막을 이용하는 경우, 스페이서 영역(20)의 두께, 즉 자화 영역들 간의 거리 및 교환 결합 정수 간의 관계를 나타낸다. 각각의 강자성막(24)의 자기 모멘트가 상호 병렬로 배열되는, 즉 자화 영역(11)의 자화 방향이 다른 자화 영역(12)의 것과 평행하다고 가정한다. 달리 말하면, 도 7은 자화 영역(11)이 그들 간에 강자성막(24)을 거쳐 다른 자화 영역(12)에 강자성적으로 결합된다.
한편, 도 7은 또한 비교를 위하여, 스페이서 영역(20)이 반도체로만 구성될때를 도시한다. 즉, 도 7에서의 실선 B는, 스페이서 영역(20)이 반도체로만 형성되는 경우, 스페이서 영역(20)의 두께, 즉 자화 영역들 간의 거리, 및 교환 결합 정수 간의 관계를 도시한다.
도 7을 참조하여, 스페이서 영역(20)이 반도체로만 형성되면, 교환 결합 정수는 스페이서 영역(20)의 두께가 증가됨에 따라 지수함수적으로 감쇠된다. 스페이서 영역(20)의 두께가 약 2.5㎚ 이상이면, 자화 영역들 간의 결합이 매우 약하되어 실질적으로 유용한 소자가 구성될 수 없다. 따라서, 종래에는 스페이서 영역(20)의 두께는 2.5㎚ 이하로 설정되어야 한다.
반대로, 함께 적층된 강자성막(24) 및 반도체막(25)으로 구성된 다층막이 스페이서 영역(20)으로서 사용되면, 도 7에 도시된 바와 같이, 강자성막(24)이 스페이서 영역(20)에 제공되기 때문에, 매 적층 기간마다 결합이 유지될 수 있다. 스페이서 영역(20)으로서 자성체 및 반도체 재료를 포함한 합성 재료를 이용함으로써, 자화 영역(11)이 매체로서 동작하는 자성체를 거쳐 대향측 자화 영역(12)에 직접적으로 결합될 수 있다. 즉, 강자성막(24) 및 반도체막(25)으로 구성되는 합성 재료가 스페이서 영역(20)으로 사용되면, 스페이서 영역(20)은 종래보다 크게 두꺼울 수 있다.
따라서, 본 발명을 적용함으로써, 스페이서 영역(20)은 종래보다 두꺼울 수 있다. 스페이서 영역(20)이 약 10㎚ 이상의 두께를 가지면, 스페이서 영역(20)의 양측 상에 자화 영역(11, 12)으로 구성된 구조는 현재의 미세한 공정 기술로 충분히 준비될 수 있다. 더욱이, 스페이서 영역(20)의 두께가 약 10㎚ 이상이면, 반도체 및 강자성체 간의 인터페이스 상의 쇼트키 장벽의 형성으로 인해 결핍층 형성의 문제를 극복할 수 있어 캐리어가 스페이서 영역(20)으로 주입되도록 한다.
도 4 내지 도 6에 도시된 구조중에서, 도 4에 도시된 구조는, 스페이서 영역이 제조를 용이하게 하기 위해 균일 단상 구조인 장점을 갖는다. 또한, 도 5에 도시된 구조는 다른 세기의 자기 결합의 다수 경로를 갖는다. 따라서, 자기 결합은 증가하는 결합 세기 순서로 경로를 제거함으로써 점차 감소될 수 있다. 즉, 도 5에 도시된 구조는 아날로그 동작의 실현하는데 유리하다. 도 6의 구조는, 바람직한 특성의 보다 높은 재생가능성을 허용하도록 보다 용이하게 조절될 수 있다는 장점을 갖는다. 더욱이, 도 6에 도시된 구조에 따라, 특성 또는 재료 설계의 매칭이 막 두께 또는 적층 기간을 변화시킴으로써 용이하게 실현될 수 있다.
상기 설명에서, RKKY 상호 반응에 의해 결합하는 예가 예로서 제공된다. 그러나, 간접 상호 반응의 원리는, 자화 영역들 간의 결합 상태가 스페이서 영역(20)의 캐리어 농도를 조절함으로써 변조될 수 있는 조건이 일치된다고 가정하면, RKKY 상호 반응 등에 의해 한정되지 않는다. 즉, 본 발명은 터널 전자에 의해 변조된 결합 또는 반도체의 국부화된 레벨에 의한 결합에 적용될 수 있다. 터널 전자에 의해 변조된 결합은, 예를 들면, P. Bruno, Phys. Rev. B49(1994) 13231에 개시되어 있는 한편, 반도체의 국부화된 레벨에 의한 결합은, 예를 들면, S.Toscano et al, J. Magn. & Magn. Mater. 114 91992) L301에 기재되어 있다.
1-3 정보 기록 소자 및 정보 기록 방법
상술된 자화 조절 방법을 이용하는 정보 기록 소자 및 정보 기록 방법이 도 8 내지 도 17을 참조하여 설명된다.
우선, 정보 기록 소자 및 정보 기록 방법의 제 1 예가 도 8 내지 도 11을 참조하여 설명된다. 한편, 정보 기록 소자(30)는 자화 영역의 자화 방향에 따라 이중-레벨 기록을 수행할 수 있는 단일 기록형 정보 기록 소자이다.
도 8 및 도 9를 참조하면, 정보 기록 소자(30)는 기판(31)상에 형성되는 고정 자성층(32), 고정 자성층(32)상에 형성되는 스페이서층(33), 스페이서층(33)상에 형성되는 가동 자성층(34) 및 절연체(35)를 거쳐 스페이서층(33)상에 형성되는 게이트 전극(36)을 포함한다.
정보 기록 소자(30)에서, 고정 자성층(32)은 스페이서층(33)의 양측상에 배치된 자화 영역들중 하나를 나타내고, 사전-설정된 방향으로 항상 고정되는 자화 M3 방향을 갖는다. 이 고정 자성층(32)은 바람직하게 충분히 높은 강자성체의 강자성체, 상세하게는, 약 1kOe 이상의 보자력을 갖는 강자성체로 형성되므로, 자화 M3 방향은 보통의 환경에서 존재할 수 있는 약한 자기장에 의해 변경되지 않을 것이다.
가동 자성층(34)은 스페이서층(33)의 양측상에 놓인 다른 자화 영역을 나타내고, 기록하기 위한 정보에 따라 자화 M4의 가변 방향을 갖는다. 가동 자성층(34)의 모양 또는 재료는 그 보자력이 고정 자성층(32)의 것보다 낮도록 선택된다. 가동 자성층(34)은, 강한 단일축 자기 이방성을 나타내고 고정 자성층(32)의 자화 방향에 대해 자화 M4의 반-평행 방향을 갖기 위해, 예를 들면, 자기장의 자화에 의해 처리된다.
스페이서층(33)은 강자성체로 형성되는 자화 영역을 분리하기 위한 스페이서 영역으로 동작한다. 즉, 본 정보 기록 소자(30)에서, 고정 자성층(32)에 의해 형성된 자화 영역 및 가동 자성층(34)은 자성체 및 반도체 재료를 포함한 합성 재료로 구성된 스페이서층(33)에 의해 분리된다. 스페이서층(33)을 구성하는 합성 재료는, 도 4를 참조하여 설명된 바와 같이, 자기 반도체로 형성되거나, 또는 도 5를 참조하여 설명된 바와 같이, 반도체 또는 자기 반도체내에 배치된 강자성 미립자로 형성될 수 있다. 대체적으로, 합성 재료는, 도 6을 참조하여 설명된 바와 같이, 강자성막, 반도체막 또는 자기 반도체막으로 구성된 다층막에 의해 역시 형성될 수 있다.
한편, 본 발명에 따른 정보 기록 소자(30)에서, 스페이서층(33)은 두께가 증가될 수 있다. 상세하게는, 10㎚ 이상의 두께를 가질 수 있다. 스페이서층(33)의 막 두께가 10㎚ 이상이면, 스페이서층(33)의 매우 얇은 두께로 인하여 제조시 또는 캐리어 주입시 어려운 문제를 회피할 수 있다.
게이트 전극(36)은 금과 같이, 도전체로 형성되고, 절연층(35)을 거쳐 스페이서층(33)에 대향하여 장착된다.
게이트 전극(36)에 전압이 인가되면, 절연층(35)을 경유하여 게이트 전극(36)에 대향하는 스페이서층(33)의 부분에 캐리어들이 집중된다.
게이트 전극(36)에 아무런 전압도 인가되지 않는 정보 기록 소자(30)의 초기 상태에서는, 즉 게이트 전극 VG=0의 상태에서는, 도 8 및 도 9에 도시된 바와 같이 고정 자성층(32)의 자화 M3의 방향이 가동 자성층(34)의 자화 M4의 방향에 대하여 반평행(反平行)하다.
정보 기록 소자(30) 상에 정보를 기록할 때는, 도 10 및 도 11에 도시된 바와 같이 게이트 전극(36)에 선정된 전압 V가 인가된다(게이트 전극 VG=V). 게이트 전극(36)에 전압이 인가되면, 고정 자성층(32)과 가동 자성층(34) 사이에 배치된 스페이서층(33)의 캐리어 농도가 변화하고, 그 결과 고정 자성층(32)과 가동 자성층(34)간의 자기 결합 상태가 변화한다. 낮은 보자력(coercivity)의 가동 자성층(34)이 토크를 받게 되고, 그에 따라 가동 자성층(34)의 자화 M4의 방향이 반전된다. 가동 자성층(34)은 강한 단축 자기 이방성을 갖기 때문에 일단 반전된 자화는 안정되고, 따라서 게이트 전극(36)에의 전압 V의 인가가 중단된 후에도 그 상태가 유지된다.
따라서, 정보 기록 소자(30)에 있어서, 가동 자성층(34)의 자화 M4의 방향은 자계를 이용하지 않고도 제어될 수 있으며, 따라서 가동 자성층(34)의 자화의 방향에 따라서 2-레벨 정보가 기록될 수 있다.
도 12 내지 도 14를 참조하여 정보 기록 소자 및 정보 기록 방법의 제2 실시예를 설명한다. 도 12 내지 도 14에 도시된 정보 기록 소자(40)는 복수의 고정 자성층들을 채용함으로써 정보 재기록을 가능케 하는 정보 기록 소자이다. 이 정보 기록 소자(40)에서는, 상술한 정보 기록 소자에서와 같이 자화 영역의 자화의 방향에 의해 2진값 기록이 실현될 수 있다.
도 12를 참조하면, 이 정보 기록 소자(40)는 기판(41)의 일부 상에 형성된 제1 고정 자성층(42), 기판(41)의 다른 일부 상에 형성된 제2 고정 자성층(43), 제1 고정 자성층(42)으로부터 제2 고정 자성층(43)까지 연장되어 형성된 스페이서층(44), 및 스페이서층(44) 상에 형성된 가동 자성층(45)을 포함한다. 이 정보 기록 소자(40)는 또한 스페이서층(44)의 일부 상에 절연층(46)을 경유하여 형성된 제1 게이트 전극(47) 및 스페이서층(44)의 다른 일부 상에 다른 절연층(46)을 경유하여 형성된 제2 게이트 전극(49)을 포함한다.
정보 기록 소자(30)에서의 고정 자성층(32)과 유사하게, 고정 자성층들(42, 43)은 높은 보자력의 자성체로 형성되고, 항상 고정된 자화의 방향을 갖도록 고정된다. 이 정보 기록 소자(40)에서는, 제1 고정 자성층(42)의 자화 M5의 방향은 제2 고정 자성층(43)의 자화 M6의 방향에 대하여 반평행하다.
상술한 정보 기록 소자(30)에서의 가동 자성층(34)과 유사하게, 가동 자성층(45)은 기록할 정보에 따라서 가변적인 자화 M7의 방향을 가진다. 즉, 이 가동 자성층(42)의 형상 또는 재료는 고정 자성층들(42, 43)의 보자력보다 낮은 보자력을 갖도록 선택된다. 또한, 가동 자성층(45)은 강한 단축 자기 이방성을 갖고 고정 자성층들(42, 43)의 자화의 방향에 대하여 평행 또는 반평행한 자화 M7의 방향을 갖도록 예를 들면 필드내 막형성법(in-field film forming method)에 의해 형성된다. 본 실시예에서는, 가동 자성층(45)의 자화 M7의 방향은 초기 상태에서 제1 고정 자성층(42)의 자화 M5의 방향에 대하여 평행하고 제2 고정 자성층(43)의 자화 M6의 방향에 대하여 반평행하다.
스페이서층(44)은 강자성체로 형성된 자화 영역을 분할하는 스페이서 영역으로서 작용한다. 즉, 본 정보 기록 소자(40)에서는, 제1 고정 자성층(42), 제2 고정 자성층(43) 및 가동 자성층(45)에 의해 형성된 자화 영역은 스페이서층(44)에 의해 분할된다. 이 스페이서층(44)은 자성체와 반도체를 함유하는 합성 재료로 형성된다. 스페이서층(44)을 구성하는 합성 재료는 도 4를 참조하여 설명한 자성 반도체, 도 5를 참조하여 설명한 강자성 미립자들이 분산되어 있는 반도체 또는 자성 반도체, 또는 도 6에 도시된 바와 같이 강자성막, 반도체막 또는 자성 반도체막을 함께 적층하여 이루어지는 다층막으로 형성될 수 있다.
본 발명에 따른 정보 기록 소자(40)에서는, 스페이서층(44)은 증가된 막 두께, 구체적으로는 10nm 이상의 막 두께로 이루어질 수 있다. 스페이서층(44)의 막 두께가 10nm 이상이면, 과도하게 얇은 스페이서층의 두께로 인해 생길 수 있는 제조의 곤란성 또는 캐리어 주입의 곤란성의 문제를 극복할 수 있다.
제1 게이트 전극(47) 또는 제2 게이트 전극(49)은 금과 같은 도전체로 형성된다. 제1 게이트 전극(47)은 절연층(46)을 경유하여 스페이서층(44)에 대향하고 절연층(46) 및 스페이서층(44)을 경유하여 제1 고정 자성층(42)에 대향하도록 배치된다. 제2 게이트 전극(49)은 절연층(48)을 경유하여 스페이서층(44)에 대향하고 절연층(48) 및 스페이서층(44)을 경유하여 제2 고정 자성층(43)에 대향하도록 배치된다.
제1 게이트 전극(47)에 전압이 인가되면, 절연층(46)을 경유하여 제1 게이트 전극(47)에 대향하는 스페이서층(44)의 부분 근처에 캐리어들이 집중된다. 환언하면, 제1 전극(47)에 전압이 인가되면, 가동 자성층(45)과 제1 고정 자성층(42)간의 스페이서층(44)에 캐리어들이 집중된다.
제2 게이트 전극(49)에 전압이 인가되면, 절연층(48)을 경유하여 배치된 스페이서층(44)의 근처에 캐리어들이 집중된다. 바꾸어 말하자면, 가동 자성층(45)과 제2 고정 자성층(43)간의 스페이서층(44)에 캐리어들이 집중된다.
본 정보 기록 소자(40)에서는, 가동 자성층(45)의 자화 M7의 방향은 제1 게이트 전극(47)과 제2 게이트 전극(49)에 인가되는 전압을 제어함으로써 반복적으로 반전될 수 있다. 이하에서는 가동 자성층(45)의 자화 M7의 방향을 반복적으로 반전시키는 동작에 대하여 설명한다.
제1 게이트 전극(47) 또는 제2 게이트 전극(49)에 아무런 전압도 인가되지 않는 초기 상태에서는, 가동 자성층(45)의 자화 M7의 방향은 도 12에 도시된 바와 같이 제1 고정 자성층(42)의 자화 M5의 방향에 대하여 평행하고, 제2 고정 자성층(43)의 자화 M6의 방향에 대하여 반평행하다.
이 상태에서 도 13에 도시된 바와 같이 제2 게이트 전극(49)에 선정된 전압 V2가 인가되면, 제2 게이트 전극(49)의 게이트 전극 VG2는 V2이다(VG2=V2). 이에 따라 가동 자성층(45)과 제2 고정 자성층(43) 사이에 배치된 스페이서층(44)의 캐리어 농도가 변화하여 가동 자성층(45)과 제2 고정 자성층(43)간의 자기 결합 상태가 변화한다. 따라서, 낮은 보자력의 가동 자성층(45)에 토크가 가해져서 가동 자성층(45)의 자화 M7의 방향이 반전된다. 즉, 가동 자성층(45)의 자화 M7의 방향은 도 13에 도시된 바와 같이 제1 고정 자성층(42)의 자화 M5의 방향에 대하여 반평행하고 제2 고정 자성층(43)의 자화 M6의 방향에 대하여 평행하다. 가동 자성층(45)은 강한 단축 자기 이방성을 보이기 때문에 이렇게 반전된 자화는 안정되고, 따라서 이 자화의 상태는 제2 게이트 전극(49)에의 전압 V2의 인가가 중단된 후에도 유지된다.
가동 자성층(45)의 자화의 방향이 제1 고정 자성층(42)의 자화 M5의 방향에 대하여 반평행하고 제2 고정 자성층(43)의 자화 M6의 방향에 대하여 평행할 때, 도 14에 도시된 바와 같이 제1 게이트 전극(47)에 선정된 전압 V1이 인가되어 제1 게이트 전극(47)의 게이트 전압 VG1이 V1과 같게 된다(VG1=V1). 이에 따라 가동 자성층(45)과 제1 고정 자성층(42) 사이에 배치된 스페이서층(44)의 캐리어 농도가 변화하여 가동 자성층(45)과 제1 고정 자성층(42)간의 자기 결합 상태가 변화한다. 따라서, 낮은 보자력의 가동 자성층(45)에 토크가 가해져서 가동 자성층(45)의 자화 M7의 방향이 반전된다. 즉, 가동 자성층(45)의 자화 M7의 방향은 도 14에 도시된 바와 같이 제1 고정 자성층(42)의 자화 M5의 방향에 대하여 평행하고 제2 고정 자성층(43)의 자화 M6의 방향에 대하여 반평행하다. 가동 자성층(45)은 강한 단축 자기 이방성을 보이기 때문에 이렇게 반전된 자화는 안정되고, 따라서 이 자화의 상태는 제1 게이트 전극(47)에의 전압 V1의 인가가 중단된 후에도 유지된다.
따라서, 본 정보 기록 소자(40)에서는, 가동 자성층(45)의 자화 M7의 방향은 자계를 이용하지 않고도 제1 게이트 전극(47) 또는 제2 게이트 전극(49)에 전압을 인가함으로써 제어될 수 있으므로 가동 자성층(45)의 자화의 방향에 따라서 2-레벨 정보의 기록이 가능하다. 더욱이, 본 정보 기록 소자(40)에서는, 가동 자성층(45)의 자화 M7의 방향은 제1 게이트 전극(47)에 선정된 전압 V1을 인가하거나 또는 제2 게이트 전극(49)에 선정된 전압 V2를 인가함으로써 반복적으로 반전될 수 있다. 즉, 정보 기록 소자(40)는 반복적으로 정보를 재기록할 수 있다.
도 15 내지 도 17을 참조하여 정보 기록 소자 및 정보 기록 방법의 제2 실시예를 설명한다. 한편, 정보 기록 소자(50)는 복수의 고정 자성층들을 이용함으로써 정보의 재기록을 가능케 하는 소자이다. 본 정보 기록 소자(50)에서는, 정보 기록 소자(30 및 40)와 유사하게, 자화 영역의 자화의 방향에 따라서 2-레벨 기록이 이루어질 수 있다.
도 15를 참조하면, 이 정보 기록 소자(50)는 기판(51) 상에 형성된 제1 고정 자성층(52), 이 고정 자성층(52) 상에 형성된 제1 스페이서층(53), 이 제1 스페이서층(53) 상에 형성된 가동 자성층(54), 이 가동 자성층(54) 상에 형성된 제2 스페이서층(55), 및 이 제2 스페이서층(55) 상에 형성된 제2 고정 자성층(56)을 포함한다. 이 정보 기록 소자(50)는 또한 제1 스페이서층(53)의 일부 상에 절연층(57)을 경유하여 형성된 제1 게이트 전극(58), 및 제2 스페이서층(55)의 일부 상에 절연층(59)을 경유하여 형성된 제2 게이트 전극(60)을 포함한다.
본 정보 기록 소자(50)에서는, 고정 자성층들(52, 53)은 고정 자성층들(42, 43)과 같이 높은 보자력의 자성체로 형성되고 항상 동일한 자화의 방향으로 배향되도록 고정된다. 본 정보 기록 소자(50)에서는, 제1 고정 자성층(52)의 자화 M8의 방향은 제2 고정 자성층(56)의 방향에 대하여 반평행하도록 설정된다.
가동 자성층(45)과 유사하게, 가동 자성층(54)은 기록할 정보에 따라서 가변적인 자화 M10의 방향을 갖는다. 즉, 본 가동 자성층(54)의 형상 또는 재료 타입은 고정 자성층들(52 또는 56)보다 보자력이 낮도록 선택된다. 또한, 가동 자성층(54)은 강한 단축 자기 이방성을 갖고 고정 자성층들(52, 56)의 자화의 방향에 대하여 평행 또는 반평행한 자화 M10의 방향을 갖도록 예를 들면 필드내 막형성법에 의해 형성된다. 본 실시예에서는, 가동 자성층(54)의 자화 M10의 방향은 초기 상태에서 제1 고정 자성층(52)의 자화 M8의 방향에 대하여 평행하고 제2 고정 자성층(56)의 자화 M9의 방향에 대하여 반평행하다.
제1 스페이서층(53) 및 제2 스페이서층(55)은 강자성체로 형성된 자화 영역을 분할하는 스페이서 영역으로서 작용한다. 즉, 본 정보 기록 소자(50)에서는, 제1 고정 자성층(52), 제2 고정 자성층(56) 및 가동 자성층(54)에 의해 형성된 자화 영역은 제1 스페이서층(53) 및 제2 스페이서층(55)에 의해 분할된다. 이 스페이서층들(53, 55)은 자성체와 반도체를 함유하는 합성 재료로 형성된다. 스페이서층들(53, 55)을 구성하는 합성 재료는 도 4를 참조하여 설명한 자성 반도체, 도 5를 참조하여 설명한 강자성 미립자들이 분산되어 있는 반도체 또는 자성 반도체, 또는 도 6에 도시된 바와 같이 강자성막, 반도체막 또는 자성 반도체막을 함께 적층하여 이루어지는 다층막으로 형성될 수 있다.
본 발명에 따른 정보 기록 소자(50)에서는, 스페이서층들(53, 55)은 증가된 막 두께, 구체적으로는 10nm 이상의 막 두께로 이루어질 수 있다. 스페이서층들(53, 55)의 막 두께가 10nm 이상이면, 과도하게 얇은 스페이서층들(53, 55)의 두께로 인해 생길 수 있는 제조의 곤란성 또는 캐리어 주입의 곤란성의 문제를 극복할 수 있다.
제1 게이트 전극(58) 또는 제2 게이트 전극(60)은 금과 같은 도전체로 형성된다. 제1 게이트 전극(58)은 절연층(57)을 경유하여 제1 스페이서층(53)에 대향하고 절연층(57) 및 제1 스페이서층(53)을 경유하여 제1 고정 자성층(52)에 대향하도록 배치된다. 제2 게이트 전극(60)은 절연층(59)을 경유하여 스페이서층(55)에 대향하고 절연층(59) 및 스페이서층(55)을 경유하여 가동 자성층(54)에 대향하도록 배치된다.
제1 게이트 전극(58)에 전압이 인가되면, 절연층(57)을 경유하여 제1 게이트 전극(58)에 대향하는 제1 스페이서층(53)의 부분 근처에 캐리어들이 집중된다. 환언하면, 제1 게이트 전극(58)에 전압이 인가되면, 절연층(57)과 제1 고정 자성층(52)간의 제1 스페이서층(53)에 캐리어들이 집중된다.
제2 게이트 전극(60)에 전압이 인가되면, 절연층(59)을 경유하여 배치된 제2 스페이서층(55)의 근처에 캐리어들이 집중된다. 환언하면, 절연층(59)을 경유하여 제2 게이트 전극(60)에 대향하는 제2 스페이서층(55)의 부분에 캐리어들이 집중된다. 즉, 제2 게이트 전극(60)에 전압이 인가되면, 가동 자성층(54)과 제2 고정 자성층(56)간의 제2 스페이서층(55)에 캐리어들이 집중된다.
본 정보 기록 소자(50)에서는, 가동 자성층(54)의 자화 M10의 방향은 제1 게이트 전극(58)과 제2 게이트 전극(60)에 인가되는 전압을 제어함으로써 반복적으로 반전될 수 있다. 이하에서는 가동 자성층(54)의 자화 M10의 방향을 반복적으로 반전시키는 동작에 대하여 설명한다.
제1 게이트 전극(58) 또는 제2 게이트 전극(60)에 아무런 전압도 인가되지 않는 초기 상태에서는, 가동 자성층(54)의 자화 M10의 방향은 도 15에 도시된 바와 같이 제1 고정 자성층(52)의 자화 M8의 방향에 대하여 평행하고, 제2 고정 자성층(56)의 자화 M6의 방향에 대하여 반평행하다.
이 상태에서 도 16에 도시된 바와 같이 제2 게이트 전극(60)에 선정된 전압 V2가 인가되면, 제2 게이트 전극(60)의 게이트 전극 VG2는 V2이다(VG2=V2). 이에 따라 가동 자성층(54)과 제2 고정 자성층(56) 사이에 배치된 스페이서층(55)의 캐리어 농도가 변화하고 나아가서 가동 자성층(54)과 제2 고정 자성층(56)간의 자기 결합 상태가 변화한다. 이에 따라 낮은 보자력의 가동 자성층(54)에 토크가 가해져서 가동 자성층(54)의 자화 M10의 방향이 반전된다. 즉, 가동 자성층(54)의 자화 M10의 방향은 도 16에 도시된 바와 같이 제1 고정 자성층(52)의 자화 M8의 방향에 대하여 반평행하고 제2 고정 자성층(56)의 자화 M9의 방향에 대하여 평행하다. 가동 자성층(54)은 강한 단축 자기 이방성을 보이기 때문에 이렇게 반전된 자화는 안정되고, 따라서 이 자화의 상태는 제2 게이트 전극(60)에의 전압 V2의 인가가 중단된 후에도 유지된다.
가동 자성층(54)의 자화의 방향이 제1 고정 자성층(52)의 자화 M8의 방향에 대하여 반평행하고 제2 고정 자성층(56)의 자화 M9의 방향에 대하여 평행할 때, 도 17에 도시된 바와 같이 제1 게이트 전극(58)에 선정된 전압 V1이 인가되어 제1 게이트 전극(58)의 게이트 전압 VG1이 V1과 같게 된다(VG1=V1). 이에 따라 가동 자성층(54)과 제1 고정 자성층(52) 사이에 배치된 제1 스페이서층(53)의 캐리어 농도가 변화하고 나아가서 가동 자성층(54)과 제1 고정 자성층(52)간의 자기 결합 상태가 변화한다. 이에 따라 낮은 보자력 자성층(54)에 토크가 가해져서 가동 자성층(54)의 자화 M10의 방향이 반전된다. 즉, 가동 자성층(54)의 자화 M10의 방향은 도 17에 도시된 바와 같이 제1 고정 자성층(52)의 자화 M8의 방향에 대하여 평행하고 제2 고정 자성층(56)의 자화 M9의 방향에 대하여 반평행하다. 가동 자성층(54)은 강한 단축 자기 이방성을 보이기 때문에 이렇게 반전된 자화는 안정되고, 따라서 이 자화의 상태는 제1 게이트 전극(58)에의 전압 V1의 인가가 중단된 후에도 유지된다.
따라서, 본 정보 기록 소자(50)에서는, 가동 자성층(54)의 자화 M10의 방향은 자계를 이용하지 않고도 제1 게이트 전극(58) 또는 제2 게이트 전극(60)에 전압을 인가함으로써 제어될 수 있으므로 가동 자성층(54)의 자화의 방향에 따라서 2-레벨 정보의 기록이 가능하다. 더욱이, 본 정보 기록 소자(50)에서는, 가동 자성층(54)의 자화 M10의 방향은 제1 게이트 전극(58)에 선정된 전압 V1을 인가하거나 또는 제2 게이트 전극(60)에 선정된 전압 V2를 인가함으로써 반복적으로 반전될 수 있다. 즉, 정보 기록 소자(50)는 반복적으로 정보를 재기록할 수 있다.
도 12 내지 도 17에 도시된 정보 기록 소자들 중에서, 도 12 내지 도 14에 도시된 정보 기록 소자(40)는 그 상면에 가동 자성층(45)을 가지므로 가동 자성층(45)의 자화 M7의 방향의 변화가 용이하게 판독될 수 있다는 장점이 있다. 다른 한편으로, 도 15 내지 도 17에 도시된 정보 기록 소자(50)는 도 12 내지 도 14에 도시된 정보 기록 소자(40)에 비하여 보다 적은 표면 면적을 필요로 하므로 회로 집적도를 높일 수 있다는 장점이 있다.
상술한 정보 기록 소자들(30, 40, 50)에서는, 사용된 가동 자성층들(34, 45, 54)이 단축 자기 이방성을 보이므로 2-레벨 기록이 허용된다. 그러나, 사용된 가동 자성층들은 자화의 배향에 관련하여 3 또는 그 이상의 최소 이방성 에너지 점들을 가질 수 있다. 자화의 배향에 관련하여 3 또는 그 이상의 최소 이방성 에너지 점들을 가진 가동 자성층들이 사용되면, 단일 가동 자성층에 의하여 3 또는 그 이상의 값들의 다치 기록이 가능하다.
위에서 상세히 설명한 바와 같이, 스페이서 영역 내에 자성체를 함유함으로써, 스페이서 영역이 보다 두꺼운 두께로 이루어지더라도 강자성체로 형성된 자화 영역들에 걸쳐서 자기 교호 작용을 발생시킬 수 있다. 즉, 스페이서 영역 내에 자성체를 함유함으로써, 스페이서 영역이 증가된 두께로 이루어지더라도 자화 영역의 자화가 제어될 수 있다. 즉, 본 발명의 상술한 제1 특징을 적용함으로써, 자계를 이용하지 않고도 자화를 제어할 수 있는 자화 제어 방법, 및 이 자화 제어 방법을 이용한 정보 기록 소자 및 정보 기록 방법을 실현할 수 있다. 그 결과, 액세스 시간이 신속하고, 회로 집적도를 높일 수 있고, 많은 수의 재기록 회수를 갖고, 불휘발성이며 크로스토크가 없는 이상적인 고체 메모리가 실현된다.
2. 제2 실시예
본 발명의 제2 특징은 도전체를 함유하는 도전체층이 복수의 자성층들 사이에 배치되도록 적층되고, 적층된 어셈블리의 도전체층들을 통하여 전류가 흐름으로써 자성층들의 자화의 방향을 제어하게 되어 있는 구성에 적용된다. 이하에서는, 본 발명에 따른 자화 제어 방법, 정보 기능 소자, 정보 기록 방법, 정보 기록 소자 및 가변 저항 소자의 바람직한 실시예들을 상세히 설명하겠다.
2-1 자화 제어 방법의 원리
우선, 자화 제어 방법의 기본 원리가 설명된다. 본 실시예에서, 자화의 반전은 외부로부터의 자계의 애플리케이션에 좌우되지 않고 고체 물질의 자계 상호 반응(교환 상호 반응)을 구동력으로서 이용하여 자성층내에 디바이스의 구성 요소로서 유도된다. 자화의 반전이 유도되는 자성층은 자화 방향이 반전되기 때문에 '가동 자성층'으로서 명명되거나, 정보 기록 소자가 고려 중이라면 '기록 매체'로 명명될 수 있다.
교환 상호 반응은 강자성 물질의 내부에 단방향성으로 정렬된 자성 모멘트의 소오스이다. 한 쌍의 자성체(100, 101)가 서로 접촉하고 있는 경우, 교환 상호 반응은 자성체들(100, 101)가 서로 접촉됨으로써 인터페이스(102)를 통하여 부재들 사이에서 작용한다. 자성체들(100, 101)이 서로 직접적으로 접촉하지 않고 중간층(103)이 이 부재들 사이에 중첩되는 경우, 교환 상호 반응은 중간층(103)을 통하여 자성체들(100, 101) 간에 작용할 수도 있다. 물론, 중간층(103)이 자성체인 경우, 층(103)은 교환 상호 반응을 전달한다. 그러나, 중간층(103) 자체가 Au와 같은 비자성 금속, 또는 Si 또는 Ge과 같은 반도체인 경우, 교환 상호 반응은 중간층(103)을 통하여 전달됨이 틀림없다. 또한, RKKY와 같은 교환 상호 반응 전달의 소오스에 대한 이론이 제안되고 있다.
본 명세서에서는 이 교환 상호 반응을 활용하여 자성체의 자화 방향을 제어한다. 교환 상호 반응의 장점을 취하여 자화 방향을 제어하는 방법은 특정 실시예를 취하여 설명된다.
도 19에 나타난 바와 같이, 자성체(100, 101)가 서로 직접적으로 접촉하지는 않지만, 중간층(103)에 의해 분리된다고 가정한다. 또한, 자성체(100)가 변하기 쉬운 자화 방향을 가진 소프트 자성체인 반면에, 자성체(101)는 고정된 자화 방향을 가진 영구 자석이라고 가정한다. 게다가, 자성체들(100, 101) 간의 중간층(103)이 강자성체이지만 낮은 퀴리 온도 Tc(자성 상태가 무질서하게 되는 온도 이하)라고 가정한다.
중간층(103)의 퀴리 온도 Tc보다 높은 온도이고, 중간층(103)이 자성 질서가 결핍되어 자성체(101)의 영향이 자성체(100)에 전달되지 않게 함에 따라 자성체(100)의 자화가 외부 자계의 영향 하에서 임의의 배향이 되도록 한다. 퀴리 온도 Tc보다 훨씬 더 낮은 온도인 경우, 중간층(103)의 자성 질서가 유도되어 자성체들(100, 101)의 자화 방향을 정렬하는 상호 반응이 중간층(103)을 통하여 작용하도록 한다. 자성체(101)가 영구 자석이기 때문에, 아직까지 임의의 방향으로 배향된 자성체(100)의 자화 방향은 자성체(101)의 자화 방향의 배향을 따라 변화된다. 이 자성체(100)의 자화 방향의 변화는 외부 자계에 의해 유도되지 않지만, 고체 물질의 교환 상호 반응 동작에 의해 유도된다.
본 발명에 따르면, 자성체의 자화 방향은 교환 상호 반응을 구동력으로 하여 제어된다. 그러나, 본 발명에 따르면, 교환 상호 반응은 전술된 경우에서와 같이, 주위 온도 대신에 전기적 입력에 의해 제어된다.
본 발명에 따른 자기 기능 소자는 교환 상호 반응을 구동력으로 하여 자화 방향을 변화시키는 동작을 이용하는 소자이다. 바꾸어 말하자면, 본 발명에 따른 자기 기능 소자는 자성 물질와 전기 입출력 단자들을 포함하는 복수의 박막의 다층 구조로 이루어진 소자이다. 강자성 물질의 자화 방향의 변화는 강자성 물질에 인가된 외부 자계의 변화에 의해 유도되는 것이 아니라 고체 물질의 교환 상호 반응의 변화에 따라 유도된다.
즉, 본 발명의 제2 특징에 있어서, 자성체의 자화 방향은 고체 물질의 교환 상호 반응을 구동력으로 하여 제어된다. 교환 상호 반응을 활용함으로써, 정보 기록 소자로 구성된다.
자화 방향이 적정 정도로 변화하기 쉬운 수십 Oe의 보자력을 가진 자성체(이하, 자성체 A로서 명명됨)는 기록 매체로서 사용되는 반면, 영구 자석에 의해 형성된 자성체(이하, 자성체 B로서 명명됨)는 기록 매체 상에 기록하기 위한 구동력으로서 사용된다. 자성체 A의 자화 방향에 따라, 2진값 기록을 포함하는 다중값 기록이 구현된다.
교환 상호 반응은, 자화 방향이 변화하기 쉬운 수십 Oe의 보자력을 가진 자성체 A를 사용하는 경우 기록 매체로서 사용되고, 영구 자석의 자성체 B를 기록 매체 상에 기록하기 위한 구동 소오스로서 사용하는 경우는 이하에 설명된다.
자성체 A와 B는 자성체의 볼륨 보다 큰 접촉면을 가진 적층막이며 효과적으로 교환 상호 반응을 전달할 수 있다고 가정한다. 다음 설명에서, 자화 방향이 변하기 쉬운 수십 Oe의 보자력을 가진 자성체 A의 층은 기록 캐리어로서 사용되기 때문에 기록 캐리어 층이라고 명명된다. 또한, 자화 방향이 일정하게 되도록 영구 자석으로 형성된 자성체 B의 층이 고정되기 때문에, 고정된 자성층이라고 명명된다. 본 발명에서는 정보 기록 소자의 사이즈를 감소시키기 위한 노력을 행하기 때문에, 기록 캐리어 층들은 단일 자기 영역 구조를 가진다고 가정된다.
일반적으로, 2개의 층들 간의 교환 상호 반응에 의한 포텐셜 에너지 Uex는 자성체들 A와 B 간의 인터페이스의 영역 S에 비례한다. 기록 캐리어 층들의 자화 방향이 θ이고 고정된 자성층의 자화 방향이 θflx인 경우, 포텐셜 에너지 2개의 층들 간의 교환 상호 반응에 의한 포텐셜 에너지 Uex는 다음 수학식 4로 표현된다.
여기서, J는 계수를 지칭한다.
한편, 기록 캐리어 층은 외부 자계 H에서 외부 자계 H에 기인한 포텐셜 에너지(지만(Zeeman) 에너지) Uz를 가진다. 이 포텐셜 에너지 Uz는 다음 수학식 5로 표현된다.
여기서, Ms는 포화 자속 밀도이고, t는 두께이며 θH는 외부 자계 H의 방향이다.
전술된 수학식들 4와 5로부터 알 수 있는 바와 같이, 교환 상호 반응에 의한 포텐셜 에너지 Uex와 포텐셜 에너지 Uz는 동일 형태이다. 즉, 외부 자계와 유사하게 교환 상호 반응은 기록 캐리어 층들의 자화 방향을 변경시키는 동작을 가진다. 따라서, 교환 상호 반응의 크기는 자속 등가치 Hex로서 다루어질 수 있다. 즉, θflx와 θH는 동일값이고 Uex는 Uz와 동일한 경우, 수학식 6이 다음과 같게 되어 자계로서 계산된 교환 상호 반응의 크기는 수학식 7과 같이 표현될 수 있다.
기록 캐리어 층들의 보자력 Hc가 자속 등가치 Hex보다 작은 경우, 자화의 반전이 교환 상호 반응에 의해 생성될 수 있다.
지금 까지, 도전체 내에 전류를 흐르게 함으로써 유도되는 자속은 기록 매체를 횡단하도록 인가된다. 기록 매체를 횡단하도록 인가될 수 있는 자속 H의 강도는 전술된 바와 같이 수학식 8로 표현된다. 즉, 도전체를 통하여 전류가 흐름으로써 자계가 기록 캐리어를 가로질러 인가되는 경우, 이용될 수 있는 자계의 크기는 도전체의 지름 D'에 비례한다.
한편, 수학식 8로부터 알 수 있는 바와 같이, 교환 상호 반응에 의한 자화 반전 동작은 계면의 표면적에 좌우되지 않는다. 따라서, 소자 사이즈가 미세화되는 기술 동향의 과정에서, 본 발명에 따른 교환 상호 반응에 의한 자화 반전의 동작이 종래의 자계 애플리케이션 동작을 능가할 때가 반드시 온다.
교환 상호 반응의 값으로서 J = 0.05mJ/m2, 기록 캐리어의 두께 t는 t = 10nm이고 기록 캐리어층의 포화 자속 밀도 Ms는 Ms= 1T이며, 이들 값들을 수학식 7에 대입하면, 자속 등가치 Hex는 Hex= 5000 A/m = 630 Oe가 되도록 한다. 한편, 전술된 수학식 8에 나타난 자계 강도 H가 630 Oe가 되도록 하는 것은 지름 D' = 0.4㎛일 경우이다.
즉, 본 발명에 따른 자화 제어 방법이 도전체를 통하여 전류가 흐를 때 발생된 자계를 이용하는 방법보다 효과적인 소자 사이즈는 서브-미크론 영역이다. 최근 기술 동향을 고려할 경우, 디자인 루울은 예를 들면 매우 가까운 장래에 자기 메모리의 서브미크론 오더(submicron order)가 도달될 것이 틀림없다. 따라서, 본 발명에 따른 자화 제어 방법은 도전체를 통하여 전류가 흐를 때 발생된 자계를 활용하는 방법을 능가하게 될 것이 분명하다.
도 20은 편의상 정보 기록 소자의 셀 사이즈 L과 도전체를 통하여 전류가 흐를 때 발생된 자계를 활용하는 전류 자계 시스템과 고체 물질의 교환 상호 반응을 활용하는 교환 결합 시스템용 기록 캐리어를 구동하는데 사용될 수 있는 구동 자계 H 간의 관계를 나타낸다. 도 20에서, 실선 A와 파선 B은 각기 전류 자계 시스템과 교환 결합 시스템을 지칭한다. 전류 자계 시스템에서, 도전체의 지름 D'는 셀 사이즈의 0.8배가 되도록 한다.
전류 자계 시스템을 나타내는 도 20을 참조하면, 셀의 사이즈가 작아질 수록, 도전체로부터 인가될 수 있는 자계는 더 작아진다. 한편, 적층 구조에서 교환 결합 동작이 셀 사이즈에 따라 좌우되지 않기 때문에, 교환 결합 시스템은 디자인 루울이 미세하게 될 수록 더 가치를 발휘한다.
교환 상호 반응의 자계 등가치 Hex가 전술된 바와 같이 셀 사이즈에 따라 좌우되지 않기 때문에, 기록 캐리어의 자화를 제어하도록 교환 상호 반응이 활용되는 조건하에서, 디자인 루울이 더 미세하게 된다고 할지라도, 보자력 Hc이 더 큰 얇은 자성막이 기록 매체로서 사용될 수 있다. 구체적으로, 도 20으로부터 알 수 있는 바와 같이, 수십 Oe를 초과한 보자력을 가진 얇은 자성막은 셀 사이즈가 극도로 작아진다고 할지라도 기록 캐리어로서 사용될 수 있다. 한편, 포화 자속 Ms의 값이 낮아지면, 기록 캐리어의 보자력이 더 증가할 수 있다. 게다가, 본 발명에 적용되는 자화 반전 동작은 2개의 접촉 재료 간에 생성된 교환 상호 반응에 따라 좌우되기 때문에, 인접한 소자들에 생성된 혼선을 피할 수 있다.
2-2 소자의 특정 실시예
전술된 원리를 활용하는 본 발명에 따른 소자의 특정 실시예는 이하에 설명된다.
도 21과 도 22는 본 발명의 자기 기능 소자의 일례를 나타낸다. 도 21과 도 22를 참조하면, 자기 기능 소자(110)은 글래스 기판(111) 상에 형성된 고정 자성층(112), 이 고정 자성층(112) 상에 형성된 도전층(113), 이 도전층(113)의 양 끝단에 접속된 전극들(114, 115), 및 절연층(116)을 개재하여 도전층(113) 상에 형성된 가동 자성층(117)을 포함한다.
고정 자성층(112)은 높은 보자력을 가진 산화 자성 물질로 형성되고, 일정한 자화 방향에 고정되어 있다. 즉, 고정 자성층(112)은 소자가 일정한 자화 방향을 가진다는 의미에서 '고정 자성층'이라고 명명된다. 이와는 반대로, 가동 자성층(117)은 보자력이 낮은 자성 물질로 형성된다. 본 발명의 자기 기능 소자(110)를 이용하여, 가동 자성층(117)의 자화 방향을 제어할 수 있다. 즉, 가동 자성층(117)은 층(117)이 변하기 쉬운 자화 방향을 가진다는 의미에서 '가동 자성층'이라고 명명된다.
도전 물질로 형성된 도전층(113)은 고정 자성층(112)과 가동 자성층(117) 간의 자기 결합 상태를 제어하는데 사용된다. 즉, 도전층(113)은 가동 자성층(117)을 가진 고정 자성층(112)의 자성 결합 상태를 제어하는 층이라고 말할 수 있다.
본 발명의 자기 기능 소자(110)를 이용하여 도전층(113)을 거쳐 전극들(114, 115)을 통해 전류가 흐르도록 하여 가동 자성층(117)의 자화 방향을 제어하는 고정 자성층(112)과 가동 자성층(117) 간의 교환 상호 반응을 변경한다. 바꾸어 말하자면, 전기적인 입력에 의해 교환 상호 반응을 제어하는 본 발명의 자기 기능 소자(11)을 이용하여 자기 방향을 제어하는 것이 가능하다.
한편, 자기 기능 소자(110)에서, 전기 저항값이 높은 산화 물질로 형성된 고정 자성층(112)은 도전층(113)의 하부층으로서 제공되는 반면, 전기 저항값이 높은 절연층(116)은 도전층(113) 상에 놓여지도록 배열된다. 높은 전기 저항값을 가진 층을 상부층으로서 형성하고 도전층(113)을 하부층으로서 형성함으로써, 또는 증폭 소자로서 사용될 수 있다.
2-2-1-1 자기 기능 소자를 제조하는 방법
5원 마그네트론 스퍼터링 장치를 이용하여, 자기 기능 소자(110)이 실제적으로 생산되었다. 제조 절차는 다음과 같다:
(i) 고체 자성층의 형성
우선, 코발트-페라이트(cobalt-ferrite) 박막의 고정 자성층(112)은 BK-7의 글래스 기판 상에 형성되었다. 구체적으로, 고발트-페라이트 박막은 수직 또는 y 방향으로 사각 개구 20㎛와 수평 방향1 또는 x 방향으로 220㎛을 가진 제1 마스크를 통해 250℃로 가열된 글래스 기판(111) 상에 피착된다. 코발트-페라이트막은 RF-마그네트론 스퍼터링에 의해, CoFe2O4소결된 타겟을 이용하여 피착률 0.3 nm/s에서 300 nm의 두께로 피착된다. 스퍼터링 가스로서 O2가 10％ 혼합된 Ar이 사용되고 스퍼터링 가스 압력이 3 mTorr에서 20 sccm의 레이트로 공급된다.
(ii) 도전층의 형성
Cr과 Fe-Ag막이 반복되는 다층막으로서의 도전층(113)이 고정 자성층(112) 상에 형성되었다. 구체적으로, 15°의 중심각을 각기 가지며 Fe 타겟 상에 배열된 6개의 섹터 형태의 Ag 플레이트로 구성된 Fe-Ag 모자이크 타겟은 고정 자성층(112)이 형성된 글래스 기판(111)과 동일한 시간에 스퍼터링된 Cr 타겟이 각 타겟 상에 교대로 적층되도록 하여 실내 온도에서 글래스 기판(111) 상에 반복적으로 Cr막과 Fe-Ag 막이 피착되게 한다. Cr막들은 각기 0.9 nm의 두께를 가지고 Fe-Ag 막들은 각기 1.5 nm의 두께를 가지도록 막 두께를 조절한다. Fe-Ag 막이 우선 고정 자성층(112) 상에 피착되고 Fe-Ag 막이 16주기와 반분 퇴적하여 Fe-Ag 막이 최상층으로서 피착되도록 퇴적 순서를 조정한다.
(iii) 절연층의 형성
다음으로, 알루미늄 산화물의 절연층(116)이 도전층(113) 상에 형성되었다. 구체적으로, 20㎛×20㎛의 개구를 가진 정사각형 개구를 가진 Mo 마스크는 피착된 패턴의 중심에 정렬되고 이 상부에 Al 박막이 더 피착되었다. 그리고나서, 스퍼터링 장치의 기판 에칭 기능을 이용하여, Al 박막을 플라즈마 산화하여 절연층(116)을 형성하였다. 이 Al 박막의 플라즈마 산화는 O2가 5％가 혼합된 Ar 분위기에서 10 mTorr의 가스 압력에서 수행되었다.
(iv) 가동 자성층의 형성
다음으로, Ni78Fe22합금 박막으로 구성된 가동 자성층(117)은 절연층(116) 상에 형성되었다. 구체적으로, 3㎛×3㎛의 정사각형 개구를 가진 Mo 마스크는 글래스 기판(111) 상의 피착된 패턴으로 배열되었다. 이 글래스 기판(111)은 160℃로 가열되고 이 상부에는 110 nm의 막 두께를 가진 Ni78Fe22합금 박막(110)이 피착되었다. Ni78Fe22합금 박막은 패턴의 수직측에 평행한 방향으로(y 방향으로) 50 Oe의 자계를 인가함으로써 피착되는데, 이는 두께가 10 nm인 Ni78Fe22합금 박막에 자성 이방성을 일치시키기 위한 것이다.
(v) 전극의 형성
다음으로, Au 전극들(114, 115)은 도전층(113)의 양 끝단 상에 형성되었다. 구체적으로, Au 박막들을 100 ㎛의 깊이, 100 ㎛의 폭 및 200 ㎛의 두께를 가진 사이즈로 피착하여 도전층(113)의 양 끝단에 적층되게 하는 것인데, 즉 이미 피착된 패턴의 좌우측 끝단에 피착하는 것이다.
(vi) 고정 자성층의 자화
최종적으로, 실내 온도에서 패턴의 수평측에 평행한 방향(x 방향)으로 전자석에 의해 2 kOe의 자계가 인가되어 x 방향으로 배열된 고정 자성층(112)의 자화 방향으로 도 21과 도 22에 나타난 자기 기능 소자(110)를 완성한다.
2-2-1-2 교환 상호 반응의 확인
다음으로, 가동 자성층(117)의 자화 히스테리시스를 관찰하기 위해 외부 자계를 전술된 바와 같이 제조된 자기 기능 소자(110)를 가로질러 인가하여 교환 상호 반응의 존재 결과를 확인하였다. 그 결과는 다음과 같다.
가동 자성층(117)의 자화 히스테리시스를 관찰하기 위해, 재료 표면층의 자화에 비례하는 자기 광학적 커 효과(MOKE)가 활용되었다. 구체적으로, 한 세트의 MOKE 측정 장치는 x-z 평면으로 배치하였고 다른 세트의 MOKE 측정 장치는 y-z 평면으로 배치하여, x 방향의 자화 성분에 비례하고 y 방향의 자화 성분에 비례하는 커(Kerr) 회전각을 측정한다.
x 방향의 Kerr 회전각을 측정하기 위한 MOKE 측정 장치는 도 23에 나타난 바와 같이, x-z 방향으로 배치된 670 nm의 파장을 가진 가시광 레이저를 조사하는 반도체 레이저(121x), 편광자(122x), 제1 렌즈(123x), 제2 렌즈(124x), 편광자(125x) 및 광 검출기(126x)로 구성된 광 시스템을 포함한다. MOKE 측정 장치는 편광자(122x)와 제1 렌즈(123x)를 통해 자기 기능 소자(110)의 가동 자성층(117)에 반도체 레이저(121x)에 의해 조사된 레이저 광을 조사하고 가동 자성층(117)로부터 반사된 광은 제2 렌즈(124x)와 편광자(125x)를 통해 광검출기(126x)에 의해 검출되어 x 방향의 자화 성분에 비례하는 커 회전각을 측정하게 된다. 자기 기능 소자(110)의 가동 자성층(117) 상에 조사된 레이저 광의 입사각과 레이저 광의 편광면은 가동 자성층(117)에 의한 MOKE만을 효과적으로 검출할 수 있도록 설정하여야 한다.
y-방향의 Kerr 회전각도를 측정하기 위한 MOKE 측정 장치는, 도 23에 도시된 바와 같이, y-z 평면상에 배치되는 파장 670nm의 가시광 레이저를 방사하기 위한 반도체 레이저(121y)와, 광편광기(122y), 제1 렌즈(123y), 제2 렌즈(124y), 광편광기(125y), 및 광검출기(126y)를 포함한 광학 시스템을 포함한다. MOKE 측정 장치는 반도체 레이저(121y)에 의해 방상된 레이저 광을 편광기(122y)와 제1 렌즈(123y)를 통해 자기 기능 소자(110)의 가동 자성층(117)에 비추고, 가동 자성층(117)으로부터 반사된 광은 제2 렌즈(124y)와 광편광기(125y)를 경유하여 광검출기(126y)에 의해 검출되어 y-방향의 자화 성분에 비례한 Kerr 회전 각도가 측정된다. 자기 기능 소자(110)의 가동 자성층(117)에 비추어지는 레이저 광의 입사각과 레이저 광의 편광면은 이동 자기 층(117)에 기인한 MOKE만이 효율적으로 검출될 수 있도록 지정된다.
가동 자성층(117)의 자화 히스테리시스를 관측하기 위해, 가변 크기 및 가변 방향의 외부 자기장이 자기 기능 소자(110)에 인가되었다. 외부 자기장은, 도 23에 도시된 바와 같이, 자기 기능 소자(110)의 양면에 배치된 한 쌍의 코일들(127, 128)에 의해 자기 기능 소자를 가로질러 인가되었다. 자기 기능 소자(110)에 인가된 자기장의 크기 및 방향은 코일들(127, 128)을 통해 흐르는 전류와 코일들(127, 128)의 위치들을 변화시킴으로써 변화되었다.
한편, 평면내 고정 자성층(112)의 자화 커브는 바이브레이팅 샘플 마그네토미터 VSM을 사용하여 측정되었다. 자화 커브는 포화 보자력 1,060 Oe로써, 만족할만한 직사각 형태를 나타내는 것으로 관측되었다. 이에 따라, MOKE에 의한 가동 자화층(117)의 자화 히스테리시스는 +x 방향으로 자화된 고정 자성층(112)의 자화 상태 변화를 유발하지 않도록 인가된 세기 ±50 Oe까지의 자기력에 대해 관찰되었다. 4개 타입들의 자화 히스테리시스가 관찰되었는데, 그들은 가동 자성층(117)에 흐르는 전류가 없을 때 x-방향의 자화 히스테리시스, 가동 자성층(117)에 흐르는 전류가 없을 때 y-방향의 자화 히스테리시스, 가동 자성층(117)에 흐르는 전류가 있을 때 x-방향의 자화 히스테리시스, 그리고 가동 자성층(117)에 흐르는 전류가 있을 때 y-방향의 자화 히스테리시스이다.
첫째, 도전체층(113)에 전류가 공급되지 않을 때의 자화 히스테리시스가 관찰되었다. x-방향 및 y-방향의 자화 히스테리시스의 관찰 결과가 도 24의 상부 좌측 및 상부 우측에 각각 도시되어 있다. 도 24의 상부 좌측에 도시된 x-방향 자화 히스테리시스는 좌측으로 좌우 대칭 이동을 나타내는 히스테리시스 커브를 나타낸다. 이로부터, 가동 자성층이 +x 방향의 자화에 민감한 바이어스를 받게된다. 반면, 도 24의 상부 우측에 나타낸 y 방향의 자화 히스테리시스는, 도전체층(113)에 흐르는 전류가 없을 때, y-방향의 제로 자기장에서 잔여 자화가 극도로 작음을 나타낸다. 이로부터, 제로 자기장에서는 가동 자성층(117)의 자화 방향이 실질적으로 x-방향으로 회전됨을 알 수 있었다.
그런 다음, 전류 1.2mA가 도전체층(113)에 보내졌을 때, 가동 자성층(117)의 자화 히스테리시스가 관찰되었다. x 방향과 y 방향의 자화 히스테리시스의 관찰 결과는 하부 좌측과 하부 우측에 각각 도시된다. 이 관찰 결과들로부터 알 수 있는 바와 같이, 만일 도전체층(113)을 통해 전류가 공급되면 가동 자성층(117)은 y 방향으로 쉬운 자화 특성을 나타낸다.
한편, 이동 자성층(117)의 자화 히스테리시스를 관찰하기 위해 전류 공급이 지속적이지 않다면, 가동 자성층(117)은 도 24의 상부측에 도시된 자화 히스테리시스를 나타낸다. 이것은 가동 자성층(117)을 통해 전류가 공급되는지 않되는지에 의해 가역 특성이 변화됨을 나타낸다.
비교를 위해, Ni-Fe 합금 박막이 비-자기성 기판상에 형성되었고, Ni-Fe 합금 박막의 자화 히스테리시스가 관찰되었다. 그 결과들은 도 25에 도시되어 있다. 이러한 관찰에 사용된 샘플들은, 가동 자성층(117)을 형성하는 경우에서와 같이, 자기장이 y-방향으로 인가되는 분위기에서 글래스 기판 상에 직접 Ni-Fe 박막 합금 막들을 피착시켜 준비되었다. 자기장이 y-방향으로 인가되는 분위기에서 준비된 Ni-Fe 합금 박막의 y 방향 자화 커브는 큰 포화 보자력 및 큰 잔여 자기를 나타내었는데, 이것은 y-방향으로 자화가 쉬운 자기 비등방성이 이 Ni-Fe 합금 박막 내에 형성된 것을 나타낸다.
도 25로부터 알 수 있는 바와 같이, 자기장 내에서 배치되는 Ni-Fe 합금 박막은 인가된 자기장의 방향으로 자화가 용이한 축을 갖는다. 그러므로, 자기 기능 소자(110)의 가동 자성층(117)은 그 자체가 y-방향의 자화 용이축을 갖는다. 도 24에 나타낸 관찰 결과의 특성은 하부층으로부터의 이러한 효과를 반영하는 것으로 생각된다.
도전체층(113)을 통해 전류가 공급되지 않는다면, 가동 자성층(117)은 x-방향으로 자화가 쉽도록 제로 자기장으로 바이어스된다. 이것은 자화 방향을 얼라인하는 강자기 상호 반응이 +x 방향으로 자화된 하부층으로부터 전파됨을 암시한다. 반면에, 도전체층(113)을 통해 전류가 공급되면, 가동 자성층(117)은 도 25에 도시된 비교 샘플들의 관찰 결과와 유사한 특성을 나타내지 때문에, 가동 자성층 자체에 적당한 특성을 뚜렷이 나타낸다. 이로부터, 도전체층(113)을 통해 전류를 흐르게 함으로써, 하부층으로부터의 효과가 약화됨을 알 수 있다.
상술한 관찰 결과들은 가동 자성층(117)과 가동 자성층(117)의 하부층인 고정 자성층(112) 사이의 상효 작용 교환이 존재함을 나타내고, 이러한 교환 상호 반응은 도전체층(113)에 전류를 공급함으로써 약화됨을 나타낸다.
2-2-1-3 스위칭 동작의 확인
도 26은 도 24에서 판독된 제로 자기장 상태에서 각 방향들의 자화 성분들과 판독된 비율로부터 평가된 가동 자성층(117)의 자화 벡터의 방향을 나타낸다. 도 26에서, 벡터들 A와 B는 전류가 흐르는 상태에서, 그리고 전류가 흐르지 않는 상태에서 각각 가동 자성층(117)의 자화 벡터의 방향들을 나타낸다.
도 26으로부터 가동 자성층(117)의 자화는 그 절대치가 변화되지 않고 자화 방향이 x 방향과 이루는 각도가 대략 20°와 대략 85°사이에서 스위치됨이 나타남을 알 수 있다. 가동 자성층(117)의 자화 벡터는 도전체층(113)에 공급되는 전류를 온/오프함으로써 두개의 방향들 사이에서 스위치됨이 확인되었다.
스위칭 동작의 확인시, 도 23에 도시된 두 세트의 MOKE 측정 장치들이 동시에 사용되었고, 도전체층(113)에의 전류 온/오프가 스위치되었고 가동 자성층(117)의 x 방향 자화 성분에 비례한 x 방향 Kerr 회전 각도와 이동 가능 자성층(117)의 y 방향 자화 성분에 비례한 y 방향 Kerr 회전 각도가 감시되었다.
도 27에 도시된 결과에서, θk-x는 x-방향의 Kerr 회전 각도를 나타내고, θk-y는 y-방향의 Kerr 회전 각도를 나타내고, I는 도전체층(113)에 공급된 전류를 나타낸다. 도 27에서 알 수 있는 바와 같이, 가동 자성층(117)의 자화 방향에 있어서 도전체층(113)에 공급된 전류 온/오프 동작과 동기화되는 변화를 관찰하는 한편, 도전체층(113)의 전류 입력이 있는 경우에만 출력이 변화되는 '순간적' 스위칭 동작이 또한 관찰되었다.
한편, 도전체층(113)에 전류가 공급될 때, 가동 자성층(117)의 자화 벡터는 그 벡터가 전류 흐름 방향과 이루는 각도를 증가시키는 방향으로 변화되었다. 그러나, 스위칭이 발생되는 각도 범위는 전류 극성의 변화에도 불구하고 변화되지 않았다. 이로부터, 전류에 의해 발생된 자기장이 가동 자성층(117)의 자화 방향을 변화시키는 데에 작용하는 역할이 작음을 알 수 있고, 스위칭 효과에 영향을 미치는 구동력은 교환 상호 반응에 있음을 알았다.
한편, 자기 기능 소자에 있어서, 도전체층(113)의 상부 및 하부층들은 도전체층(113)의 전기 저항보다 상당히 더 큰 전기 저항을 갖는 옥사이드로 형성된다. 그러므로, 전극들(114, 115)을 경유하여 공급된 전류 1.2mA는 실질적으로 도전체층(113)을 통해서만 흐른다. 자기 기능 소자(110)에 있어서, 폭이 20μm인 도전체층(113)에서 크기가 가로, 세로 3μm, 3μm인 가동 자성층(117)의 스위칭 동작에 관여하는 부분은 단지 중안의 3μm 부분만이다. 이에 따라, 스위칭 동작은 순전류 0.18mA를 사용하여 얻어진다.
이와 같은 방식으로, 자기 기능 소자(110)로써, 스위칭 동작은 극도로 작은 전류르 사용하여 구현될 수 있다. 통상의 고체 자기 메모리에서는, 기록 캐리어의 자화를 제어하기 위해 도전체에 흐르도록 유발되는 전류는 약 1mA로 감소될 수 있다고 보고되었다. 상술한 자기 기능 소자를 사용하여, 스위칭은 매우 작은 전류를 사용하여 구현될 수 있다. 또한, 자화가 교환 상호 반응에 의해 제어되는 본 발명의 시스템에서는, 셀 사이즈가 더 작다면 스위칭 동작에 필요한 전류가 더 감소될 것이다. 한편, 전류 1.3mA가 도전체층(113)에 공급된다면, 그 전류 밀도는 대략 1.56 × 109A/m2이 된다. 이 값은 실질적으로 기록용 캐리어의 자화를 제어하기 위해 도전체를 통해 흐르게 유발시킨 전류의 전류 밀도와 같은 수준이다.
2-2-1-4 도전체층의 동작
상술한 자기 기능 소자(110)와 함께, Cr 및 Fe-Ag 막들을 다중으로 층화하여 얻은 다중층막이 고정 자성층(112)과 가동 자성층(117) 사이의 교환 상호 반응을 제어하는 도전층으로서 사용된다. 이제 도전체층(113)에 의한 고정 자성층(112)과 가동 자성층(117) 사이의 교환 상호 반응의 제어 메카니즘이 설명된다.
Cr과 Fe막들로 구성되어 함께 층화된 다중층 막에 있어서, Cr막의 두께는 약 0.7nm로 선택되고, Cr 막의 양 측들 상에 있는 Fe 막들의 자화가 서로 반평행하게 되는 공지된 방식으로 반강자기성 결합이 생긴다. Fe-Ag막이 Fe막 대신 사용되면, 이와 유사한 자기 결합이 Cr막 양측들에서 발생한다. 그러나, Fe-Ag막이 Fe막 대신 사용된다면, 전체 다중층 막의 자기 결합이 Ag 성분 때문에 약화된다.
Cr막들이 짝수개 있기 때문에, 최하부의 Fe-Ag막과 최상부의 Fe-Ag막 사이에 강자성 결합이 발생되는데, 이것은 두 층들의 자기 모멘트들을 같은 방향 및 같은 크기로 얼라인하는 경향이 있다.
초기에 층화된 Fe-Ag막은 코발트-페라이트 박막으로 구성된 고정 자성층(112)에 강자성적으로 결합된다. 반면에, 알루미늄 옥사이드로 형성된 절연층(116)은 Fe-Ag 막 상에 형성되는데 마지막으로 층화된다. 이 절연층(116)은 극도로 얇은 두꼐를 갖기 때문에, 많은 핀-홀들을 갖는다. 이에 따라, 최상부 Fe-Ag막은 이 핀홀들을 통해 그 위에 형성된 Ni-Fe 합금 박막으로 된 가동 자성층(117)에 강자성적으로 결합된다. 고정 자성층(112)으로부터 가동 자성층(117)으로의 결합이 순방향으로 트레이스된다면, 강자성 결합은 고정 자성층(112)과 가동 자성층(117) 사이에 발생되는 것을 알 수 있는데, 이것은 도 24의 상부측에 도시된 자기 특성의 결과와 일치한다.
전류가 도전체층(113)에 공급되면, 고정 자성층(112)과 가동 자성층(117) 사이의 자기 결합은 약화된다. 그러나, 오직 하나의 이유만으로 자기 결합의 약화를 설명하는 것은 어렵다. 이러한 메카니즘이 고려된다면, 전류가 도전체층(113)에 공급되는 경우 그 전류에 의해 과도 전류 스캐터링이 발생되어, 층화된 막들의 막 표면에 대해 수직 방향을 스핀이 이동되어 상부와 하부 자성층들 사이의 교환 상호 반응을 중재하는 전자들을 훼방하여 자기 결합을 약화시키는 것으로 생각될 수 있다. 또한 전류에 의한 온도의 상승이 도전체층 내의 자성 정도를 약화시키기 때문에, 자기 결합이 전류에 의해 초래된 온도 상승에 의해 깨어져 전체 도전체층에 의해 중재되는 자기 결합의 세기를 약화시킨다.
도전체층의 예가 도 28에 도시되어 있다. 도 28a에 도시된 도전체층(113A)은 복수개의 자성층들(113a)과 자성층들(113a) 사이에 배치된 중간층들(113b)로 구성된다. 비록 도전체층(113A)이 4개의 자성층들(113a)과 세개의 중간층들(113b)로 구성된다고 하더라도, 상술한 자기 기능 소자(110)에 사용된 도전체층(113)은 17개의 자성층들과 16개의 중간층들(113b)로 구성된다. 그러나, 원하는 자기 결합 상태에 따라 적합하게 변화될 수 있는 층들의 개수에는 특별한 제약이 없다.
또한, 자기 기능 소자(110)의 도전체층(113)에는 Fe-Ag막이 자성층(113a)으로서 사용되고 Cr막이 중간층(113b)으로서 사용된다. 그러나, 자성층들(113a)과 중간층들(113b)의 물질은 이러한 물질에만 제한되지 않는다.
예를 들어, Fe, Co, 또는 Ni와 같은 강자성 물질 또는 그 합금이 비자성 물질과 함께 사용될 수 있다. 중간층(113b)으로서는, 거의 모든 금속 종류가 사용될 수 있다. 예를 들어, Ti, V, Mn, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Pt, 또는 Au가 사용될 수 있다. 또한, 실온에서 반강자성을 띠는 Cr이, 상술한 도전체층(113)에서 사용된 바와 같이, 중간층들(113b)로서 당연히 사용될 수 있다. 이러한 층 구조를 갖는 도전체층(113A)에 있어서, 예를 들면, 자성층들(113a)의 타입, 중간층들(113b)의 두께, 또는 자성층들(113a) 또는 중간층들(113b)의 개수, 또는 결과적인 자기 결합이 강자성인지 반강자성인지, 또는 자기 결합의 세기가 어느 정도인지는 옵션으로 변화될 수 있다.
한편, 자기 기능 소자(110) 내에 사용된 도전체층(113)이 고상의 자기 상호 반응의 전파 방식을 변화시키는 기능을 갖는다. 그러므로, 도전체층(113)은 단일 위상으로서 자기 정렬을 나타내는 물질과 비자성 물질 둘다를 포함하는 합성 물질로 형성될 수 있다. 이러한 경우에, 도전층(113)은 도전체층의 형성을 용이하게 해주는 멀티-디멘젼 스퍼터링 장치를 사용하지 않고 형성될 수 있다.
도전체층(113)은 강자성 성분 영역과 반강자성 성분 영역이 교대로 형성되어 얻어진 층화된 박막들로 구성된다. 이것은 이러한 구조의 도전체층(113)이 높은 재생 특성을 보장하도록 제어하기가 쉽다는 점에 장점이 있다. 또한, 막 두께들이나 또는 층화 주기들을 변화시킴으로써, 물질 특성의 매칭이나 디자인이 쉽게 구현될 수 있다. 이것은 도 28에 도시된 도전체층(113A)의 경우이다.
도전체층(113A)은 강자성 성분 영역들과 비자성 성분 영역들의 3차원 혼합 영역들 일 수 있다 다른 세기들의 자기 결합의 경로들이 많이 있기 때문에, 약한 결합 경로들부터 시작하여 제거함으로써 점차적으로 자기 결합을 감소시킬 수 있다. 그러므로, 이러한 구조는 특히 다음에 설명되는 가변 저항 소자의 경우에 있어서와 같이 아날로그 동작에 적합하다.
도 29는 강자성 성분 영역들과 비자성 성분 영역들의 3차원 혼합 영역들로 구성된 도전체층(113)의 전형적인 예를 나타낸다. 도 29에 도시된 도전체층(113B)은 강자성 입자들이 미세 입자 분산 구조의 도전체층(113B) 내의 비자성 물질(113d)의 내부에 분산되어 있는 미세 입자 분산 구조이고, 자기 결합은 스텝 스톤과 같은 강자성 입자들(113c) 중에 전도되어, 그 결과 도전체층(113)의 양측들에 배치된 고정 자성층(112)과 가동 자성층(117)이 자기적으로 서로 결합된다.
자성 입자들 중의 자기 결합은 극히 약하여, 전류가 도전체층(113B)에 흐르면, 자기 결합은 전자 스케터링 또는 온도 상승으로 인해 깨어지는 경향이 있다 즉, 미세 입자 분산 구조의 도전체층(113B)에 있어서, 그 양측에 배치된 고정 자성층(112)과 가동 자성층(117) 사이의 자기 결합은 강자성 입자들 중의 약한 자기 결합에 따르기 때문에, 거시적인 자기 결합은 도전체층(113B)에 흐르는 전류에 의해 깨어지는 경향이 있다.
미세 입자 구조의 도전체층(113B)에 있어서, 층화된 구조의 도전체층(113A)을 구성하는 도전체층(113a)에 대해 열거된 상술한 물질들은 강자성 입자들(113c)의 물질들로서 사용될 수 있다. 또한, 층화된 구조의 도전체층(113A)을 구성하는 중간층들(113b)에 대해 열거된 상술한 물질들은 강자성 입자들(113c)이 분산되어 있는 비자성층(113d)의 물질들로서 사용될 수 있다.
한편, 미세 입자 분산 구조는 또한 층화된 구조의 소자로서 사용될 수 있다. 비록 Fe-Ag막이 자기 기능 소자(110)의 도전체층(113)으로 사용되더라도, 비-고체-솔루션 타입의 두개의 페이즈들의 혼합물로 된 물질로 형성되는 Fe-Ag막은 정확히 미세 입자 분산 구조라고 할 수 있다
도전체층(113B)은 두개의 공존하는 위상들로 구성될 수 있을 뿐만 아니라 보상점에 가까운 상태에 있는 단일 위상 준강자성 물질로 구성될 수도 있다. 보상점에 가까운 상태에 있는 단일 위상 준강자성 물질은 외부로부터 인가된 자극(stimuli)에 의해 가시적인 자기 특성들에 상당한 변화를 나타낼 수 있다. 이에 따라, 도전체층(113)을 위한 물질로서 보상점에 가까운 상태에 있는 단일 위상 준강자성 물질을 사용함으로써, 고정 자성층(112)과 가동 자성층(117) 사이의 자기 결합을 제어하고 가동 자성층(117)에 대해 직접적으로 자기 바이어스를 변조하는 것이 가능하다.
2-2-1-5 출력 방법
상술한 실험에서, 가동 자성층(117)의 자화 방향을 스위칭하기 위한 스위칭 동작의 결과는 MOKE를 사용하여 광학적으로 검출된다. 이것은 전자-광학 변조 유닛으로서 작동하는 자기 기능 소자(110)와 동등하다. 그러나, 가동 자성층(117)의 자화 방향에 대한 스위칭 동작의 결과가 또한 전기적 출력으로서 얻어질 수도 있다.
가동 자성층(117)의 자화의 방향에 대한 변환 동작의 결과가 전기적 출력으로서 얻어질 경우에, 비자성 물질의 스페이서층(130) 및 고정 자화 방향을 갖는 자성 물질의 자성층(131)은 도 30에 도시된 바와 같이 가동 자성층(117) 상에 배치된다. 가동 자성층(117) 내에 스페이서층(130) 및 자성층(131)을 배치하므로써, 가동 자성층(117)의 자화 방향의 변화는 가동 자성층(117), 스페이서층(130) 및 자성층(131)의 스핀 밸브 동작에 의한 저항의 변화가 검출될 수 있다.
구체적으로, 출력 회로(132)는 도 30에 도시된 바와 같이 가동 자성층(117)과 자성층(131)을 상호 접촉시키도록 구성된다. 이 때, 전기 저항은 가동 자성층(117)의 자화 방향의 각도에 따라 변화되므로, 자성층의 자화 방향은 이 출력 회로에 흐르는 출력 전류의 크기를 변화시키다.
한편, 가동 자성층(117)의 자화 방향에 대한 변환 동작의 결과는 터널 자기 저항 현상 대신에 스핀 밸브 현상을 이용하므로써도 검출될 수 있다. 터널 자기 저항 현상을 이용할 경우에는, 스페이서층(130)이 절연 물질로 만들어진다. 절연 물질이 스페이서층(130)에 이용될 경우, 출력 회로(132)에 흐르는 전류의 크기는 터널 자기 저항 현상에 의해 변화된다.
대안적으로, 4개의 단자들이 가동 자성층(117)에 적절하게 접속될 수 있으며, 가동 자성층(117)의 자화 방향에 의존하는 홀 이펙트에 의해 출력되는 전압을 얻는데 사용될 수 있다.
2-2-2 1회 기록형 정보 기록 소자
이하에서는, 전류에 의한 교환 상호 작용을 실현하는 1회 기록형 정보 기록 소자를 설명한다.
한편, 어떤 방향으로 가동 자성층의 자화 방향을 정렬시키는 동작은 구동 동작이다. 구동 동작이 가동 자성층에 적용되는 층을 구동층이라 한다. 하기의 설명에서, 고정 자성층(112)에 대응하는 부분들 및 상술한 자기 기능 소자(110)의 도전체층을 전체적으로 구동층으로 부른다.
2-2-2-1 포지티브 로직 구동형 정보 기록 소자
교환 상호 작용의 변조를 단지 1회 실행함으로써 기록을 할 수 있는 정보 기록 소자의 일예가 출력 또는 입력 회로에 대한 배선을 구체적으로 도시하지 않고 정보 기록 소자의 구동 원리를 설명하기 위한 개략적인 도면인 도 31a 내지 31c에 도시되어 있다.
도 31a 내지 31c를 참조하면, 정보 기록 소자(140)는 단일축의 자기적 비등방성을 보이는 자성 물질(142)로 형성되고 가동 자성층(142)의 자화 방향에 따라 2진 기록용으로 사용되는 구동층(141)을 포함한다. 도 31a 내지 31c에서, 화살표 M1 및 A1은 가동 자성층(142)의 자화 방향 및 구동층(141)으로부터 가동 자성층(142) 상에 행해지는 구동 동작의 방향을 표시한다.
정보 기록 소자(140)는 가동 자성층(142)의 자화 방향이 변화할 경우에 구동층(141)에서 가동 자성층(142) 방향 A1으로 구동 동작이 행해지는 소위 '포지티브 로직 구동형' 소자이다. 정보 기록 소자의 구동 원리는 이하에서 설명된다.
본 정보 기록 소자(140)에 있어서, 가동 자성층(117)의 자화 방향 M1은 도 31a에 도시된 바와 같이 구동층(141)으로부터 구동 동작의 방향 A1의 역방향이 되도록 리셋 상태로 설정된다. 도 31a 내지 31c의 실시예에서, 구동 동작의 방향 A1은 좌측 방향이며, 리셋 상태에서 가동 자성층(142)의 자화 방향 M1은 우측 방향이다. 리셋 상태에서, 전류는 구동층(141)의 도전체층으로 공급되어, 구동층(141)으로부터 가동 자성층(142)으로의 구동 동작 A1이 멈추게 된다.
정보를 기록하는 온 상태를 설정하도록 가동 자성층(142)의 자화 방향 M1을 변화시키기 위하여, 구동층(141)을 구성하는 도전층으로 공급된 전류는 불연속하게 된다. 이것은 구동층(141)과 가동 자성층(142)간에 교환 상호 작용을 발생시키며, 구동층(141)으로부터 가동 자성층(142)으로 구동 동작 A1이 발생하게 된다.
이 때, 가동 자성층(142) 상의 구동층(141)으로부터 동작하는 구동 동작 A1은 가동 자성층(142)의 보자력을 초과하는 크기를 갖도록 만들어진다. 구동 동작 A1이 가동 자성층(142)의 보자력을 초과하도록 된 경우, 가동 자성층(142)의 자화는 온 상태에 도달된 경우에 역으로 되어, 가동 자성층(142)의 자화 방향 M1이 구동 동작 A1의 방향과 나란하게 된다. 즉, 본 정보 기록 소자(140)에 있어서, 가동 자성층(142)의 자화 방향 M1은 온 상태에 도달할 경우에 좌측 방향으로 역전환된다.
다음으로, 구동층(141)으로부터 가동 자성층(142)으로의 구동 동작 A1을 막기 위하여 구동층(141)의 도전체층으로 전류가 공급될 경우, 가동 자성층(142)의 자화 방향 M1의 역방향은 단일축 자기 비등방성에 기인하여 도 31c에 도시된 바와 같이 유지된다. 즉, 구동층(141)으로부터 가동 자성층(142)으로의 구동 동작 A1이 허용되지 않을 경우, 자성 뮬질(142)의 자화 방향 M1이 역으로 되는 리셋 상태가 도 31c에 도시된 바와 같이 유지된다.
본 정보 기록 소자(140)에 있어서, 상술한 바와 같이, 가동 자성층(142)의 자화 방향 M1은 구동층(141)을 구성하는 도전체층으로 공급되는 전류의 온/오프를 변화시킴에 의해 역으로 될 수 있으므로, 가동 자성층(142)의 자화 방향에 의존하는 2진 기록이 가능하게 된다. 주목해야 할 것은, 리셋 상태가 유지되도록, 정보 기록 소자(140)가 구동층(141)의 도전체층에 계속적으로 전류를 공급해야 하므로, 비휘발성 메모리가 될 수 없다는 것이다.
본 발명의 발명자들은 상술한 정보 기록 소자(140)에서와 같이, 도 21 및 22에 도시된 자기 기능 소자(110)와 동일하게, x 방향으로 자화된 코발트 페라이트 박막의 고정 자성층 상에 형성된 글래스 기판, Cr 및 Fe-Ag 막들을 반복적으로 형성함으로써 형성된 다층화된 도전체층, 산화 알루미늄으로 형성된 절연층, 및 x 방향으로의 이지 축(easy axis)을 갖는 Ni-Fe 합금 박막의 가동 자성층을 포함하는 정보 기록 소자(140)를 준비하였다.
도전체층으로 공급되는 전류의 온/오프 상태를 변화시킴에 따라 가동 자성층의 자화 방향에서의 야기된 변화는 MOLE를 측정하므로써 검사될 수 있다. 구체적으로, 자계 40 Oe가 x 방향으로 인가되면, +x 방향으로 가동 자성층의 자화를 정렬시키도록 도전체층으로 전류가 공급된다. 다음으로, 인가된 자계가 제거되며, 전류는 도전체층으로 계속적으로 공급된다. 상술한 바로 부터, 가동 자성층의 자화가 +x 방향에서 유지된다는 것과 전류 공급이 중단된 경우에 자화가 -x 방향으로 역전환된다는 것을 알 수 있다.
그러므로, 도전체층으로 공급되는 전류의 온/오프를 변환하므로써, 가동 자성층의 자화 방향이 1회 기록 동작을 할 수 있도록 변화될 수 있다는 것을 알 수 있다. 그러나, 이 경우의 가동 자성층의 변환 동작은 가동 자성층의 자화 방향과 x 방향의 대략 20° 내지 85° 방향 사이의 각도를 변화시키는 변환 동작은 아니라 평행과 반평행간의 변환 동작이라는 것을 알아야 한다.
2-2-2-2 네가티브 로직 구동형 정보 기록 소자
전류에 의해 교환 상호 작용의 변조를 행하므로써 1회 기록 동작을 실행할 수 있는 정보 기록 소자의 수정예가 도 32a 내지 32c에 도시된다. 한편, 도 32a 내지 32c는 출력 또는 입력 회로용 배선을 구체적으로 도시하지 않고 정보 기록 소자의 구동 원리를 설명하기 위한, 도 31a 내지 31c와 유사한 개략도이다.
정보 기록 소자(150)를 도시하는 도 32a 내지 32c와 관련하여, 단일축 자기 비등방성의 가동 자성층(152)이 구동층(151) 상에 형성되고, 구동층(151)으로부터 가동 자성층(152)으로의 구동 방향과 역으로 구동 방향을 공급하기 위한 반강자성층(153)이 가동 자성층(152)의 자화 방향에 따라 2진 기록이 가능하도록 가동 자성층(152) 상에 형성된다. 도 32a 내지 32c에서, 화살표 A1, A2 및 M1은 구동층(151)으로부터 가동 자성층(152)으로의 구동 동작, 반강자성층(153)으로부터 가동 자성층(152)으로의 구동 동작 및 가동 자성층(152)의 자화 방향을 각각 표시한다.
정보 기록 소자(150)는 가동 자성층(152)의 자화 방향 M1이 구동층(151)으로부터 가동 자성층(152)으로의 구동 방향 A1이 중지될 때 변화되는 소위 네가티브 로직 구동형 소자를 도시한다. 정보 기록 소자(150)의 구동 원리를 이하에서 설명한다.
본 정보 기록 소자(150)에 있어서, 가동 자성층(152)의 자화 방향 M1은 도 3a에 도시된 바와 같이 리셋 상태에서의 구동 동작의 방향 A1과 동일하도록 설정된다. 도 32a 내지 32c에서, 구동 동작의 방향 A1은 우측이며, 리셋 상태에서 가동 자성층의 자화 방향 M1도 우측이다.
본 정보 기록 소자(150)에서는 리셋 상태에서 구동층(151)의 도전체층으로 공급되는 전류는 없다. 그러므로, 리셋 상태에서 구동층(151)의 구동 동작 A1은 가동 자성층(152)으로 공급된다. 그러나, 정보 기록 소자(150)에서 구동층(151)으로부터의 구동 동작의 방향 A1의 역전환된 구동 동작 A2는 반강자성층(153)으로부터 가동 자성층(152)으로 공급되고, 구동층(151)으로부터의 구동 동작 A1은 반강자성층(153)으로부터의 구동 동작 A2에 의해 제거된다. 그러나, 반강자성층(153)이 단일축 자기적 비등방성을 보이기 때문에, 가동 자성층(152)의 자화 방향 M1은 구동층(151)으로부터의 구동 동작 A1에 의존하거나 반강자성층(153)으로부터의 구동 동작 A2에 의존함이 없이 초기 자화 방향을 유지한다.
가동 자성층(152)의 자화 방향 M1이 정보를 기록하기 위한 온 상태로 설정되록 변환되면, 전류는 구동층(151)의 도전체층으로 공급된다. 이 때문에, 구동층(151)으로부터 가동 자성층(152)으로의 구동 동작 A1이 무력화되도록, 구동층(151)과 가동 자성층(152)간의 교환 상호 작용이 약화된다. 반강자성층(153)으로부터 가동 자성층(152)으로의 구동 동작 A2는 가동 자성층(152)의 보자력 이상의 크기를 갖도록 설정된다. 반강자성층(153)으로부터의 구동 동작 A2가 가동 자성층(152)의 보자력을 초과하도록 설계된 경우, 가동 자성층(152)의 자화는 구동층(151)으로부터 가동 자성층(152)으로의 구동 동작 A1이 효과적으로 중단될 경우에 역전환되어, 가동 자성층(152)의 자화 방향 M1이 반강자성층(153)으로부터의 구동 동작의 방향 A2와 같은 방향이 된다. 즉, 본 정보 기록 소자(150)에 있어서, 가동 자성층(152)의 자화 방향 M1은 온 상태에 도달할 경우에 좌측 방향으로 전환된다.
그 결과, 구동 동작 A1이 구동층(151)으로부터 가동 자성층(152)으로 공급되도록, 전류가 구동층(151)을 구성하는 도전체층으로 공급되는 것이 중단될 경우, 리셋 상태에서와 마찬가지로 구동 동작 A1은 반강자성층(153)으로부터 구동 동작 A2에 의해 제거된다. 가동 자성층(152)이 단일축 자기적 비등방성을 갖기 때문에, 가동 자성층(152)의 자화 방향 M1의 전환된 방향은 도 32c에 도시된 바와 같이 불변으로 남는다. 즉, 구동 동작 A1이 구동층(151)으로부터 가동 자성층(152)으로 공급되도록, 전류가 구동층(151)을 구성하는 도전체층으로 공급되면, 가동 자성층(152)의 자화 방향 M1의 역방향에 대응하는 설정 상태가 도 32c에 도시된 바와 같이 유지된다.
본 정보 기록 소자(150)에 있어서, 상술한 바와 같이, 가동 자성층(152)의 자화 방향 M1은 구동층(151)의 도전체층(152)으로 공급된 전류의 온/오프를 변화시키므로써 역변환이 가능하게 되어, 가동 자성층(152)의 자화 방향 M1에 의존하는 2진 기록을 가능하게 된다. 또한, 본 정보 기록 소자(150)에서는 리셋 상태나 설정 상태를 유지하도록 전류를 구동층(151)의 도전체층으로 공급할 필요가 없다. 즉, 본 정보 기록 소자(150)는 비휘발성 메모리서 동작한다.
본 발명의 발명자들은 상술한 정보 기록 소자(150)에서와 같이, 도 21 및 22에 도시된 자기 기능 소자(110)와 동일하게, x 방향으로 자화된 코발트 페라이트 박막의 고정 자성층 상에 형성된 글래스 기판, Cr 및 Fe-Ag 막들을 반복적으로 형성함으로써 형성된 다층화된 도전체층, 산화 알루미늄으로 형성된 절연층, 및 x 방향으로의 이지 축(easy axis)을 갖는 Ni-Fe 합금 박막의 가동 자성층을 포함하며, 또한 x 방향으로의 구동 동작을 가동 자성층에 공급하기 위하여 가동 자성층 상에 형성된 반강자성 Rh-Mn 막을 포함하는 정보 기록 소자(150)를 준비하였다.
도전체층으로 공급되는 전류의 온/오프 상태를 변화시킴에 따라 가동 자성층의 자화 방향에서의 야기된 변화는 MOLE를 측정하므로써 검사될 수 있다. 구체적으로, 자계 40 Oe가 x 방향으로 인가되면, +x 방향으로 가동 자성층의 자화를 정렬시키도록 도전체층으로 전류가 공급된다. 다음으로, 인가된 자계가 제거된다. 상술한 바로 부터, 가동 자성층의 자화가 +x 방향에서 유지된다는 것과 도정체층으로의 전류 공급시에 자화가 -x 방향으로 역전환된다는 것을 알 수 있다.
그러므로, 도전체층으로 공급되는 전류의 온/오프를 변환하므로써, 가동 자성층의 자화 방향이 1회 기록 동작을 할 수 있도록 변화될 수 있다는 것을 알 수 있다. 그러나, 이 경우의 가동 자성층의 변환 동작은 가동 자성층의 자화 방향과 x 방향의 대략 20° 내지 85° 방향 사이의 각도를 변화시키는 변환 동작은 아니라 +x 방향과 -x 방향간의 변환 동작이라는 것을 알아야 한다.
도전체층으로 공급된 전류의 온/오프가 가동 자성층(152)의 자화의 일시적 역변환을 야기하도록 변환된다면, 역변환된 상태가 전류의 중지가 공급된 이후에 유지된다. 즉, 가동 자성층 상에 형성된 반강자성층을 갖는 소자는 비휘발성 메모리로서 동작한다는 것을 확인할 수 있다.
2-2-3 중복 기록형 정보 기록 소자
전류에 의한 교환 상호 작용의 변조를 실행하는 중복 기록형 정보 기록 소자의 실시예가 도 33a 내지 33d에 도시된다. 도 31a 내지 31d 또는 도 32a 내지 32d와 동일하게, 도 33a 내지 33d는 입력이나 출력 회로를 구체적으로 도시하지 않고 정보 기록 소자의 구동 원리를 도시하기 위한 개략적인 도면이다.
정보 기록 소자(160)를 도시한 도 33a 내지 33d와 관련하여, 단일축 자기적 비등방성을 보이는 가동 자성층(161)이 제1 구동층(162)과 제2 구동층(163) 사이에서 샌드위치된다. 정보 기록 소자(160)는 가동 자성층(161)의 자화 방향에 근거하여 2진 기록을 수행할 수 있다.
도 33a 내지 33d에서, 화살표 A1, A2 및 M1은 구동층(161)으로부터 가동 자성층(162)으로의 구동 동작, 제2 구동층(162)으로부터 가동 자성층(161)으로의 구동 동작 및 가동 자성층(152)의 자화 방향을 각각 표시한다.
가동 자성층(161)의 이지 축 방향이 x 방향이면, 제1 구동층(162)은 +x 방향(도 3에서 우측 방향)으로 가동 자성층(161)의 자화 방향 M1을 정렬시키도록 가동 자성층(161) 상에 구동 동작 A1이 작용하도록 한다. 반대로, 제2 구동층(163)은 -x 방향(도 3에서 좌측 방향)으로 가동 자성층(161)의 자화 방향 M1을 정렬시키도록 가동 자성층(161) 상에 구동 동작 A2가 작용하도록 한다.
정보 기록 소자(160)에서 제1 구동층(162)으로부터 가동 자성층(161)으로의 구동 동작 A1이 유효하지 않다면, 가동 자성층(161)의 자화 방향 M1은 제2 구동층(163)으로부터 가동 자성층(161)으로의 구동 방향 A2에 의해 -x 방향으로 정렬된다. 반면에, 제2 구동층(163)으로부터 가동 자성층(161)으로의 구동 동작 A2가 유효하지 않다면, 가동 자성층(161)의 자화 방향 M1은 제1 구동층(162)으로부터 가동 자성층(161)으로의 구동 방향 A1에 의해 +x 방향으로 정렬된다.
또한, 본 정보 기록 소자(160)에서 제1 구동층(162)으로부터 가동 자성층(161)으로의 구동 동작 A1 및 제2 구동층(163)으로부터 가동 자성층(161)으로의 구동 동작 A2 모두가 유효하다면, 제1 구동층(162)으로부터의 구동 동작 A1과 제2 구동층(163)으로부터의 구동 동작 A2는 서로 상쇄되는 반면에, 가동 자성층(161)의 자화 방향 M1은 가동 자성층 자체의 단일축 자기적 비등방성에 의해 안정화되어 그 상태를 유지한다.
본 정보 기록 소자(160)의 구동 원리를 보다 상세하게 설명한다.
도 33a는 가동 자성층(161)의 자화 방향 M1이 +x 방향(도면에서 우측 방향)으로 유지되는 상태를 도시한다. 이 때, 제1 구동층(162)의 도전체층이나 제2 구동층(163)의 도전체층으로 공급되는 전류는 없다. 그러므로, 제1 구동층(162)으로부터의 구동 동작 A1 및 제2 구동층(163)으로부터의 구동 동작 A2 모두는 가동 자성층(161) 상에서 동작한다. 그러나, 제1 구동층(162)으로부터의 구동 동작의 방향 A1이 제2 구동층(163)으로부터의 구동 동작의 방향 A2와 반대이기 때문에, 제1 구동층(162)으로부터의 구동 동작 A1과 제2 구동층(163)으로부터의 구동 동작 A2는 서로 상쇄된다. 그 결과, 가동 자성층(161)의 자화 방향 M1은 가동 자성층 자체에 적합한 단일축 자기적 비등방성에 의해 안정화되어 그 상태(가동 자성층(161)의 자화 방향 M1이 +x 방향으로 정렬되어 있는 상태)를 유지한다.
도 33b는 가동 자성층(161)의 자화 방향 M1이 +x 방향(도면에서 우측 방향)으로부터 -x 방향(도면에서 좌측 방향)으로 재기록되는 상태를 도시한다. 이 경우에는, 전류가 제1 구동층(162)으로부터 가동 자성층(161)으로 공급되어, 제1 구동층(162)으로부터 가동 자성층(161)으로의 구동 동작 A1이 중지된다. 반면에, 제2 구동층(163)을 구성하는 도전체층으로 공급되는 전류는 없다. 따라서, 제2 구동층(163)으로부터의 구동 동작 A2는 가동 자성층(161) 상에서 동작한다.
제2 구동층(163)으로부터 가동 자성층(161)으로 동작하는 구동 동작 A2는 가동 자성층(161)의 보자력 이상의 크기를 갖도록 설계된다. 제2 구동층(163)으로부터의 구동 동작 A2가 가동 자성층(161)의 보자력을 넘게 되면, 가동 자성층(161)의 자호하는 도 33b에 도시된 바와 같이 제1 구동층(162)으로부터의 구동 동작 A1이 유효하지 않는 경우에 +x 방향(도면에서 우측 방향)으로부터 -x 방향(도면에서 좌측 방향)으로 역전환되며, 가동 자성층(161)의 자화 방향 M1은 제2 구동층(163)으로부터 구동 동작의 방향 A2와 같은 방향이 된다.
도 33c는 이동 자성층(161)의 자화 M1의 방향이 -x 방향(도면에서 우측 방향)으로 유지되고 있는 상태를 나타낸다. 이 때에, 제1 구동층(162)의 도전체층이나 제2 구동층의 도전체층에는 전류가 공급되지 않는다. 따라서, 제1 구동층(162)으로부터의 구동 동작 A1과 제2 구동층(163)으로부터의 구동 동작 A2은 가동 자성층(161)에서 동작한다. 그러나, 제1 구동층(162)으로부터의 구동 동작 A1의 방향이 제2 구동층(163)으로부터의 구동 동작 A2의 방향과 반대이기 때문에, 제1 구동층(162)으로부터의 구동 동작 A1과 제2 구동층(163)으로부터의 구동 동작 A2는 서로 상쇠된다. 따라서, 가동 자성층(161)의 자화 M1의 방향이 가동 자성층 자체에 대해 적당한 단축 자기 이방성에 의해 안정화되므로, 이 상태(가동 자성층(161)의 자화 M1의 방향이 -x 방향으로 배열되는 상태)를 유지할 수 있다.
도 33d는 가동 자성층(161)의 자화 M1의 방향이 -x 방향(도면에서 좌측 방향)에서 +x 방향(도면에서 우측 방향)으로 재기록되는 상태를 나타낸다. 이 경우, 제2 구동층(163)의 도전체층에는 전류가 공급되지 않으므로 제2 구동층(163)으로부터 가동 자성층(161)으로의 구동 동작 A2가 중단된다. 한편, 제1 구동층(161)을 구성하는 도전체층에는 전류가 공급되지 않는다. 따라서, 제1 구동층(162)으로부터의 구동 동작 A1이 가동 자성층(161)에 대해 작용하게 된다.
제1 구동층(162)로부터 가동 자성층(161)에 작용하는 구동 동작 A1은 가동 자성층(161)의 보자력 초과시의 크기를 갖도록 설계된다. 제1 구동층(162)으로부터의 구동 동작 A1이 가동 자성층(161)의 보자력 보다 크다면, 제2 구동층(163)으로부터의 구동 동작 A2가 도 33d에서 나타낸 바와 같이 유효적이 되도록 중단될 때 가동 자성층(161)의 자화는 -x 방향(도면에서 좌측 방향)에서 +x 방향(도면에서 우측 방향)으로 반전되는 반면, 가동 자성층(161)의 자화 M1의 방향은 제1 구동층(162)으로부터의 구동 동작 A1의 방향과 일렬된다.
따라서, 본 정보 기록 소자(160)에 의하면, 가동 자성층(161)의 자화 M1의 방향이 제1 구동층의 도전체층에의 전류 공급의 온/오프 또는 제2 구동층(163)의 도전체층에의 전류 공급의 온/오프를 스위칭하여 반전될 수 있으므로, 가동 자성층(161)의 자화 방향에 기초하여 이진 기록을 가능하게 할 수 있다. 더구나, 본 정보 기록 소자(160)에 의하면, 가동 자성층(161)의 자화 M1의 방향이 반복적으로 반전되어 기록된 정보의 반복되는 재기록을 가능하게 할 수 있다. 또한, 정보 기록 소자(160)에서는 가동 자성층(161)의 자화 M1의 방향을 유지하기 위해서 제1 구동층(162)의 도전체층이나 제2 구동층(163)의 도전체층에 전류를 공급할 필요가 없다. 즉, 본 정보 기록 소자(160)는 비휘발성 메모리로 작용한다.
상술한 정보 기록 소자(140, 150, 160)에 의하면, 단축 자기 이방성을 나타내는 가동 자성층(142, 152, 162)이 이진 기록을 행하는 데에 사용된다. 그러나, 자화 방향에 대해 세개 이상의 최소한의 이방성 에너지 점을 갖는 가동 자성층(142, 152, 162)을 사용할 수 있다. 자화 방향에 대해 세 개 이상의 최소한의 이방성 에너지 점을 갖는 가동 자성층(142, 152, 162)이 사용되는 경우, 하나의 가동 자성층으로 세개의 값이나 그 이상의 다중값의 기록을 행할 수 있다.
2-2-4 가변 저항 소자
도 34는 전류에 의한 교환 상호 작용의 변조를 이용하는 가변 저항 소자의 예를 나타낸다.
도 34에서 나타낸 가변 저항 소자(180)는 도 30의 소자(가동 자성층의 자화 방향의 스위칭 동작의 결과를 전기적 출력으로 얻기 위한 소자)와 유사하게 구성되어 있다. 특히, 가변 저항 소자(180)는 자화 Ma의 방향으로 고정된 제1 고정 자성층(181), 고정 자성층(181) 상에 형성된 도전체층(182), 이 도전체층(182) 상에 형성된 가동 자성층(183), 이 가동 자성층(183) 상에 형성된 비자기 금속 스페이서층(184), 및 미리 결정된 자화 방향 Mb로 고정된 자기 금속의 제2 고정 자성층(185)을 포함한다.
가변 저항 소자(180)에서는, 도전체층(182)를 통해 전류가 흐르게 하여 제1 고정 자성층(181)과 가동 자성층(183) 사이의 자기 결합 상태가 변형되게 하여 가동 자성층(183)의 자화 방향 Mc를 조절한다. 도전체층(182)의 재료로서는 제1 고정 자성층(181)과 가동 자성층(183) 사이의 자기 결합 상태의 비교적 완만한 변화율을 갖는 재료를 이용하는 것이 바람직하다. 비교적 완만한 자기 결합 상태의 변화율을 갖는 재료를 이용함으로써, 가동 자성층(183)의 자화 방향이 도전체층(182)에의 전류 입력에 의해 단차 없이 변형될 수 있다.
입력 전류치에 대한 자기 결합 상태의 비교적 완만한 변화율을 확인하기 위해서는, 이러한 도전체층(182)이 강자성 조성물 영역과 비자기 조성물 영역의 혼합물로 이루어진 구조물로 되어 있으면 충분하다. 강자성 조성물 영역과 비자기 조성물 영역의 삼차원 혼합물로 이루어진 구조물에 의하면, 강도가 다른 다수의 자기 결합 경로가 존재하므로, 증가된 강도의 순서대로 경로를 제거함으로써, 자기 결합을 점차 감소시킬 수 있다. 따라서, 가동 자성층(183)의 자화 Mc의 방향이 도전체층(182)에의 전류 입력에 의해 단차 없이 변형될 수 있으므로 아날로그 동작을 제공한다.
또한, 가변 저항 소자(180)에 의하면, 가동 자성층(183), 스페이서 층(184) 및 제2 고정 자성층(185)이 스핀 밸브를 구성하므로, 가동 자성층(185)의 자화 Mc의 방향이 변형되면, 가동 자성층(183), 스페이서층(184), 및 제2 가동 자성층(185)으로의 경로의 전기 저항이 스페이서층(184) 및 제2 고정 자성층(185)의 스핀 밸브 동작에 의해 변형된다.
즉, 본 가변 저항 소자(180)에 의하면, 제1 고정 자성층(181)과 가동 자성층(183) 사이의 자기 결합 상태를 변형시키도록 도전체층(182)를 통해 전류가 흐르게 하여 가동 자성층(183)의 자화 Mc의 방향을 조절할 수 있다. 가동 자성층(183)의 자화 방향 Mc를 조절함으로써, 가동 자성층(183), 스페이서층(184), 및 제2 고정층(185)에 이르는 경로의 전기 저항을 조절할 수 있다.
가변 저항 소자(180)가 도 34에서 나타낸 회로 구조로 되어 있으며, 가동 자성층(183), 스페이서층(184), 및 제2 고정 자성층(185)로 구성된 스핀 밸브인 경우, 가변 저항 소자(180)은 아날로그 증폭기로서 사용될 수 있다. 즉, 도 34에서 나타낸 회로 구성으로, 도전체층(182)의 소량의 전류 입력으로 출력 측에서의 대량의 전류 회로의 임피던스가 변형되는 증폭 동작을 제공할 수 있다.
상기에서 상세히 설명한 바와 같이, 자성층의 자화 방향을 조절하기 위해 자성층 사이의 자기 결합 상태를 변형시킴으로써, 미세한 디자인에 수반되는 크로스 토크 발생의 문제나 자성층의 자화 방향 조절시의 보자력의 저하 문제를 제거할 수 있다. 자화 조절 방법을 이용하는 본 발명의 자기 기능 소자, 자기 기록 소자 및 가변 저항 소자에 의하면, 미세한 디자인의 진전에도 불구하고 크로스 토크 발생 문제나 보자력 저하의 문제를 해소할 수 있다.
3 제3 실시예
본 발명의 제3 실시예에서는, 고체 상을 통해 전파되는 상호 교환 작용이 기록이나 판독을 위해 선택되는 선택적인 저장 매체를 지정하여 타겟이 되는 동작을 성취할 수단으로서 이용된다. 자기 기록 소자 및 어드레싱 방법의 본 실시예가 이하 설명된다.
3-1 고체 자기 메모리
본 발명에 따른 자기 저장 소자는 복수의 분할 자기 부재의 어레이를 갖는 메모리 소자, 또는 소위 고체 자기 메모리이다. 저장 소자로서의 저장 매체의 자화 방향은 외부로부터의 자계의 인가에 의존하지 않고 조절된다. 특히, 본 발명의 제1 형태의 자화 방향이나 본 발명의 제2 형태의 자화 조절 방법이 저장용 소자로서의 기억 캐리어의 자화 방향을 조절하기 위해 적용된다.
다음 설명에서는, 저장용 소자로서의 기억 캐리어의 자화 방향을 구동력으로 고체 상(상호 교환 작용)의 자기 상호 작용을 이용하여 조절하는 고체 자기 메모리를 일 예로서 들고 있다. 반면, 다음 설명에서는 이 고체 자기 메모리는 교환 결합형 고체 자기 메모리로 부르기로 한다.
종래의 고체 자기 메모리에 내재한 문제, 즉 미세한 디자인으로 인한 크로스 토크 발생이나 보자력의 저하와 같은 문제는 기록용 저장 매체에 자계를 인가하여 발생하게 된다. 자장 캐리어의 자화 방향을 조절하는 교환 상호 작용을 이용하는 교환 결합형 고체 자기 메모리에서는, 종래의 고체 자기 메모리의 문제를 해결할 수 있다.
반면에, 원자의 자기 모멘트를 강자성 재료의 내부의 단일 방향으로 일렬시키는 원인이 이 교환 상호 작용이다. 한 쌍의 자기 부재(190, 191)가 도 35에서 나타낸 바와 같이 서로 접촉하고 있으면, 교환 상호 작용이 접촉 계면(192)을 통해 동작한다. 도 36에서 나타낸 바와 같이, 자기 부재(190)가 자기 부재(191)와 직접적으로 접촉하지 않고, 중간층(193)이 자기 부재(190, 191) 사이에 존재하면, 자기 부재(190, 191) 사이의 교환 상호 작용이 중간층(193)을 통해 전파되는 경우가 있다. 중간층(193)이 자기 부재이면, 물론 층(193)이 교환 상호 작용을 전달하게 된다. 그러나, 중간층(193)이 Au와 같은 비자기 금속이고, Si 또는 Ge 같은 반도체이면, 교환 상호 작용은 중간층(193)을 통해 전달되는 것으로 확인되었다. RKKY 모델과 같은 교환 상호 작용의 전달 원인을 설명하는 이론을 또한 제시한다.
3-2 교환 결합형 고체 자기 메모리의 예
도 37은 교환 결합형 고체 자기 메모리의 예를 나타낸다. 도 37에서 나타낸 교환 결합형 고체 자기 메모리(201)는 자기 재료로 형성된 기억 캐리어(202)의 자화 바향을 조절하여 한번만 기록이 가능한 1회 기록형 메모리이다.
이 교환 결합형 고체 자기 메모리(201)에서, 기억 캐리어(202)는 상호 대향 바이어스를 제공하는 두 개의 고정 자성층(203, 204) 사이에 끼워져 있다. 입력 회로(205)로부터 결합 조절층(206)에 공급된 전류는 고정 자성층(203)에 의해 기억 캐리어(202)에 공급된 바이어스를 절단하는 동작을 한다.
즉, 결합 조절층(206)에의 입력이 오프되어 결합 조절층(206)에 전류가 흐르지 않게 되면, 고정 자성층(203)과 기억 캐리어(202) 사이에 교환 상호 작용이 발생하게 되므로 고정 자성층(203)으로부터의 바이어스가 기억 캐리어(202)에 대해 작용하게 된다. 고정 자성층(203)으로부터의 바이어스가 있는 경우, 고정 자성층(203)으로부터의 바이어스와 고정 자성층(204)으로부터의 바이어스가 서로 상쇠되어 기억 캐리어(202)의 자화에 대해 순 구동력이 동작하지 않는다.
한편, 결합 조절층(206)에의 입력이 온되어 결합 조절층(206)에 전류가 흐르게 되면, 고정 자성층(203)과 기억 캐리어(202) 사이에는 교환 상호 작용이 동작하지 않게 되어 고정 자성층(203)으로부터 기억 캐리어(202)에 대해 작용하는 바이어스가 동작하지 않는다. 고정 자성층(203)으로부터의 바이어스의 동작이 중단되면, 고정 자성층(204)로부터의 바이어스 하에서 기억 캐리어(202)에서 자화의 반전이 유도된다.
도 37의 실시예에서는, 기억 캐리어(202)의 자화 방향의 판독을 스핀 밴브의 원리 하에서 성취한다. 고정 자성층(207)이 비자기 중간층(208)에 의해 분리되어 기억 캐리어(202)의 자화에 영향을 주지 않는다. 고정 자성층(207)로부터 비자기 중간층(208)을 거쳐 기억 캐리어(202)에 흐르는 출력 회로(209)로부터 공급된 전류는 기억 캐리어(202)의 자화 방향과 고정 자성층(207)의 자화 방향이 평행하거나 평행하지 않는 경우 각각 크고 작아지게 되므로, 기억 캐리어(202)의 자화 방향의 검출을 가능하게 한다.
교환 결합형 고체 자기 메모리(201)가 기억 캐리어(202)의 자화를 조절하도록 교환 상호 작용을 이용하기 때문에, 디자인 미세화에 수반하는 크로스토크 발생이나 보자력 저하와 같이, 자계를 이용한 기록에 수반하는 문제를 해결할 수 있다.
도 38은 비교를 위해서, 도체를 통해 전류가 흐를 때에 유도되는 자계를 이용하는 전류 자계 시스템, 즉 즉 도 2에서 나타낸 종래의 자계 메모리의 경우와, 고체 상의 교환 상호 작용을 이용하는 교환 결합 시스템, 즉 도 37에서 나타낸 교환 결합형 고체 자기 메모리의 경우에 대해서, 이하에서 메모리 셀로 언급되는 고체 자기 메모리의 단위 저장부의 사이즈 L과 기억 캐리어를 구동하는 데에 사용될 수 있는 구동 자계 H 사이의 관계를 나타낸다. 도 38에서는, 실선 A가 전류 자계 시스템의 경우를 나타내면, 점선 B는 교환 결합 시스템의 경우를 나타낸다. 반면, 전류 자계 시스템에서는, 도체의 직경이 메모리 셀 크기 L의 0.8배로 가정된다.
도 38에서 나타낸 바와 같이, 전류 자계 시스템에서는, 도체로부터 공급될 수 있는 자계는 메모리 셀의 크기가 감소됨에 따라 더욱 작아진다. 한편, 교환 상호 작용이 메모리 셀 크기 L에 대해 좌우되지 않기 때문에, 교환 결합 시스템은 디자인이 미세화됨에 따라 더욱 장점이 많다.
자계로 연산되는 교환 상호 작용은 메모리 셀의 크기 L에 좌우되지 않는다. 따라서, 교환 상호 작용은 기억 캐리어의 자화를 제어하는 데에 이용되면, 디자인이 점진적으로 미세화되는 경우에도 보자력이 큰 자기 재료를 이용하는 것이 가능하다. 특히, 도 38로부터 알 수 있는 바와 같이, 메모리 셀의 크기 L이 매우 작다면, 기억 캐리어로서 수십 Oe 초과의 보자력을 갖는 자기 부재를 이용할 수 있다. 보자력이 큰 기억 캐리어를 이용하게 되면, 기억 캐리어는 주변으로부터의 방해 자계를 받는 분위기중에서 사용되는 휴대용 전자 기기에 대해 높은 동작 신뢰성으로 사용될 수 있다.
3-3 고체 자기 메모리의 어드레싱
집적 회로 소자에 대해 필수적인 어드레싱 기능은 상술한 교환 결합형 고체 자기 메모리에 부가된다.
일반적으로, 복수의 메모리 셀을 갖는 고체 자기 메모리의 기록 공정은 다음 일련의 동작으로 구성된다. 즉, 기록되는 메모리 셀은 고체 자기 메모리를 이용하는 산술 처리 소자에 의해 선택된다. "타겟 메모리 셀의 기억 캐리어의 자화가 반전된다"라는 정보는 산술 처리 소자로부터 고체 자기 메모리에 송신된다. 타겟 메모리는 고체 자기 메모리에의 다수의 메모리 셀 중에 있다. 다음에, 상기 정보에 기초하여, 자화 반전의 구동력은 문제의 메모리 셀의 기록 캐리어에 표시되어 문제의 기억 캐리어의 자화의 반전을 야기한다. 특정의 동작이 선택된 메모리 셀에 대해 실행되도록 하기 위해 특정의 메모리 셀을 선택하는 동작은 일반적으로 어드레싱으로 불린다.
기억 캐리어의 자화 방향이 전기적 입력으로 조절되고 있는 고체 자기 메모리에서, 어드레싱 기능이 성취되면, 산술 처리 소자로부터 문제의 메모리 셀로 전기 신호를 전송하기 위한 배선을 제공하면 충분하다. 즉, 어드레스 라인이 각 메모리 셀에 공급되고, 문제가 되는 메모리 셀과 관련되는 어드레스 라인에 전기 신호가 보내지면, 특정의 메모리 셀을 선택하여 작동시키는 것이 가능하다.
그러나, 어드레스 라인이 각 메모리 셀에 대해 제공되어 있으면, 결과는 복합 구조물이 된다. m 수직 메모리 셀 × n 수평 메모리 셀에서는, 예를 들어 각 메모리 셀에 대해 어드레스 라인들이 제공되면, 하나의 어드레스 라인이 하나의 메모리 셀에 제공되는 경우, m×n 어드레스 라인들이 필요한다. 이것은 구조를 복잡하게 하여 집적 회로 소자를 제공하는 것을 어렵게 한다.
한편, 도 2에서 나타낸 종래의 고체 자기 메모리에서는, 어드레싱 기능이 상호 교차 도체로 이루어진 간단한 기구로 실현된다. 즉, 도 2에서 나타낸 종래의 고체 자기 메모리에서는, m수직 메모리 셀과 n 수평 메모리 셀에 대해서 m 수직 도체와 n 수평 도체, 총 n+m 도체를 간단히 제공함으로써 특정의 메모리 셀을 선택하여 작동하는 것이 가능하다.
다음의 설명에서는, 이들 상호 교차 도체를 이용하는 어드레싱을 매트릭스형 어드레싱으로 부른다. 이 매트릭스형 어드레싱은 메모리 셀의 개수가 증가하는 경우 최소수의 도체로 충분하여 구조를 간단하게 할 수 있기 때문에, 집적 회로 소자를 구성하는 데에 있어서 특히 장점이 많다.
도 2에서 나타낸 종래의 고체 자기 메모리에서는, 기억 캐리어의 자화 반전이 자계 중첩을 이용하여 실현된다. 따라서, 매트릭스형 어드레싱이 쉽게 실현될 수 있다. 그러나, 교환 상호 작용형 고체 자기 메모리에서는, 매트릭스형 어드레싱은 자계 중첩을 사용하지 않기 때문에 실현되기가 어렵다.
즉, 종래에 제시된 교환 상호 작용형 고체 자기 메모리에서, 특정의 메모리 셀이 선택되어 작동되는 경우, 특정의 메모리 셀을 선택하여 이 선택된 셀에 전류 또는 전압을 공급하는 기구를 필요로 하고 있다. 이런 이유로, 이전에 제시된 교환 상호 작용형 고체 자기 메모리에서는, 매트릭스형 어드레싱이 간단한 방법으로 적용될 수 없다. 다시 말해, 이전에 제시된 교환 상호 작용형 고체 자기 메모리에서, 어쨋든 매트릭스형 어드레싱을 적용하는 경우, 어드레스 라인과 메모리 셀을 간단히 접속하는 것 이외의 기술을 필요로 한다. 예를 들어, 다이오드와 같은 비선형 소자를 어드레스 라인과 메모리 셀 사이에 상호 접속하거나, 반도체 메모리에 사용되는 것과 같은 선택 트랜지스터를 메모리 셀에 부가할 필요가 있다. 그러나, 이것은 구조를 복잡하게 만들므로 바람직하지 않다.
3-4 어드레싱 기능을 갖는 교환 결합형 고체 자기 메모리
교환 결합형 고체 자기 메모리의 매트릭스형 어드레싱의 실현으로, 비선형 소자나 선택 트랜지스터가 사용되면, 구조는 바람직하지 않게도 복잡하게 된다. 따라서, 본 발명에 따르면, 매트릭스형 어드레싱은 비선형 소자나 선택 트랜지스터 없이 교환 결합형 고체 자기 메모리에서 실현되게 된다. 본 발명의 교환 결합형 고체 자기 메모리의 예의 기본 구조를 이하 설명한다.
3-4-1 전체 구조
먼저, 교환 결합형 고체 자기 메모리에는, 복수의 선형 부재, 즉 길이 연장되거나 스트립 형상의 부재가 제공된다. 이들 선형 부재는 특정의 메모리 셀을 지정하는 신호 전송선의 기능 및 메모리 셀의 기억 캐리어의 자화 방향을 조절하는 기능이 부여된다 다음의 설명에서는, 선형 부재를 구동선으로 부른다.
더욱 상세하게는, 예를 들어 두 개의 상호 수직 방향을 x 방향과 y 방향으로 부르면, x 방향에 대체로 평행하게 배열된 복수의 구동선이 구동선(이하에서는, x 방향 구동선으로 언급)으로서 제공되는 한편, y 방향에 대체로 평행하게 배열된 복수의 구동선은 구동선(이하에서는 y 방향 구동선으로 언급)으로 제공되고, 기억 캐리어는 x 방향과 y 방향의 구동선의 교차점에 대응하는 격자 점에 배치된다.
도 2에서 나타낸 종래의 고체 자기 메모리의 워드선 및 비트선과 유사하게, 이들 구동선은 구동선을 따라 배열된 모든 기억 캐리어의 자화 방향을 변형시키는 동작을 실행한다. 본 실시예가 교환 결합형 고체 자기 메모리에 관한 것이기 때문에, 교환 상호 작용은 기억 캐리어의 자화 방향을 변형시키는 동작으로 이용된다. 다음의 설명에서, 기억 캐리어의 자화 방향을 임의의 방향으로 배향하는 동작을 구동 동작으로 부르기로 한다.
3-4-2 매트릭스형 어드레싱 원리
상술한 바와 같은 구동선을 결합하여 성취되는 교환 결합형 고체 자기 메모리에서의 매트릭스형 어드레싱을 이하 설명한다.
3-4-2 메모리 셀의 구조
매트릭스형 어드레싱을 위한 교환 결합형 고체 자기 메모리의 메모리 셀은 도 39 및 도 40a 내지 40e를 참조하여 설명한다. 도 39는 하나의 메모리 셀만을 나타내는 반면, 도 40a 내지 40e는 구동 원리를 나타낸다.
도 39를 참조하면, 메모리 셀(210)은 제1 y 방향 구동선(211) 및 제2 y 방향 구동선(212), 제1 및 제2 y 방향 구동선(211, 212)과 직각으로 배열되는 x 방향 구동선(214), 및 제1 및 제2 y 방향 구동선(211, 212) 및 x 방향 구동선(214) 사이에 배열되는 기억 캐리어(213)으로 이루어진다. 기억 캐리어(213)는 제1 및 제2 y 방향 구동선(211, 212) 및 x 방향 구동선(214)에 의해 영향 받게 되어 있다. 즉, 기억 캐리어(213)는 세 개의 구동원 루트에 의해 영향받게 되어 있다.
이 메모리 셀(210)에서는, 제1 y 방향 구동선(211)은 미리 정해진 방향으로 자화된 제1 고정 자성층(211a) 및 제1 도체층(211b) - 이들 각각은 길이 연장된 스트립 형상으로 되어 있음 - 으로 이루어진 층형 어셈블리이다. 제2 y 방향 구동선(212)은 제1 고정 자성층(211a)의 방향과 반대인 방향으로 자화되는 제2 고정 자성층(212a) 및 제2 도체층(212b) - 이들 각각은 길이 연장된 스트립 형상으로 되어 있음 - 으로 이루어진 층형 어셈블이다. 기억 캐리어(213)는 제1 y 방향 구동선(211)의 일부 및 제2 y 방향 구동선(212)의 일부 위에 중첩되도록 형성되어 고정 자성층(211a, 212a)를 도체층(211b, 212b)를 거쳐 대향하게 한다.
도 39에서 나타내지는 않았지만, 특히 기억 캐리어(213)가 전기 저항이 낮은 경우, 제1 도전체층(211b)과 기억 캐리어(213) 사이, 제2 도체층(212b)과 기억 캐리어(213) 사이, 또는 기억 캐리어(213) 및 x 방향 구동선(214) 사이에 형성되는 것이 바람직하다.
이 메모리(120)에서, 제1 y 방향 구동 라인(211)은 기억 캐리어(213)의 자화 방향을 프리셋 방향으로 설정하기 위해 구동 동작 A1을 기억 캐리어(213) 상에 인가하기 위한 구동 소스로서 동작한다. 동일하게, 제2 y 방향 구동 라인(212)은 기억 캐리어(213)의 자화 방향을 프리셋 방향으로 설정하기 위해 구동 동작 A2을 캐리어(213) 상에 인가하기 위한 구동 소스로서 동작한다. 한편, 도 39와 도 40a 내지 40e에서, 화살표 A1의 방향은 제1 y 방향 구동 라인(211)로부터 기억 캐리어(213)로의 구동 동작의 방향을 가르키며, 화살표 A2의 방향은 제1 y 방향 구동 라인(211)으로부터 기억 캐리어(213)로의 구동 동작의 방향을 가르킨다.
즉, 제1 y 방향 구동 라인(211)으로부터 기억 캐리어(213)로의 구동 동작 A1은 기억 캐리어(213)의 자화 M1의 방향을 x 방향으로 배향하도록 작용하는 동안, 제1 y 방향 구동 라인(211)으로 구성되는 제1 고정 자성층(211a)은 x 방향으로 자화된다. 반면에, 제2 y 방향 구동 라인(212)으로부터 기억 캐리어(213)으로의 구동 동작 A2은 기억 캐리어(213)의 자화 M1의 방향을 +x 방향으로 배향하도록 작용하는 동안, 제2 y 방향 구동 라인(212)으로 구성되는 제2 고정 자성층(212a)은 +x 방향으로 자화된다.
제1 y 방향 구동 라인(211)의 일부와 제2 y 방향 구동 라인(122)의 일부에 가로놓여 배열된 기억 캐리어(213)는 x 방향이 자화 용이축이면서 단축 자기 비등방성을 나타내는 자기 재료로 형성된다. 본 메모리 셀(210)에 있어서, 이진 기록은 기억 캐리어(213)의 자화 방향에 좌우되어 행해진다.
한편, x 방향 구동 라인(214)은 전기적 도전 재료로 형성되고, 기억 캐리어(213)에 가로놓기 위해 장축 방향을 x 방향으로 하여 연장 스트립형으로 형성된다. 본 메모리 셀(210)에 있어서, 자기장은 전류를 x 방향 구동 라인(214)을 통해 흐르게 함으로써 생성되고, 기억 캐리어(213)에 인가된다. 한편, 도 39, 40c,및 40e에서, A3은 전류가 x 방향 구동 라인(214)내로 흐르게 할 때 생성되는 자기장을 나타낸다.
한편, 도 2에 도시된 종래 고체 자기 메모리와의 접속에서 설명된 것과 같이, 자기 재료내에서 자화의 역전을 유도하는데 필요한 자기장의 크기는 자기장의 인가 방향에 좌우된다. 일반적으로, 자기장이 자화 용이축과 평행하게 인가되는 것보다 자화 용이축으로부터 약 45。 경사진 방향으로 인가되면 더 작은 자기장의 세기로 자화의 역전이 유도될 수 있다.
그래서, 본 메모리 셀(210)에 있어서, 자화 역전은 제1 y 방향 구동 라인(211)으로부터의 구동 동작만이거나 제2 y 방향 구동 라인(212)으로부터의 구동 동작만인 경우에는 기억 캐리어 구동 라인(211)내에서 유도되지 않게 되어 있다. 반면에 마그네틱 역전은 제1 y 방향 구동 라인(211)으로부터의 구동 동작 A1 과 x 방향 구동 라인(214)으로 전류를 흐르게 할 때 생성되는 자기장 A3에 의한 동작이 둘다 있거나, 또는 제2 y 방향 구동 라인(212)으로부터의 구동 동작 A2과 x 방향 구동 라인(214)으로 전류를 흐르게 함으로써 생성된 자기장 A3에 의한 동작이 둘다 있는 경우에 기억 캐리어(213)내에 자화 역전이 유도되게 되어 있다. 즉, 본 메모리 셀에 있어서, 기억 캐리어(213)의 자화 M1 방향은 제1 y 방향 구동 라인(211)의 제2 도전체층(211b)으로 흐르는 전류, 제2 y 방향 구동 라인(212)의 제2 도전체층(212b)으로 흐르는 전류, 및 x 방향 구동 라인(214)으로 흐르는 전류를 제어함으로써 제어되고, 그 결과 2진수 기록은 기억 캐리어(213)의 자화 방향에 기초하여 행해질 수 있다.
3-4-2-2 메모리 셀의 구동 원칙
도 40a 내지 40e를 참조하여 메모리 셀(210)의 구동 원칙이 상세히 기술된다.
도 40a는 전류가 x 방향 구동 라인(214), 제2 y 방향 구동 라인(212)의 제2 도전체층(211b), 및 제2 y 방향 구동 라인(212)의 제2 도전체층(212b)의 어느 하나에도 공급되지 않은 상태로 기억 캐리어(213)의 자화 방향이 +x 방향(도면에서 오른쪽 방향)으로 유지되는 상태를 도시하고 있다. 전류가 이때 x 방향 구동 라인(214), 제2 y 방향 구동 라인(212)의 제2 도전체층(211b), 및 제2 y 방향 구동 라인(212)의 제2 도전체층(212b)에 전혀 공급되지 않으므로, 제1 y 방향 구동 라인(211)으로부터의 구동 동작 A1과 제2 y 방향 구동 라인(212)으로부터의 구동 동작 A2이 둘다 기억 캐리어(213) 상에서 작동한다. 그러나, 제1 y 방향 구동 라인(211)으로부터의 구동 동작 A1의 방향이 제2 y 방향 구동 라인(212)으로부터의 구동 동작 A2의 방향과 반대이므로, 제1 y 방향 구동 라인(211)으로부터의 구동 동작 A1과 제2 y 방향 구동 라인(212)로부터의 구동 동작 A2이 서로 상쇄하고, 그 결과 기억 캐리어(213)의 자화 M1의 방향은 기억 캐리어 자체의 단축 자기 비등방성으로 인해 안정화되어 현 상태를 유지하는데, 여기에서 현 상태는 기억 캐리어(213)의 자화 방향이 +x 방향으로 배향되는 상태이다.
도 40b는 기억 캐리어(213)의 자화 M1 방향이 +x 방향(도면에서 오른쪽 방향)인 경우 전류가 제2 y 방향 구동 라인(212)의 제2 도전체층(212b)에만 공급되고, 전류가 x 방향 구동 라인(214) 및 제1 y 방향 구동 라인(211)의 제1 도전체층(211b)에는 공급되지 않고 단지 제1 y 방향 구동 라인(211)의 제2 도전체층(211b)에만 공급되는 상태를 도시하고 있다. 이 경우에, 제2 y 방향 구동 라인(212)으로부터의 기억 캐리어(213)로의 구동 동작 A2은 유효하지 못하다. 반면에, 전류가 제1 y 방향 구동 라인(211)의 도전체층( 211b)에 공급되지 않으므로, 제1 y 방향 구동 라인으로부터의 구동 동작 A1은 유효하다. 기억 캐리어(213) 상에서 제1 y 방향 구동 라인(211)으로부터 동작하는 구동 동작 A1은 기억 캐리어(213)의 보자력을 초과하지 않게 되어 있다. 제1 y 방향으로부터의 구동 동작 A1이 기억 캐리어(213)의 보자력을 초과하게 되어 있으면, 제2 y 방향 구동 라인(212)으로부터의 구동 라인(212)이 유효하지 못하게 될지라도, 도 40b에 도시된 것과 같이, 기억 캐리어(213)의 자화 M1의 방향은 +x 방향(도면에서 오른쪽 방향)으로 유지된다.
도 40c는 기억 캐리어(213)의 자화 M1 방향이 +x 방향(도면에서 오른쪽 방향)인 경우에 전류가 x 방향 구동 라인(214)과 제2 y 방향 구동 라인(212)의 제2 도전체층(212b)에는 공급되고 제1 y 방향 구동 라인(211)의 제1 도전체층(211b)에는 공급되지 않는 상태를 도시하고 있다. 이 경우, 제2 y 방향 구동 라인(212)로부터 기억 캐리어(213)로의 구동 동작 A2은 유효하지 못하게 된다. 반면, 제1 y 방향 구동 라인(211)의 도전체층(211b)에 전류가 공급되지 않으므로 제1 y 방향 구동 라인(211)로부터의 구동 동작 A1은 기억 캐리어(213) 상에서 동작한다. 전류가 x 방향 구동 라인(214)에 공급되므로, x 방향 구동 라인(214)에 전류를 흐르게 할 때 유도되는 y 방향으로의 자계 A3는 기억 캐리어(213) 상에서 동작한다.
제1 y 방향 구동 라인(211)으로부터의 구동 동작 A1과 x 방향 구동 라인(214)의 전류 통과시 유도되는 자계 A3에 의한 동작의 조합 동작의 벡터는 기억 캐리어(213)의 자화 용이축으로부터 오프셋된 방향으로 배향되어, 그 결과 자화 역전이 자화 용이축과 평행하게 작용하는 동작보다 작은 자계의 세기로 기억 캐리어(213) 상에 유도될 수 있다. 기억 캐리어(213)는 제1 y 방향 구동 라인(211)으로부터의 구동 동작 A1과 전류의 x 방향 구동 라인(214) 통과시 유도되는 자계 A3에 의한 동작 하에서, 자화 역전이 생기게 되어 있다. 그 결과는, 도 40c에 도시된 것과 같이, 기억 캐리어(213)의 자화 M1 방향이 기억 캐리어(213)의 자화 M1 방향이 제1 y 방향 구동 라인(211)로부터의 구동 동작 A1의 방향으로 정열된 상태로, 도 40c에 도시된 것과 같이, 기억 캐리어(213)의 자화 M1 방향이 +x 방향(도면에서 오른쪽 방향)으로부터 -x 방향(도면에서 좌측 방향)으로 역전된다.
그리고나서, x 방향 구동 라인(214)과 제2 도전체층(212b)으로의 전류 공급이 중지되면, -x 방향으로 역전된 기억 캐리어(213)의 자화 M1 방향은 유지된다. x 방향 구동 라인(214)과 제2 도전체층(212b)으로의 전류 공급이 중지되면, 제1 y 방향 구동 라인(211)으로부터의 구동 동작 A1과 제2 y 방향 구동 라인(212)으로부터의 구동 동작 A2이 둘다 유효하다. 그러나, 제1 y 방향 구동 라인(211)으로부터의 구동 동작 A1의 방향이 제2 y 방향 구동 라인(212)으로부터의 구동 동작 A2의 방향과 반대이므로, 이들 구동 동작 A1 및 A2는 서로 상쇄한다. 그러므로, 기억 캐리어(213)의 자화 M1 방향은 기억 캐리어 자체의 고유한 단축성 자기 비등방성에 의해 안정화되어 전류 상태(기억 캐리어(213)의 자화 방향이 -x 방향인 상태)가 유지된다.
도 40d는 기억 캐리어(213)의 자화 M1 방향이 -x 방향(도면에서 좌측 방향)인 상태로, 전류는 단지 제1 y 방향 구동 라인(211)의 제1 도전체층(211b)에만 공급되고, x 방향 구동 라인(214)이나 제2 y 방향 구동 라인(212)의 제2 도전체층(212b)에는 공급되지 않는 상태를 도시하고 있다. 이 경우, 제1 y 방향 구동 라인(211)으로부터 기억 캐리어(213)로의 구동 동작 A1이 유효하지 못하게 된다. 반면에, 제2 y 방향 구동 라인(212)의 도전체층(212b)에 공급되지 않으므로, 제2 y 방향 구동 라인(212)으로부터의 구동 동작 A2은 기억 캐리어(213) 상에서 동작한다. 제2 y 방향 구동 라인(212)으로부터 기억 캐리어(213)으로의 구동 동작 A2는 기억 캐리어(213)의 보자력을 초과하지 않게 되어 있다. 제2 y 방향 구동 라인(212)으로부터 저잗 캐리어(213)로의 구동 동작 A2이 기억 캐리어(213)의 보자력을 초과하지 않게 되어 있으면, 제1 y 방향 구동 라인으로부터의 구동 동작 A1이 유효하지 못하게 될지라도, 도 40d에 도시된 것과 같이, 기억 캐리어(213)의 자화 M1 방향은 -x 방향(도면에서 좌측 방향)으로 유지된다.
도 40e는 기억 캐리어(213)의 자화 M1 방향이 -x 방향(도면에서 좌측 방향)인 상태에서, 전류가 x 방향 구동 라인(214)과 제1 y 방향 구동 라인(211)의 제1 도전체층(211b)에 전류가 공급되고, 제2 y 방향 구동 라인(212)의 제2 도전체층(212b)에는 전류가 공급되지 않는 상태를 도시하고 있다. 이 때, 제1 y 방향 구동 라인(211)로부터 기억 캐리어(213)로의 구동 동작 A1이 유효하지 못하게 된다. 반면에, 전류가 제2 y 방향 구동 라인(212)의 도전체층(212b)에 공급되지 않으므로, 제2 y 방향 구동 라인(212)으로부터의 구동 동작 A2은 기억 캐리어(213) 상에서 동작한다. 전류가 x 방향 구동 라인(214)에 공급되므로, x 방향 구동 라인(214)내로 전류 통과시 유도되는 y 방향으로의 자계 A3는 기억 캐리어(213) 상에서 동작한다.
제2 y 방향 구동 라인(212)로부터의 구동 동작 A2과 x 방향 구동 라인(214)로의 전류 통과시 유도되는 자계 A3에 의한 동작의 조합 동작의 벡터는 기억 캐리어(213)의 자화 용이축으로부터 오프셋된 방향으로 배향되고, 그 결과 자화의 역전이 자화 용이축과 평행하게 작동하는 작용보다 더 작은 자계의 세기로 기억 캐리어(213) 상에 유도될 수 있다. 기억 캐리어(213)는 제2 y 방향 구동 라인(212)로부터의 구동 동작 A2과 x 방향 구동 라인(214)으로의 전류 통과시 유도되는 자계 A3에 의한 동작 하에서 자와 역전이 발생하게 된다. 그 결과, 도 40e에 도시된 것과 같이, 기억 캐리어(213)의 자화 M1 방향이 제2 y 방향 구동 라인(212)으로부터의 구동 동작 A2의 방향으로 정렬된 상태로, 기억 캐리어(213)의 자화 M1 방향은 -x 방향(도면에서 좌측 방향)으로부터 +x 방향(도면에서 우측 방향)으로 역전된다.
그리고나서, x 방향 구동 라인(214)과 제1 도전체층(211b)으로의 전류 공급이 중단되면, +x 방향으로 역전된 기억 캐리어(213)의 자화 M1 방향이 유지된다. x 방향 구동 라인(214)과 제1 도전체층(211b)으로의 전류 공급이 중단되면, 제1 y 방향 구동 라인(211)로부터의 구동 동작 A1과 제1 y 방향 구동 라인(211)으로부터의 구동 동작 A2이 둘다 유효하다. 그러나, 제1 y 방향 구동 라인(211)으로부터의 구동 동작 A1의 방향과 제2 y 방향 구동 라인(212)으로부터의 구동 동작 A2의 방향이 반대이므로, 이들 구동 동작 A1과 A2는 서로 상쇄된다. 그러므로, 기억 캐리어(213)의 자화 M1 방향은 기억 캐리어 자체에 특징인 단축성 자기 비등방성에 의해 안정화되어 전류 상태(기억 캐리어(213)의 자화 방향이 +x 방향인 상태)가 유지된다.
상기 기술한 것과 같이, 본 메모리 셀(210)에 있어서, 기억 캐리어(213)의 자화 M1 방향은 제1 y 방향 구동 라인(211)의 제1 도전체층(211b), 제2 y 방향 구동 라인(212)의 제2 도전체층(212b), 및 x 방향 구동 라인(214)로의 전류 공급의 온/오프 상태를 스위칭함으로써 역전시켜 기억 캐리어(213)의 자화 방향을 기초로 한 2진수 기록을 가능하게 한다.
더구나, 본 메모리 셀(210)에 있어서, 기억 캐리어(213)의 자화 M1 방향은 반복적으로 역전될 수 있으므로 기록된 정보의 반복 재기록을 가능하게 한다. 뿐만 아니라, 본 메모리 셀(210)에 있어서는 기억 캐리어(213)의 자화 M1 방향을 유지하기 위해 제1 도전체층(211b), 제2 도전체층(212b), 또는 x 방향 구동 라인(214)에 전류를 공급할 필요가 없다. 즉 본 메모리 셀은 비휘발성 메모리로서 역할한다.
3-4-2-3 매트릭스형 어드레싱
상기 기술한 메모리 셀(210)에 있어서, 제1 y 방향 구동 라인(211), 제2 y 방향 구동 라인(212), 및 x 방향 구동 라인(214)은 기억 캐리어(213)의 자화 M1의 방향을 역전시키기 위한 구동 소스로서 역할한다. 주목할 점은 단일 구동 소스는 자화의 역전을 유도하는데 충분치 않으며 양쪽 구동 소스가 턴온될 때 자화의 역전이 기억 캐리어(213)에 유도된다는 것이다. 그러므로, 복수 연장된 y 방향 구동 라인(211, 212)과 복수 연장된 x 방향 구동 라인(214)이 기판상에 매트릭스 구조로 배열되고 도 39에 도시된 메모리 셀(210)이 이들 구동 라인의 접점에 배열되면, 매트릭스 구조로 많은 수의 메모리 셀(210)로 이루어지는 자기 기억 디바이스가 제공된다.
즉, 제1 y 방향 구동 라인(211)과 제2 y 방향 구동 라인(212)을 서로 평행하도록 배열하고, 제1 및 제2 y 방향 구동 라인(211, 212)의 우각에 복수 x 방향 구동 라인(214)을 배열하며, 제1 및 제2 y 방향 구동 라인(211, 212)과 x 방향 구동 라인(214)의 접점에 복수의 기억 캐리어(213)를 배열함으로써, 어드레싱 함수를 가지고 있고, 도 2에 도시된 종래 고체 자기 메모리에 유사한 단일 매트릭스 어레이에 의해 임의 메모리 셀을 선택하여 기록할 수 있는 교환 결합형(exchange coupling type) 고체 자기 메모리, 즉 매트릭스형 어드레싱 함수를 가지고 있는 교환 결합형 고체 자기 메모리가 제공된다.
특히, 복수의 제1 y 방향 구동 라인(211A, 211B, …)과 복수의 제2 y 방향 구동 라인(212A, 212B)이 제1 y 방향 구동 라인과 제2 y 방향 구동 라인이 서로 평행하게 연장된 상태로 y 방향에 평행하게 배열된다. 즉, 제1 y 방향 구동 라인(211A)과 제2 y 방향 구동 라인(212A)의 조합(221A), 제1 y 방향 구동 라인(211B)과 제2 y 방향 구동 라인(212B)의 조합(221B), … 은 y 방향으로 서로 평행하게 배열된다. 또한, 복수의 x 방향 구동 라인(214A, 214B, 214C, …)은 x 방향에 평행하게 배열되고, 복수의 기억 캐리어(213A-1, 213A-2, …, 213B-1, 213B-2,…, 213C-1, 213C-2, …)는 교점에 배열된다.
단일 y 방향 구동 라인(211A)과 단일 x 방향 구동 라인(214B)가 선택되어 동시에 적절한 전류 I1, I2가 각각 공급되면, 자화의 역전이 이들 두 구동 라인의 교점의 기억 캐리어(213B-1)에서만 발생한다. 이 경우, 양쪽 다 전류가 공급된 y 방향 구동 라인(211A)과 x 방향 구동 라인(211B)은 그 위에 배열된 복수의 기억 캐리어상에 구동 동작을 인가한다. 그러나, y 방향 구동 라인(211A) 또는 x 방향 구동 라인(214B)의 하나로부터의 구동 동작은 자화 역전을 유도하는데 불충분하다. 전류가 y 방향 구동 라인(211A)의 통과시 생성되고, 전류가 x 방향 구동 라인(214B)의 통과시 발생하는 구동 동작은, 기억 캐리어(213) 상의 구동 동작이 자화 용이축에 대해 45°방향일 때만 자화 역전이 유도되도록 합성된다. 도 41의 예에서, 자화 역전은 단지 기억 캐리어(213B-1)에서만 발생한다.
상기 기술한 것과 같이 교환 결합형 고체 자기 메모리에서 매트릭스형 어드레싱을 실현시킴으로써, 각 고체 자기 메모리에 비선형 소자 또는 선택 트랜지스터를 부가하지 않은 상태에서 도 2에 도시된 종래 고체 자기 메모리의 구조와 유사한 단순화된 구조에 의해 임의 메모리 셀을 기록하는 것이 가능하다.
상기 기술된 교환 결합형 고체 자기 메모리에 있어서, 매트릭스형 어드레싱이 이용될 지라도 비선형 소자 또는 선택 트랜지스터를 이용할 필요가 없다. 즉, 교환 결합형 고체 자기 메모리는 금속 재료와 절연 재료로 구성될 수 있고, 오염에 민감한 반도체를 이용할 필요가 없다. 메모리가 금속 재료와 절연 재료로 구성된다면, 제조 공정은 오염에 민감한 반도체를 이용하지 않음으로써 매우 단순화될 수 있다.
3-5 어드레싱 함수를 가지고 있는 교환 결합형 고체 자기 메모리의 특정 실시예
3-5-1 전체 구조
기억 캐리어로서, 기판상에 형성된 복수의 자기 박막의 어레이가 이용된다. 각 기억 캐리어를 선택하기 위한 전송 루트와 어드레싱을 통해 교환 결합형 고체 자기 메모리의 외부로부터 단일 기억 캐리어 상에 기록하는 동작을 전송하기 위한 전송 루트로서, 복수의 구동 라인이 기판상에 배열된다. 가능한 한 작은 수의 구동 라인으로 효과적인 어드레싱을 달성하기 위해, x 방향으로 확장된 구동 라인의 셋과 y 방향으로 확장된 구동 라인의 셋과 같은 복수의 구동 라인 셋이 제공되고, 기억 캐리어는 각 셋의 교점에 대응하는 격자점에 배열된다.
3-5-2 유용한 교환 결합의 메카니즘
이하 기술되는 것과 같이 구동 전력을 구동 라인으로부터 기억 캐리어에 전송하는 교환 상호 작용을 유도하는 메카니즘은 다양한 소스를 가지고 있고, 외부로부터 교환 상호 작용의 크기를 제어하는데 적합한 다양한 입력 시스템이 있다.
3-5-2-1 반도체층을 통한 자기 결합
자성체와 접촉하는 반도체 내의 캐리어들은, 분극(평균 캐리어 스핀의 0으로부터의 편이) 거리에 놓여 있는 자성체 또는 다른 자기 이온에 관하여 자기적 상호 반응을 유도하기 위해, 자성체로부터의 거리에 따라 진동 감쇠하는 스핀 밀도 분포를 가진다. 이 상호 반응에 의해, 반도체층에 의해 분할된 2개의 자성층들간에 교환 결합이 발생한다.
자기 상호 반응의 크기 또는 거리를 동반하는 진동의 주기는 캐리어 밀도에 의존한다. 또한, 반도체의 캐리어 밀도는 전기적 자극(전압 인가 또는 전류 공급) 또는 광조사(light illumination)와 같은 외부 자극에 의해 변동될 수 있다. 따라서, 상부 및 하부 자성층간의 자기 결합은 반도체층에 외부 자극을 인가함으로써 변동될 수 있다. 따라서, 고정된 자화 방향을 갖는 자성 금속(232) 박막, 가변 자화 방향을 갖는 자성 금속(233) 박막, 및 그 사이에 반도체층(231)을 마련하고, 전압을 온/오프함으로써, 자성 금속(233) 박막의 자화 벡터를 역전시킬 수 있는 구동 전력을 생성하는 것이 가능하다.
특히, 반도체층에 의해 전달되는 자기 결합에서, 자기 결합의 세기 뿐만 아니라 그 부호(sign)도 스핀 밀도 분포의 진동적 성향으로 인해 변동될 수 있다. 즉, 반도체층에 의해 전달되는 자기 결합의 경우에, 반도체층에 인가되는 외부 자극에 의해 상부 및 하부 자성층의 자화가, 평행한 방향으로 정렬할지, 즉 강자성적으로 정렬할지, 또는 평행하지 않은 방향으로 정렬할지, 즉 비강자성적으로 정렬할지를 제어할수 있는 가능성이 있다. 만일, 구동 방향을 역전시킬 수 있는 구동선(driving line)이 사용된다면, 도 39에 도시된 메모리 셀 내의 2개의 구동선(제1 x-방향 구동선 및 제2 y-방향 구동선)의 기능은 하나의 구동선으로 구현될 수 있다. 따라서, 도 2에 도시된 바와 같은 종래의 고체 자기 메모리의 경우에서와 같이, 각각 수직 방향 및 수평 방향으로 m 및 n 개의 메모리 셀이 있다면, 매트릭스 유형의 어드레싱이 m+n개의 구동선에 의해 구동될 수 있다.
3-5-2-2 유전층에 의해 전달되는 자기 결합
유전층을 통해 자성층들 사이에 교환 결합이 이루어질 수 있다. 이 경우에, 자성층들간의 교환 결합은 2개 층을 접속하는 터널 전자에 의해 이루어진다. 따라서, 고정된 자화 방향을 갖는 자성 금속(242) 박막, 가변 자화 방향을 갖는 자성 금속(243) 박막, 및 그 사이에 유전층(241)을 제공하고, 자성 금속(242, 243) 박막, 또는 층을 이루는 구조의 전위 분포를 변동시키는 별도의 전극으로부터 전압을 제공함으로써, 유전층(241)을 통해 전송된 전자의 터널링 가능성이 변동하여, 자성 금속(242, 243) 박막 사이의 교환 결합을 변동시킨다. 이것은 자화의 방향을 역전시키기 위한 구동 전원으로서 사용될 수 있다.
반면, 복수개의 유전층(241a, 241b)이 도 44에 도시된 바와 같이 형성된다면, 복수개의 전위 장벽을 갖는 구조가 구현된다. 전자가 복수개의 전위 장벽 구조를 통해 전송될 확률은, 전자들이 장벽들 사이에 제공된 포텐셜 웰(potential well)을 통해 공진 전송될 수 있는 에너지를 갖는 경우에, 국부적 최대치를 보인다. 전자 에너지의 전위 분포나 구조가 공진 및 비공진 사이에서 변동한다면, 터널링 가능성은 비교적 작은 외부 자극에 의해 크게 변동한다. 그 결과, 교환 결합은 터널 전자들에 의해 상당한 변화가 발생한다.
3-5-2-3 전기 도전층에 의해 전달되는 결합
RKKY 상호 반응은 비자성 금속으로 이루어진 전기 도전층에서 관찰된다. 여기서, 자성층들 사이에는 자기 결합이 구현될 수 있다. 그러나, 전기 도전 재료는 많은 캐리어와 짧은 이완 시간(relaxation time)을 가지므로, 반도체를 사용하는 경우에 외부 자극에 의해 캐리어의 수를 변동시켜 자기 결합을 변조하는 것은 어렵다. 그러나, 재료 구조를 고안하여 자기 결합을 변조하는 것이 가능하다.
예를 들어, 자성층들 사이의 자기 결합은, 자성층들 사이에 Cr/Fe-Ag로 된 층을 이루는 막에 의해 형성된 결합 제어층을 마련하고, 결합 제어층에 전류를 제공함으로써 제거될 수 있다. 도 37에 도시된 구조는 이 원리를 이용한 예에 해당한다. 이 구조는 전기 도전 재료를 사용하는 경우 및 3-5-2-4에 설명된 합성 재료를 이용하는 경우에 해당한다. 이 전류-제어형 시스템은 동작 속도가 전류 용량에 의해 제한받지 않는다는 장점을 가지면서도, 고전압 내구성 절연 재료를 필요로 하지 않는다.
3-5-2-4 합성 재료에 의해 전달되는 결합
도 45 또는 46에 도시된 합성 재료가 단상 재료(single phase material)를 대신하여 자성층들 사이의 자기 결합을 제어하는 결합 제어층으로서 사용된다면, 자기 결합 전파(propagation)의 제어 및 외부 자극을 이용한 결합 세기 변동의 제어가 가능하다.
도 45는 자성층(251)과 비강자성층(252)로 이루어진 다층 구조의 결합 제어층을 도시한다. 자성층(251)에 대해, 다층 구조의 구성 요소로서, Fe, Co나 Ni, 또는 비자성 금속의 합금과 같은 강자성 재료가 사용될 수 있다. 비강자성층(252)로서, Ti, V, Mn, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Pt, 또는 Au와 같은 적절한 재료가 사용될 수도 있다. 또한, 상온에서 반강자성 특성을 보이는 Cr가 사용될 수도 있다. 결과적인 결합의 강자성 또는 반강자성 특성 또는 세기는 비강자성층(252)의 자성 재료나 두께의 유형에 따라 많은 방식으로 설계될 수 있다.
층을 이루는 구조외에도, 도 46에 도시된 미세 입자 확산 분포 구조가 결합 제어층으로서 사용될 수도 있다. 이 결합 제어층은 Fe 입자와 같은 강자성 입자(253)이 Ag와 같은 비자성 재료(254)의 내부에 분포되는 구조와 같은 것이다. 자기 결합은 계단돌과 같은 강자성 입자들 사이에서 전달되어 자성층 및 제어 결합층 양측에 정렬된 자성층이 자기적으로 서로 결합된다.
강자성 입자들 사이의 자기적 결합은 극히 약해서 자기 결합은 과도 전자 분산(excess electron scattering)에 따라 분류되는 경향이 있으며 결합 제어층에서 전류가 흐르면 온도가 상승하는 경향이 있다. 즉, 미세 입자 분포 구조의 결합 제어층에서, 양측에 배열된 자성층들간의 자기 결합은 강자성 입자들간의 미약한 자기 결합에 의존하므로, 미시적 자기 결합은 결합 제어층에 흐르는 전류에 의해 분류되는 경향이 있다.
반면, 미세 입자 분포 구조는 층을 이루는 구조의 한 요소로서 사용될 수도 있다. 예를 들어, Cr/Fe-Ag 막은 후속해서 설명될 교환 결합형의 고체 자기 메모리에서 결합 제어층으로서 사용된다. 이 Fe-Ag 막은 비고체형 용액으로 된 2상 혼합 재료(two-phase mixed material)로 구성되어 이른바 미세 입자 분포 구조를 이룬다.
반면, 만일 자성 재료를 포함하는 합성 재료가 결합 제어층에서 사용된다면, 자기 결합은 합성 재료내의 자기 재료를 통해 간접적으로 발생한다. 따라서, 결합 제어층은 막두께가 증가한다. 만일, 자성 재료를 포함하는 합성 재료가 결합 제어층으로서 사용된다면, 그 막 두께는 양호하게는 10㎚ 보다 작다. 만일, 막 두께가 10㎚보다 작지 않다면, 결합층의 과도하게 얇은 두께로 인한 제조상의 어려움을 피하는 것이 가능하다.
비록, 합성 재료로 구성된 결합 제어층의 두께 상한에는 제한이 없지만, 결합 제어층의 두께는 실제 제조 공정을 고려하여 양호하게는 약 1㎛보다 크지 않아야 한다.
3-5-2-5 서로 다른 자성 재료에 의해 전달되는 결합
외부 자극에 놓이면, 비교적 낮은 큐리 온도(자기 정렬이 사라지는 온도)를 갖는 재료 또는 보상점 부근의 페리 자성 재료는 미시적 특성이 상당히 변한다. 이러한 성질은 자성층들간의 자기 결합을 변조하는데 사용될 수 있다.
3-5-3 실험에 의한 어드레싱 동작의 검증
본 발명을 구현하는 교환 결합형 고체 자기 메모리가 실제로 준비되어 그 어드레싱 동작이 검증되었다.
3-5-3-1 교환 결합형 고체 자기 메모리의 준비 시퀀스
본 발명을 구현하는 교환 결합형 고체 자기 메모리가 마그네트론 스퍼터링 장치를 사용하여 준비되었다. 준비 시퀀스가 도 47 내지 도 51을 참조하여 설명될 것이다. 교환 결합형 고체 자기 메모리의 제조 공정을 도시하는 도 47 내지 도 51은 하나의 메모리 셀을 도시하는 부분 확대 단면도이다.
(1)고정 자성층 및 자화 방향을 제어하기 위한 Cu 층의 피착(도 47)
높은 보자력의 Co-Pt 자성층(261)(영구 자석층), 및 Co층(262)를 글래스 기판(260) 상에 피착한 후에, 레지스트 마스크 패턴(263)이 전자빔 에칭에 의해 형성되었다. 그리고, 띠-모양의 Cu층(264)가 하나의 y-축 구동선에 대응하는 영역에 피착되었다.
높은 보자력의 Co-Pt층(261), Co 층(262) 및 Cu층(264)의 두께는 각각 100㎚, 100㎚, 및 0.8㎚로 설정되었다.(도 48)
(2)2차 Co층 및 결합 제어층의 피착(도 48)
레지스터 마스크 패턴(263)이 제거되었고, 2차 Co 층(265)가 두께 20㎚로 피착되었다. Cu층(263) 상에 피착된 2차 Co층(265)의 영역은 Cu층(262)에 의해 전달되는 반강자성 교환 상호 반응에 의해 하부 Co층(262)에 관해 비평행 방향으로 자화되었다.
그 다음, 절연 제어층(266)이 피착되었다. 산소를 함유하는 아르곤 환경에서 Fe-Si 타겟을 스퍼터링하여 얻어지는 절연 제어층(266)은 높은 전기 저항을 가지며 자기결합을 전파시킬 수 있는 강자성 특성을 갖는 재료로 이루어진다.
그 다음, 결합 제어층(267)이 피착되었다. 이 공정이 끝나면, Fe-Ag 모자이크 타겟 및 Cr 타겟을 동시에 스퍼터링하고 각각의 타겟 상에 기판(260)이 교대로 머물도록 함으로써 Cu/Fe-Ag 다층막이 상온에서 피착되었다. 이 모자이크 타겟은, 중심각 15°를 갖는 6개 섹터 모양의 Ag판이 배열되어 있는 Fe 타겟이다. Cr 및 Fe-Ag에 대한 각각의 막 두께는 각각 0.9㎚, 및 1.5㎚ 였다. 이들 층들은 페라이트 기판 상에 피착되었으며, Fe-Ag 층으로 시작해서, 16과 1/2 주기 후에 Fe-Ag층이 마지막으로 피착되어 최상층을 이루었다. 3-5-2-4에 설명된 바와 같이, 이 층은 내부에 전류가 흐를때 자기 결합을 차단하는 동작을 한다. 결합 제어층(267)에 전류를 공급하기 위한 전극을 제공하기 위해 메모리셀 영역의 바깥쪽 가장자리 상에 전극 패드가 형성되었다.
결합 제어층(267)로부터 파생된 전극 패드를 덮지 않도록하여 결합 제어층(267) 상에 절연 결합층(268)이 형성되었다.
(3)구동선 패턴의 형성(도 49)
레지스터 마스크 패턴(269)가 셀 폭에 대응하는 2개의 y-방향 구동선 영역에 형성되어 전극 패드를 접속하였다. 반면, 다른 부분들은 하부 Co층(262)의 두께의 반만큼 벗겨져 나갔다. 이것은 y-방향 구동선(270, 및 271)을 형성하였다.
(4)Ni-Fe층의 피착 및 자기 이방성의 제공
계단차가 절연 수지(272)에 의해 제거되었고, 그 다음, Ni-Fe 층(273)이 피착되어 절연 결합층(268)과 접촉하였다. 피착동안에, 하부층으로부터 전파된 자기 바이어스는 기판을 가열함으로써 제거되었다. Ni-Fe층(273)에서 x-축 방향을 따르는 자화 용이축을 갖는 단축 자기 이방성(uniaxial magnetic anisotrophy)을 유도하기 위해 외부 자계가 -x 방향으로 인가되었다. 이 Ni-Fe층(273)은 이후에 기억 캐리어(storage carrier)로서의 역할을 한다.
(5)기억 캐리어의 형성, 피착, 및 x-방향 구동선의 형성
마스크 공정에 의해, Ni-Fe층(273)이 기억 캐리어의 크기만큼 남겨졌다. 절연 수지(274)를 충전한 후에, x-방향 Cu 상호접속이 피착되어 x-방향 구동선(275)를 형성하였다. 전자석을 사용하여 2kOe의 자계가 상온에서 x-방향으로 인가되어 높은 보자력의 Co-Pt 자성층(261) 및 Co층(262)의 자화 방향을 x-방향으로 정렬한다.
상술한 바와 같은 구동선을 포함한 교환 결합형의 고체 자기 메모리가 준비되었다. 비록, 도 47 내지 51에는 하나의 메모리 셀이 확대되어 도시되어 있지만, 실제로는 4×4 메모리 셀이 준비되었다. 도 52 및 도 53은 4×4 메모리 셀로 구성된 하나의 고체 자기 메모리의 평면 구성, 및 하나의 메모리 셀의 평면 구조를 확대시켜 도시하고 있다.
상술한 교환 결합형 고체 자기 메모리에서, x-방향 구동선(275)는 단순 도체이다. 이 도체로부터 Ni-Fe 층(73)을 포함하는 기억 캐리어를 자화시키는 동작은 도체 내에 흐르는 전류에 의해 유도되는 자계에 의한 것이다. 제조 공정을 단순화하기위해, x-방향 구동선(275)에 관한한 교환 결합이 사용되지 않는다. 물론, 전체 구동은 교환 결합을 사용하여 기억 캐리어의 자화를 y-방향으로 기울이도록 동작하는 구동선을 이용한 교환 결합에 의해 구현될 수 있다. 이와 같은 경우에, 전기적 입력 온 상태등을 유도하는 어떤 적절한 메카니즘이 선택될 수 있으며 3-5-2-1 또는 3-5-2-5에 도시된 것들로부터 이용될 수도 있다. 또한, 본 실시예에서와 전기적 입력 온 상태에서 결합이 깨진 유형의 구동선을 이용하는 것도 가능하다. 이 경우에, 구동 전력 균형은 도 37의 고정 자성층(204)와 같은 또 다른 자성체로부터의 바이어스 중첩에 의해 시프트되어, 전기적 입력 온 상태를 위해 구동 전력이 유도된다.
상술한 요소 구조에서, 요소 준비에 있어서 다음과 같은 결정적인 사항들 및 특징들이 포함된다.
(1) 상술한 교환 결합형 고체 자기 메모리에서, 높은 보자력의 Co-Pt 자성층(261) 및 Co 층(262)로 구성된 고정 자성층이 전체 기판 표면 상에 피착된다. 고정 자성층을 한 방향으로 자화하고 이 구조를 셀 어레이까지 구축함으로써 전체 구동선 및 기억 캐리어의 자화방향이, 고정 자성층을 기준으로 갖는 전체 기판 표면 상에서 균일하게 개선된다.
(2) 자화 방향을 제어하는데 사용되는 Cu층
기억 캐리어 n을 +x 및 -x와 같은 반대 방향으로 자화시키는 2개의 구동선(270, 271)의 구동 방향은 비평행인 것으로 간주된다. 구동선(270, 271) 상에 규칙적인 자기 도메인 구조를 실현하기 위한 방법으로서, Cu 층(263)의 양측면 상의 Co층(260, 265) 상의 자화 특성은 서로 비평행하게 된다. 반면, Cr층에 의해 전달되는 Fe층의 결합과 같이, 서로 다른 재료의 다양한 조합으로 유사한 비평행 결합이 생성될 수 있는 것이 알려져 있다. 메모리 제조시에 사용하기 위해 이들 조합은 적절히 선택될 수 있다. 이들 비평행 결합은, 예를 들어, S.S.P. 파킨, 물리적 고찰 레터(1991) 제61권 3598-3601면에 논의되어 있다.
(3) 결합 제어층에 전류를 포함하며 자기 결합을 전파시키는 절연 결합층
자기 결합을 전달하는 높은 전기 저항 재료로서, 산소를 함유하는 대기에서 Fe-Si 타겟을 스퍼터링하여 얻어지는 박막이 사용되었다. 박막은 자성 금속 합금 및 산화물의 혼합물이다. 주로 Fe, Co, 및 Ni로 구성된 합금 타겟을 스퍼터링하여 상기의 기능을 갖는 유사한 재료가 얻어질 수 있다.
3-5-3-2 어드레싱 동작의 확인
교환 결합형의 고체 자기 메모리를 사용하여, 상술한 바와 같은 준비가 이루어졌으며, 기록을 위해 메모리 셀이 실제로 선택될 수 있음이 실험적으로 확인되었다. 빛이 자기 샘플상에서 반사될 때에 유도되는 편광된 광 평면의 회전[광자기 커(Kerr) 효과]는 샘플의 자화 방향을 반영한다는 사실을 이용하여 자화에 따라 달라지는 명/암 콘트라스트를 편광 현미경의 영상으로서 제공하는 Kerr 현미경을 사용하여 기억 캐리어의 자화 방향이 검출되었다. 실험을 위해, 편광 캐리어의 자화 용이축에 대응하는 x-방향 자화 성분에 따라 달라지는 콘트라스트의 검출이 가능하도록 광학 시스템의 배열을 이루었다. 관찰에 앞서, 4×4 기억 캐리어의 위쪽 일부 상에서 중첩되어 있는 절연 수지가 이온 밀링(ion miling)에 의해 제거되어 기억 캐리어로서의 역할을 하는 Ni-Fe 박막이 표면 상에 노출될 수 있도록 하였다. 이 절차는 수지의 이중 굴절 및 표면 반사의 중첩에 의한 광자기 Kerr 효과에 기인하지 않은 잉여 콘트라스트를 피하기 위해 사용된다.
(1) 초기 자화된 상태에서, 샘플의 하부에 놓여 있는 영구 자석층이 x-방향으로 자화되었다. 반면, 기억 캐리어층은 -x 방향으로 정렬되었다. Kerr 현미경으로 관찰시, 14개 기억 캐리어들 모두가 동일한 밝기를 가지고 있는 것으로 나타났다.
(2) 샘플이 마이크로-프로버로 이동되었고 4개의 전극이 놓였다. y-방향 구동선들 중 하나와 x-방향 구동선들 중 하나가 선택되어 펄스 전류가 동시에 입력되었다. 기억 캐리어의 자화를 +x 방향으로 역전시키기 위해, 전류가 공급될 때 기억 캐리어에 대한 -x 방향으로의 바이어스를 약화시키도록 구동선이 선택되었다.
(3) 샘플은 Kerr 현미경으로 되돌아와 영상이 관측되어 초기 관측시의 방향과 동일한 방향을 갖는지가 조사되었다. 관측된 영상이 도 5에 대략적으로 도시되어 있다. 이 영상으로부터, 단지 선택된 메모리의 기억 캐리어(상부로부터 제2 행, 좌측으로부터 제3열 상에 있는 기억 캐리어 273A)만이 다른 기억 캐리어들보다 더 밝게 관측되어 관심 대상인 기억 캐리어의 자화 방향이 변경되었음을 입증했다.
(4) 샘플이 프로버로 이동되었다. 동일한 메모리셀이 선택되었고 메모리 내용의 소거를 위해 서로 다른 y-방향 및 x-방향 구동선으로 펄스 전류가 인가되었다. Kerr 현미경하에서 샘플이 다시 한번 관찰되었다. 모든 기억 캐리어들이 동일한 밝기를 보였다. 이것은 자기의 역전에 의한 메모리 기입은 가역적임을 반영한다.
(5) 상기 실험이 복수의 서로 다른 메모리들에 대해 반복적으로 수행되었다. 기입 및 소거가 메모리별로 독립적으로 수행될 수 있음이 확인되었다. 즉, 교환 결합형 고체 자기 메모리에서, 매트릭스 구성으로 정렬된 구동선들에 의해 어드레싱 동작이 구현될 수 있다는 것을 의미한다.
자기 부재 어레이를 기억 캐리어로서 갖는 자기 저장 장치에서, 집적 회로 소자에 필수적인 어드레싱 기능이, 미세 설계 규칙이나 낮은 보자력으로 인한 누화에 따른 문제와 같이 자계를 이용한 기록시에 동반하는 문제를 해소하는 단순한 매트릭스형의 상호접속에 의해 구현될 수 있다.
Claims (80)
- 자화 제어 방법에 있어서,자성 물질 및 반도체 물질를 포함하는 조성물로 이루어진 스페이서 영역으로 강자성 물질로 이루어진 자화 영역을 분리하는 단계; 및외부로 부터 상기 스페이서 영역에 자극을 인가하여 분리 자화 영역들간의 자기적인 상호 반응을 변화시켜서 하나 또는 그 이상의 분리 자화 영역의 자화를 제어하는 단계를 포함하는 자화 제어 방법.
- 제1항에 있어서, 상기 자극은 전기적인 자극, 광 조사 또는 온도 제어중 하나에 의해 상기 스페이서 영역에 인가되는 자화 제어 방법.
- 제1항에 있어서, 상기 스페이서 영역으로 이용되는 조성물로서 자성 반도체가 이용되는 자화 제어 방법.
- 제1항에 있어서, 반도체내에 강자성 미립자를 분산시켜 얻은 매체를 상기 스페이서 영역으로 이용되는 조성물로서 이용하는 자화 제어 방법.
- 제1항에 있어서, 자성 반도체 내에 강자성 미립자를 분산시켜 얻은 매체를 상기 스페이서 영역으로 이용되는 조성물로서 이용하는 자화 제어 방법.
- 제1항에 있어서, 강자성 막과 반도체 막을 함께 적층해서 얻은 다층막을 상기 스페이서 영역에 이용된 조성물로 이용하는 자화 제어 방법.
- 제1항에 있어서, 강자성 막과 자성 반도체막을 함께 적층해서 얻은 다층막을 상기 스페이서 영역내에 이용된 조성물로서 이용하는 자화 제어 방법.
- 제1항에 있어서, 상기 스페이서 영역의 두께는 10 nm 이상인 자화 제어 방법.
- 자화 제어 방법에 있어서,10 nm 이상의 두께를 갖는 스페이서 영역으로 강자성 물질로 이루어진 자화 영역을 분리하는 단계; 및외부로 부터 상기 스페이서 영역에 자극을 인가해서 분리 자화 영역들간의 자기적인 상호 반응을 변화시켜 하나 또는 그 이상의 분리 자화 영역을 제어하는 단계를 포함하는 자화 제어 방법.
- 제9항에 있어서, 자성 물질 및 반도체 물질를 포함하는 조성물를 상기 스페이서 영역으로 이용하는 자화 제어 방법.
- 정보 기록 방법에 있어서,자성 물질 및 반도체 물질를 포함하는 조성물로 이루어진 스페이서 영역으로 강자성 물질로 이루어진 자화 영역을 분리하는 단계;기록할 정보에 대응시켜 상기 스페이서 영역에 외부로 부터 자극을 인가해서 분리 자화 영역들간의 자기적인 상호 반응을 변화시켜 하나 또는 그 이상의 분리 자화 영역을 제어하는 단계; 및자화 영역의 자화 방향에 따라서 이치 또는 그 이상의 다치(binary or higher multi-valued) 기록을 행하는 정보 기록 방법.
- 제11항에 있어서, 상기 자극은 전기적 자극, 광 조사, 또는 온도 제어중 하나에 의해 상기 스페이서 영역에 인가되는 정보 기록 방법.
- 제11항에 있어서, 자성 반도체는 상기 스페이서 영역을 위한 조성물로서 이용하는 정보 기록 방법.
- 제11항에 있어서, 반도체 내에 강자성 미립자를 분산시켜 얻은 매체를 상기 스페이서 영역으로 이용되는 조성물로서 이용하는 정보 제어 방법.
- 제11항에 있어서, 자성 반도체 내에 강자성 미립자를 분산시켜 얻은 매체를 상기 스페이서 영역으로 이용되는 조성물로서 이용하는 정보 기록방법.
- 제11항에 있어서, 자성막 및 반도체막을 함께 적층해서 얻은 다층막을 상기 스페이서 영역의 조성물로서 이용하는 정보 기록 방법.
- 제11항에 있어서, 강자성 막 및 자성 반도체막을 함께 적층해서 얻은 다층막을 상기 스페이서 영역의 조성물로서 이용하는 정보 기록 방법.
- 제11항에 있어서, 상기 스페이서 영역의 두께는 10nm 이상인 정보 기록 방법.
- 정보 기록 방법에 있어서,10 nm 이상의 두께를 갖고 있는 스페이서 영역으로 강자성 물질로 이루어진 자화 영역을 분리하는 단계; 및기록할 정보에 대응한 상기 스페이서 영역에 외부로 부터 자극을 인가해서 분리 자화 영역들간의 자기적인 상호 반응을 변화시켜 하나 또는 그 이상의 분리 자화 영역을 제어하는 단계; 및자화 영역의 자화 방향에 따라서 이치 또는 그 이상의 다치(binary or higher multi-valued) 기록을 행하는 정보 기록 방법.
- 제19항에 있어서, 자성 물질 및 반도체 물질을 포함하는 조성물을 상기 스페이서 영역으로 이용하는 정보 기록 방법.
- 강자성 물질로 이루어진 자화 영역이 자성 물질와 반도체 물질을 포함하는 조성물로 이루어진 스페이서 영역에 의해 분리되는 구조를 갖고 있는 정보 기록 소자에 있어서,기록할 정보에 대응한 자극이 상기 스페이서 영역에 외부로 부터 인가되므로써 분리 자화 영역들간의 자기적인 상호 반응이 변화되어 하나 또는 그 이상의 분리 자화 영역의 자화가 제어되며;이치 또는 그 이상의 다치 기록은 상기 자화 영역들의 자화 방향에 따라서 이루어지는 정보 기록 소자.
- 제21항에 있어서, 상기 자극은 전기적인 자극, 광 조사 또는 온도 제어중 하나에 의해 상기 스페이서 영역에 인가되는 정보 기록 소자.
- 제21항에 있어서, 상기 스페이서 영역용으로 이용되는 조성물로서 자성 반도체가 이용되는 정보 기록 소자.
- 제21항에 있어서, 상기 스페이서 영역으로서 이용되는 조성물은 반도체에 강자성 미립자를 분산시키므로써 얻은 매체인 정보 기록 소자.
- 제21항에 있어서, 상기 스페이서 영역으로서 이용되는 조성물은 자성 반도체에 강자성 미립자를 분산시키므로써 얻은 매체인 정보 기록 소자.
- 제21항에 있어서, 상기 스페이서 영역으로서 이용되는 조성물은 강자성 막과 반도체막을 함께 적층하므로써 얻은 다층막인 정보 기록 소자.
- 제21항에 있어서, 상기 스페이서 영역으로서 이용되는 조성물은 강자성 막과 자성 반도체막을 함께 적층하므로써 얻은 다층막인 정보 기록 소자.
- 제21항에 있어서, 상기 스페이서 영역의 두께는 10 nm 이상인 정보 기록 소자.
- 두께가 10 nm 이상인 스페어서 영역에 의해 강자성 물질로 이루어진 자화 영역이 분리되는 구조를 갖고 있는 정보 기록소자에 있어서,기록할 정보에 대응한 자극이 외부로 부터 상기 스페이서 영역에 인가되므로써 분리 자화 영역간의 자기적인 상호 반응이 변화되어 하나 또는 그 이상의 분리 자화 영역의 자화가 제어되며;이치 또는 그 이상의 다치 기록은 자화 영역의 자화 방향에 따라서 이루어지는 정보 기록 소자.
- 제29항에 있어서, 상기 스페이서 영역은 자성 물질와 반도체 물질를 포함하는 조성물로 구성되는 정보 기록 소자.
- 자화 제어 방법에 있어서,도전체층이 자성층들 사이에 배치되도록 전기적 도전 물질를 포함하는 도전체층과 복수의 자성층을 적층해서 적층 어셈블리를 구성하는 단계; 및상기 적층된 어셈블리의 상기 도전체층에 전류가 흐르게 하므로써 상기 자성층들간의 자기 결합 상태를 변화시켜 상기 자성층들의 자화 방향을 제어하는 단계를 포함하는 자화 제어 방법.
- 제31항에 있어서, 상기 도전체층은 단상으로 자기 질서를 나타내는 물질과 비자성 물질를 포함하는 조성물로 이루어지는 자화 제어 방법.
- 제31항에 있어서, 상기 도전체층은 강자성 조성 영역과 비자성 조성 영역을 교호로 형성한 적층 박막 또는 조성 변조막으로 이루어지는 자화 제어 방법.
- 제31항에 있어서, 상기 도전체층은 강자성 조성 영역과 비자성 조성 영역을 3차원으로 혼합한 구조로 이루어지는 자화 제어 방법.
- 제31항에 있어서, 상기 도전체층의 상층 및 하층에 상기 도전체층 보다 전기 저항이 높은 물질의 층을 배치하는 자화 제어 방법.
- 자기 기능 소자에 있어서,도전체층이 자성층들 사이에 배치되도록 전기적 도전 물질를 포함하는 도전체층과 복수의 자성층을 적층해서 얻은 적층 어셈블리;상기 적층된 어셈블리의 상기 도전체층에 전류가 흐르게 하므로써 상기 자성층들간의 자기 결합 상태를 변화시켜 상기 자성층들의 자화 방향을 제어하는 자기 기능 소자.
- 제36항에 있어서, 상기 자성층들의 자화 상태를 이용하므로써 출력이 상기 상기 자성층들의 자화 상태에 대응되게 하는 자기 기능소자.
- 제36항에 있어서, 상기 도전체층은 단상으로 자기 질서를 나타내는 물질을 포함하는 조성물과 비자성 물질로 이루어지는 자기 기능 소자.
- 제36항에 있어서, 상기 도전체층은 강자성 조성의 영역과 비자성 조성의 영역을 교호로 적층해서 얻은 적층 박막 또는 조성 변조막으로 이루어지는 자기 기능 소자.
- 제36항에 있어서, 상기 도전체층은 강자성 조성의 영역과 비자성 조성의 영역을 3차원으로 혼합해서 얻은 구조인 자기 기능 소자.
- 제36항에 있어서, 상기 도전체층의 상층 및 하층에는 상기 도전체층의 전기 저항 보다 높은 전기 저항을 갖고 있는 물질로 이루어진 층이 배치되는 자기 기능 소자.
- 정보 기록 방법에 있어서,도전체층이 자성층들 사이에 배치되도록 전기적 도전 물질을 포함하는 도전체층과 복수의 자성층들을 적층하므로써 적층 어셈블리를 구성하는 단계;상기 적층 어셈블리의 도전체층에 전류를 흘리므로써 상기 자성층들 간의 자기적인 상호 반응을 변화시켜 상기 자성층들의 자화 방향을 제어하는 단계; 및상기 자성층들의 자화 방향에 근거해서 이치 또는 그 이상의 다치 기록을 행하는 단계를 포함하는 정보 기록 방법.
- 제42항에 있어서, 상기 도전체층은 단상으로 자기 질서를 나타내는 조성물질과 비자성 물질로 이루어지는 정보 기록 방법.
- 제42항에 있어서, 상기 도전체층은 강자성 조성의 영역과 비자성 조성의 영역을 교호로 적층해서 이루어진 적층 박막들의 어셈블리 또는 조성 변조막인 정보 기록 방법.
- 제42항에 있어서, 상기 도전체층은 강자성 조성의 영역 및 비자성 조성 영역의 3차원 혼합 구조인 정보 기록 방법.
- 제42항에 있어서, 상기 도전체층의 상층 및 하층에는 전기 저항이 상기 전기적 도전층 보다 높은 물질 층이 배치되는 정보 기록 방법.
- 정보 기록 소자에 있어서,도전체층이 자성층들 사이에 배치되도록 전기적 도전 물질을 포함하는 도전체층과 복수의 자성층들을 적층하므로써 얻은 적층 어셈블리를 포함하며;상기 적층 어셈블리의 도전체층에 전류를 흘리므로써 상기 자성층들 간의 자기적인 상호 반응을 변화시켜 상기 자성층들의 자화 방향을 제어하며;상기 자성층들의 자화 방향에 근거해서 이치 또는 그 이상의 다치 기록이 행해지는 정보 기록 소자.
- 제47항에 있어서, 기록된 정보는 자기-광학 효과를 이용하여 상기 자성층들의 자화 방향을 검출하므로써 판독되는 정보 기록 소자.
- 제47항에 있어서, 상기 도전체층은 단상으로 자기 질서를 나타내는 물질과 비자성 물질을 포함하는 조성물로 이루어지는 정보 기록 소자.
- 제47항에 있어서, 상기 도전체층은 강자성 조성의 영역과 비자성 조성의 영역을 교호로 적층해서 이루어진 적층 박막의 어셈블리 또는 조성 변조막인 정보 기록 소자.
- 제47항에 있어서, 상기 도전체층은 강자성 조성의 영역과 비자성 조성의 영역을 3차원 혼합한 구조인 정보 기록 소자.
- 제47항에 있어서, 상기 전기적 도정층의 상층 및 하층에는 전기 저항이 상기 도전체층 보다 높은 물질층들이 배치되는 정보 기록소자.
- 가변 저항 소자에 있어서,제1 자성층, 제2 자성층, 비자성층 및 제3 자성층을 함께 적층해서 이루어진 적층 어셈블리를 포함하고;상기 적층 어셈블리의 상기 도전체층에 전류가 흐르게하여 상기 제1 자성층과 상기 제2 자성층간의 자기 결합 상태를 변화시켜 제2 자성층, 비자성층 및 제3 자성층을 포함하는 전류 경로의 전기 저항을 제어하는 가변 저항 소자.
- 제53항에 있어서, 상기 도전체층은 단상으로 자기 질서를 나타내는 물질과 비자성 물질을 포함하는 조성물로 이루어진 가변 저항 소자.
- 제53항에 있어서, 상기 도전체층은 강자성 조성의 영역과 비자성 조성의 영역을 교호로 적층한 적층막들의 어셈블리 또는 조성 변조막으로 이루어지는 가변 저항 소자.
- 제53항에 있어서, 상기 도전체층은 강자성 조성 영역과 비자성 조성의 영역들을 3차원 혼합한 구조인 가변 저항 소자.
- 제53항에 있어서, 상기 도전체층의 상층 및 하층에는 전기 저항이 상기 도전체층 보다 높은 물질층이 배치되는 가변 저항 소자.
- 기억 캐리어(storage carrier)로서 복수의 분리 자성체의 어레이를 갖고 있는 자기 기억 소자에 있어서,고상(solid phase)을 통해서 전파되는 교환 상호 반응이 목표동작을 성취하기 위해 기록 또는 판독을 위해 선택된 기억 캐리어들중 임의 캐리어를 지정하기 위한 수단으로서 이용되는 가변 저항 소자.
- 제58항에 있어서, 결합 제어층이 두개의 자성층들 사이에서 샌드위치되어 있는 구조를 갖고 있으며;상기 교환 상호 반응은 상기 결합 제어층을 통한 상기 두개의 자성층들 사이의 상호 반응 동작이며;상기 결합 제어층에는 자극이 인가되어 상기 두개의 자성층들 간의 교환 상호 반응이 변하며, 상기 변화는 기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 이용되는 가변 저항 소자.
- 제59항에 있어서, 상기 결합 제어층은 반도체 층이며;상기 교환 상호 반응은 상기 반도체층의 원자가 전자에 의해서 중재되며;상기 반도체 층에는 전기 자극이 인가되어 상기 두개의 자성층간의 교환 상호 반응이 변화되며, 상기 변화은 기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 이용되는 자기 기억 소자.
- 제59항에 있어서,상기 결합 제어층은 절연층이며;상기 교환 상호 반응은 상기 절연층을 통한 터널 효과에 의해서 자성층들간의 전자 이동에 의해서 중재되며;상기 절연층들 간의 터널 장벽의 높이는 상기 두개의 자성층들 간의 교환 상호 반응의 변화가 일어나도록 변화되며, 상기 변화는 기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 이용되는 자기 기억 소자.
- 제59항에 있어서, 상기 결합 제어층은 도전체층이며;상기 교환 상호 반응은 상기 절연층을 통한 두개의 자성층간의 상호 반응 동작이며;전류가 상기 도전체층을 통해 흐르게 되어 상기 두개의 자성층간의 교환 상호 반응의 변화가 나타나며, 상기 변화는 기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 이용되는 자기 기억 소자.
- 제59항에 있어서, 상기 결합 제어층은 두께가 10 nm 이상의 막이며 자성 물질을 포함하는 자기 기억 소자.
- 제63항에 있어서, 상기 결합 제어층은 자성층과 비자성층을 함께 적층한 다층 구조인 자기 기억 소자.
- 제63항에 있어서, 상기 결합 제어층은 비자성 물질 내에 자성 미립자를 분산한 것인 자기 기억 소자.
- 제59항에 있어서, 경 자성 물질로 이루어진 자성층은 상기 두개의 자성층들간에 샌드위치되어 있는 결합 제어층으로 이루어진 구조의 하층으로 형성되는 자기 기억 소자.
- 제59항에 있어서, 상기 결합 제어층의 양측에는 자성층들중 적어도 하나가 중간층을 통해 적층되어 자성층 쌍의 자화 방향이 서로에 대해 비평행한 자기 기억 소자.
- 제59항에 있어서, 자기 결합을 중재하는 전기적 절연 물질의 박막은 상기 자성층들과 상기 결합 제어층들간에 배열되는 자기 기억 소자.
- 제58항에 있어서, 복수의 선형 부재들이 서로 교차하게 배열되어 있고, 각각의 기억 캐리어가 상기 선형 부재들의 교차점에 배열되며;기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 있어서, 상기 기억 캐리어상의 두개 또는 그 이상의 선형 부재들에 의한 자기적인 상호 반응은 선택된 기억 캐리어들에 대한 기록 또는 판독이 실행되도록 결합되며;상기 자기적인 상호 반응들중 적어도 하나는 고상을 통해서 전파되는 교환 상호 반응인 자기 기억 소자.
- 재58항에 있어서, 복수의 선형 부재들이 서로 교차하게 배치되며, 각각의 기억 캐리어는 상기 선형 부재들의 교차점에 배치되며;기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 있어서, 기억 캐리어의 자화 방향은 상기 기억 캐리어에 대해 3개 또는 그 이상의 선형 부재로 부터 가해진 자기적인 상호 반응의 결합에 의해 제어되며;상기 자기적인 상호 반응들중 적어도 하나는 고상을 통해 전파되는 교환 상호 반응인 자기 기억 소자.
- 기억 캐리어로서 복수의 분리 자기 부재들의 어레이를 갖고 있는 자기 기억 소자에서 어드레싱하는 방법에 있어서,기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 있어 고상을 통해 전파된 교환 상호 반응을 이용하는 단계를 포함하는 어드레싱 방법.
- 제71항에 있어서, 상기 교환 상호 반응은 결합 제어층이 상기 자성층들 사이에 샌드위치되어 있는 구조내의 상기 결합 제어층을 통해 두개의 자성층들 사이에서 동작하는 교환 상호 반응이며;상기 결합 제어층에 자극을 인가하므로써 발생된 두개의 자성층간의 교환 상호 반응에 있어서의 변화는 기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 이용되는 어드레싱 방법.
- 제72항에 있어서, 상기 결합 제어층은 반도체층이며;상기 교환 상호 반응은 상기 반도체 층의 원자가 전자들에 의해 중재되며;상기 반도체 층에는 전기 자극이 인가되어 상기 두개의 자성층들간의 교환 상호 반응의 변화가 발생하고, 상기 변화는 기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 이용되는 어드레싱 방법.
- 제72항에 있어서, 상기 결합 제어층은 절연층이며;상기 교환 상호 반응은 상기 절연층을 통한 터널 효과에 의한 자성층들 간의 전자 이동에 의해 중재되며;상기 절연층들 간의 터널 장벽의 높이는 변화되어 상기 두개의 자성층들 간의 교환 상호 반응이 변화되며, 상기 변화는 기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 이용되는 어드레싱 방법.
- 제72항에 있어서, 상기 결합 제어층은 전기적 도전체층이며;상기 교환 상호 반응은 두개의 자성층들 간에 동작하는 상호 반응이며;전류가 상기 도전체층을 통해 흐르게 되어 상기 두개의 자성층들 간의 교환 상호 반응이 변화되며, 상기 변화는 기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 이용되는 어드레싱 방법.
- 제72항에 있어서, 상기 결합 제어층은 두께가 10 nm 이상인 막을 갖고 있으며 자성 물질을 포함하는 어드레싱 방법.
- 제72항에 있어서, 상기 결합 제어층은 자성층과 비자성층을 함께 적층해서 이루어진 다층 구조인 어드레싱 방법.
- 제72항에 있어서, 상기 결합 제어층은 비자성 물질내에 자성 미립자를 분산한 것인 어드레싱 방법.
- 제71항에 있어서, 복수의 선형 부재는 서로 교차하도록 배치되며, 각각의 기억 캐리어는 상기 선형 부재들의 교차점에 배열되고;기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 있어서, 상기 기억 캐리어상의 2개 또는 그 이상의 선형 부재들로 부터 가해진 자기적인 상호 반응은 선택된 기억 캐리어에 대한 기록 또는 판독이 실행되도록 결합되며;상기 자기적인 상호 반응상호 반응도 하나는 고상을 통해서 전파된 교환 상호 반응인 어드레싱 방법.
- 제71항에 있어서, 복수의 선형 부재들은 서로 교차하도록 배열되며, 각각의 기억 캐리어는 상기 선형 부재들의 교차점에 배열되며;기록 또는 판독을 위한 임의 기억 캐리어를 선택하는데 있어서, 기억 캐리어의 자화 방향은 상기 기억 캐리어에 대해 3개 또는 그 이상의 선형 부재로 부터 가해진 자기적인 상호 반응들의 결합에 의해 제어되며;상기 자기적인 상호 반응들중 적어도 하나는 고상을 통해서 전파되는 교환 상호 반응인 어드레싱 방법.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1998-130711 | 1998-05-13 | ||
| JP10130711A JPH11330585A (ja) | 1998-05-13 | 1998-05-13 | 磁化制御方法、磁気機能素子、情報記録方法、情報記録素子及び可変抵抗素子 |
| JP10130710A JPH11330387A (ja) | 1998-05-13 | 1998-05-13 | 磁化制御方法、情報記録方法及び情報記録素子 |
| JP1998-130710 | 1998-05-13 | ||
| JP1998-185255 | 1998-06-30 | ||
| JP18525598 | 1998-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990087860A true KR19990087860A (ko) | 1999-12-27 |
Family
ID=27316175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990004914A Ceased KR19990087860A (ko) | 1998-05-13 | 1999-02-11 | 자성물질을이용한소자및그어드레싱방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6178112B1 (ko) |
| EP (1) | EP0973169B1 (ko) |
| KR (1) | KR19990087860A (ko) |
| CN (1) | CN1199278C (ko) |
| DE (1) | DE69923386T2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013119046A1 (ko) * | 2012-02-07 | 2013-08-15 | 주식회사 나노브릭 | 자성 입자를 이용한 표시 방법, 필름 및 표시 장치 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6741494B2 (en) * | 1995-04-21 | 2004-05-25 | Mark B. Johnson | Magnetoelectronic memory element with inductively coupled write wires |
| US6611405B1 (en) * | 1999-09-16 | 2003-08-26 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory device |
| JP2001196661A (ja) * | 1999-10-27 | 2001-07-19 | Sony Corp | 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子 |
| US6528993B1 (en) * | 1999-11-29 | 2003-03-04 | Korea Advanced Institute Of Science & Technology | Magneto-optical microscope magnetometer |
| US6285581B1 (en) * | 1999-12-13 | 2001-09-04 | Motorola, Inc. | MRAM having semiconductor device integrated therein |
| US6873546B2 (en) * | 2000-03-09 | 2005-03-29 | Richard M. Lienau | Method and apparatus for reading data from a ferromagnetic memory cell |
| JP3604617B2 (ja) * | 2000-06-12 | 2004-12-22 | 富士通株式会社 | 磁気検出素子 |
| AU2001287985A1 (en) * | 2000-10-17 | 2002-04-29 | International Business Machines Corporation | Magnetic element, memory device and write head |
| FR2817998B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| TW544677B (en) * | 2000-12-26 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Magneto-resistance memory device |
| US6501269B1 (en) * | 2001-02-28 | 2002-12-31 | Ade Corporation | Vector kerr magnetometry |
| JP5019681B2 (ja) * | 2001-04-26 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US6657888B1 (en) | 2001-05-11 | 2003-12-02 | Board Of Regents Of The University Of Nebraska | Application of high spin polarization materials in two terminal non-volatile bistable memory devices |
| US6744086B2 (en) | 2001-05-15 | 2004-06-01 | Nve Corporation | Current switched magnetoresistive memory cell |
| US6741496B2 (en) * | 2001-09-27 | 2004-05-25 | Intel Corporation | Electron spin mechanisms for inducing magnetic-polarization reversal |
| US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| JP3583102B2 (ja) | 2001-12-27 | 2004-10-27 | 株式会社東芝 | 磁気スイッチング素子及び磁気メモリ |
| US6798691B1 (en) | 2002-03-07 | 2004-09-28 | Silicon Magnetic Systems | Asymmetric dot shape for increasing select-unselect margin in MRAM devices |
| SG115462A1 (en) * | 2002-03-12 | 2005-10-28 | Inst Data Storage | Multi-stage per cell magnetoresistive random access memory |
| JP2003281705A (ja) * | 2002-03-25 | 2003-10-03 | Hitachi Ltd | 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ |
| US7095646B2 (en) * | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| JP4146202B2 (ja) * | 2002-09-24 | 2008-09-10 | 株式会社東芝 | スピントンネルトランジスタ、磁気再生ヘッド、磁気情報再生システム、及び磁気記憶装置 |
| JP2004128229A (ja) * | 2002-10-02 | 2004-04-22 | Nec Corp | 磁性メモリ及びその製造方法 |
| KR100499136B1 (ko) * | 2002-12-14 | 2005-07-04 | 삼성전자주식회사 | 전자 스핀의존 산란을 이용한 자성매체 및 자성매체정보재생장치 및 재생방법 |
| JP2004207366A (ja) * | 2002-12-24 | 2004-07-22 | Fujitsu Ltd | Ｃｐｐ磁気抵抗効果素子及びその製造方法、ｃｐｐ磁気抵抗効果素子を備えた磁気記憶装置 |
| US7428127B2 (en) | 2002-12-24 | 2008-09-23 | Fujitsu Limited | CPP magnetoresistive effect element and magnetic storage device having a CPP magnetoresistive effect element |
| US6956763B2 (en) * | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
| US6967366B2 (en) * | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
| CN1311362C (zh) * | 2003-11-12 | 2007-04-18 | 杨清溪 | 定址式数据资料存取系统及其方法 |
| US7372117B2 (en) * | 2004-09-16 | 2008-05-13 | Industrial Technology Research Institute | Magneto-resistance transistor and method thereof |
| US7235851B2 (en) | 2004-09-16 | 2007-06-26 | Industrial Technology Research Institute | Spin transistor and method thereof |
| US7129098B2 (en) * | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| WO2007043358A1 (ja) * | 2005-10-07 | 2007-04-19 | Konica Minolta Opto, Inc. | セルロースエステルフィルムの製造方法、セルロースエステルフィルム、偏光板及び液晶表示装置 |
| JP4284326B2 (ja) * | 2006-01-12 | 2009-06-24 | 株式会社東芝 | 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法 |
| US7652915B2 (en) * | 2006-12-19 | 2010-01-26 | Hitachi Global Storage Technologies Netherlands B.V. | High density spin torque three dimensional (3D) memory arrays addressed with microwave current |
| US20080174936A1 (en) * | 2007-01-19 | 2008-07-24 | Western Lights Semiconductor Corp. | Apparatus and Method to Store Electrical Energy |
| US20090050999A1 (en) * | 2007-08-21 | 2009-02-26 | Western Lights Semiconductor Corp. | Apparatus for storing electrical energy |
| US8310867B2 (en) * | 2007-10-11 | 2012-11-13 | Japan Science And Technology Agency | Nonvolatile solid state magnetic memory and recording method thereof |
| JP2011243716A (ja) * | 2010-05-18 | 2011-12-01 | Toshiba Corp | スピントランジスタ及び集積回路 |
| CN102323622B (zh) * | 2011-06-15 | 2013-08-07 | 朱德兵 | 一种线阵列多路同步瞬变电磁定向探测方法及其装置 |
| US8570786B2 (en) * | 2011-07-07 | 2013-10-29 | Kabushiki Kaisha Toshiba | Memory device and fabricating method thereof |
| KR101438773B1 (ko) * | 2012-12-18 | 2014-09-15 | 한국과학기술연구원 | 자기장 제어 가변형 논리 소자 및 그 제어 방법 |
| US8917484B2 (en) | 2013-03-12 | 2014-12-23 | Seagate Technology Llc | Magnetoresistive element with nano-crystalline shield |
| CN103794224B (zh) * | 2014-01-27 | 2017-01-11 | 华中科技大学 | 一种基于相变磁性材料的非易失性逻辑器件及逻辑操作方法 |
| US10892299B2 (en) * | 2018-07-31 | 2021-01-12 | International Business Machines Corporation | Magnetic field controlled transistor |
| JP2021050913A (ja) * | 2019-09-20 | 2021-04-01 | 昭和電工株式会社 | 磁化測定装置および磁化測定方法 |
| US11953742B2 (en) * | 2021-03-30 | 2024-04-09 | Tdk Corporation | Optical device and optical system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316549A (ja) * | 1994-05-02 | 1996-11-29 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子、これを用いた磁気抵抗効果型ヘッド、メモリー素子、及び増幅素子 |
| JPH09162460A (ja) * | 1995-12-07 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子及び磁気抵抗効果型ヘッド |
| US5673220A (en) * | 1992-10-30 | 1997-09-30 | Kappa Numerics, Inc. | Memory material and method for its manufacture |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
| US5703805A (en) * | 1996-05-08 | 1997-12-30 | Motorola | Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses |
| US5768183A (en) * | 1996-09-25 | 1998-06-16 | Motorola, Inc. | Multi-layer magnetic memory cells with improved switching characteristics |
| JPH10240601A (ja) * | 1997-02-25 | 1998-09-11 | Sony Corp | 情報記録方法及び装置、情報再生方法及び装置 |
-
1999
- 1999-02-11 KR KR1019990004914A patent/KR19990087860A/ko not_active Ceased
- 1999-02-11 DE DE69923386T patent/DE69923386T2/de not_active Expired - Fee Related
- 1999-02-11 EP EP99102609A patent/EP0973169B1/en not_active Expired - Lifetime
- 1999-02-12 US US09/248,907 patent/US6178112B1/en not_active Expired - Lifetime
- 1999-02-12 CN CNB991056825A patent/CN1199278C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5673220A (en) * | 1992-10-30 | 1997-09-30 | Kappa Numerics, Inc. | Memory material and method for its manufacture |
| JPH08316549A (ja) * | 1994-05-02 | 1996-11-29 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子、これを用いた磁気抵抗効果型ヘッド、メモリー素子、及び増幅素子 |
| JPH09162460A (ja) * | 1995-12-07 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子及び磁気抵抗効果型ヘッド |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013119046A1 (ko) * | 2012-02-07 | 2013-08-15 | 주식회사 나노브릭 | 자성 입자를 이용한 표시 방법, 필름 및 표시 장치 |
| US9189981B2 (en) | 2012-02-07 | 2015-11-17 | Nanobrick Co., Ltd. | Display method, film and display device using magnetic particles |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69923386T2 (de) | 2005-12-22 |
| CN1199278C (zh) | 2005-04-27 |
| US6178112B1 (en) | 2001-01-23 |
| EP0973169A3 (en) | 2000-05-17 |
| EP0973169B1 (en) | 2005-01-26 |
| DE69923386D1 (de) | 2005-03-03 |
| CN1236995A (zh) | 1999-12-01 |
| EP0973169A2 (en) | 2000-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990087860A (ko) | 자성물질을이용한소자및그어드레싱방법 | |
| KR102611084B1 (ko) | 전압 제어 층간 교환 결합 자기저항 메모리 디바이스 및 그의 동작 방법 | |
| US7170778B2 (en) | High speed low power magnetic devices based on current induced spin-momentum transfer | |
| US6483741B1 (en) | Magnetization drive method, magnetic functional device, and magnetic apparatus | |
| US8416611B2 (en) | Magnetoresistance effect element and magnetic random access memory | |
| RU2585578C2 (ru) | Элемент магнитной памяти | |
| US6480411B1 (en) | Magnetoresistance effect type memory, and method and device for reproducing information from the memory | |
| RU2580378C2 (ru) | Записываемый магнитный элемент | |
| RU2595588C2 (ru) | Магнитный записывающий элемент | |
| US6509621B2 (en) | Magnetic random access memory capable of writing information with reduced electric current | |
| KR100754930B1 (ko) | 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법 | |
| JP5847190B2 (ja) | 双極性スピン転移反転 | |
| KR20150054804A (ko) | 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들 | |
| CN101114694A (zh) | 磁单元和磁存储器 | |
| JP2000090658A (ja) | 磁気メモリ素子 | |
| WO2001004970A1 (fr) | Dispositif ferromagnetique a magneto-resistance, a effet tunnel a doubles puits quantique | |
| JP4095200B2 (ja) | 巨大磁気抵抗効果を利用したメモリ素子 | |
| US20070247901A1 (en) | Mesoscopic Magnetic Body Having Circular Single Magnetic Domain Structure, its Production Method, and Magnetic Recording Device Using the Same | |
| WO2003032336A1 (en) | Magnetic elements with magnetic flux closure, production method and memory application | |
| Wang et al. | Design, simulation, and realization of solid state memory element using the weakly coupled GMR effect | |
| JP2000113666A (ja) | 磁性薄膜メモリ素子および磁性薄膜メモリ | |
| JP4374646B2 (ja) | 磁気記憶装置及びアドレッシング方法 | |
| JPH11330387A (ja) | 磁化制御方法、情報記録方法及び情報記録素子 | |
| Wu | High speed mram with voltage control of magnetic anisotropy (vcma) effect | |
| JPH11330585A (ja) | 磁化制御方法、磁気機能素子、情報記録方法、情報記録素子及び可変抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990211 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20040211 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19990211 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050816 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060210 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20060515 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20060210 Comment text: Notification of reason for refusal Patent event code: PE06011S01I Patent event date: 20050816 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |