KR19990061335A - Charge-coupled solid-state imaging device and method of manufacturing the same - Google Patents
Charge-coupled solid-state imaging device and method of manufacturing the same Download PDFInfo
- Publication number
- KR19990061335A KR19990061335A KR1019970081593A KR19970081593A KR19990061335A KR 19990061335 A KR19990061335 A KR 19990061335A KR 1019970081593 A KR1019970081593 A KR 1019970081593A KR 19970081593 A KR19970081593 A KR 19970081593A KR 19990061335 A KR19990061335 A KR 19990061335A
- Authority
- KR
- South Korea
- Prior art keywords
- charge
- image pickup
- pickup device
- light receiving
- state image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/452—Input structures
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명에 따른 전하 결합형 고체촬상소자는 저농도 N형 반도체 기판의 수광부 형성 예정영역에 습식식각을 이용하여 V홈을 형성하고 그 위에 셀프 구조로 수광부 이를테면, 저농도 N형 포토다이오드와 정공축적영역인 고농도 P형 포토다이오드를 형성한 데에 특징이 있다. 이와 같이 구성되는 고체촬상소자는 기존에 비해 수광부의 표면적이 넓어져 수광부의 불필요 전하가 기판으로 쉽게 드레인되므로 전자셔터 전압이 낮아짐과 동시에 OFD(Over Flow Drain) 조절이 용이하고, 반도체 기판에 가해지는 전압의 변화에 대한 신호 변화가 작아 블루밍 및 스미어 특성이 향상되므로 휘도가 개선되는 것이다.According to the present invention, the charge-coupled solid-state imaging device according to the present invention forms a V-groove by wet etching in a region in which a light-receiving portion is to be formed of a low-concentration N-type semiconductor substrate, and has a self-structured light-receiving portion such as a low-concentration N-type photodiode and a hole accumulation region. It is characteristic in forming a high concentration P-type photodiode. The solid-state imaging device configured as described above has a larger surface area of the light receiving portion than the conventional one, so that unnecessary charges of the light receiving portion are easily drained to the substrate, thereby reducing the electronic shutter voltage and facilitating OFD (Over Flow Drain) control. The change in signal with respect to the change in voltage is small, thereby improving the blooming and smearing characteristics, thereby improving luminance.
Description
본 발명은 광전변환소자에 관한 것으로, 보다 상세하게는 촬상관에 비해 화소수의 증가, 감도 개선, 저 잡음 등의 유리한 점이 있어 가정용 비디오, 도어폰은 물론 방송용, 의료용, 산업용 등에 널리 사용되는 전하 결합형 고체촬상소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion element, and more particularly, has advantages such as an increase in the number of pixels, an improvement in sensitivity, and a low noise, compared to an imaging tube, and thus is widely used in home video, door phones, broadcast, medical, industrial, and the like. It relates to a type solid state imaging device.
일반적으로 CCD(Charge Couple Device)라 불리는 전하 결합형 고체촬상소자는 입사된 빛을 광전변환하는 수광부(포토다이오드 어레이)와, 수광부에서 생성된 신호전하를 전달받아 전송하는 수직 및 수평 신호전송단(BCCD : Buried channel Charge Coupled Divice)과, 출력된 신호를 증폭하여 전압신호로 변환해주는 출력부로 구성되어 있다.In general, a charge coupled solid-state image pickup device, called a charge couple device (CCD), includes a light receiving unit (photodiode array) for photoelectric conversion of incident light, and vertical and horizontal signal transmission terminals for receiving and transmitting signal charges generated by the light receiving unit ( BCCD: Buried Channel Charge Coupled Divide) and an output unit that amplifies the output signal and converts it into a voltage signal.
도 1를 참조하여 보다 구체적으로 설명하면, 종래의 고체촬상소자는 저농도의 N형 실리콘 기판(10)에 저농도의 P형 웰(20)이 형성되고, 이어서 픽셀의 전하전송 영역에 대응하는 P형 웰(20)에 채널방지 영역으로 P형 불순물이 주입된 하이커패시던스(30)가 형성된다. 이 하이커페시턴스(30)의 상부에는 전하결합 영역인 신호전송단(32)이 형성되고, 이어서 기판(10)의 표면에 게이트산화막(70)이 덮히고 그 위에 게이트 전극(80)이 형성된다. 픽셀의 수광영역에 대응하는 P형 웰(20)에는 게이트 전극(80)에 셀프얼라인 되도록 광전변환 영역, 즉 저농도 N형 포토다이오드(60)이 형성되고, P형 전달게이트(40), 채널스톱영역(50) 및 정공축적영역인 P형 포토다이오드(62)가 형성된다. 이어서 게이트전극(80)이 산화막(72) 등으로 덮히고, 각 픽셀의 수광 영역을 한정하기 위한 광차단층(90)이 형성되고 그 위에 패시베이션막 즉, 보호막이 덮어져서 완성된다.Referring to FIG. 1, in the conventional solid state imaging device, a low concentration P-type well 20 is formed on a low concentration N-type silicon substrate 10, and then a P type corresponding to the charge transfer region of a pixel. The high capacitance 30 in which the P-type impurity is implanted into the channel blocking region is formed in the well 20. The signal transfer terminal 32, which is a charge coupling region, is formed on the high capacitance 30, and then, the gate oxide film 70 is covered on the surface of the substrate 10, and the gate electrode 80 is formed thereon. . In the P type well 20 corresponding to the light receiving region of the pixel, a photoelectric conversion region, that is, a low concentration N type photodiode 60, is formed to self-align the gate electrode 80, and the P type transfer gate 40 and the channel are formed. A stop region 50 and a P-type photodiode 62 which is a hole accumulation region are formed. Subsequently, the gate electrode 80 is covered with an oxide film 72 or the like, and a light blocking layer 90 for defining a light receiving area of each pixel is formed, and a passivation film, that is, a protective film is covered thereon.
이와 같이 구성되는 고체촬상소자는 포토다이오드에서 입사된 빛이 신호전하로 광전변환되는데, 이때 홀(Hole)은 그라운드로 드레인 되고 전자는 캐리어로 신호성분을 생성한다. 여기서 생성된 신호전하는 수직블랭킹 기간 동안에 필그시프트 전압이라는 게이트 바이어스 신호에 의해 전달게이트를 통하여 수직 신호전송단으로 전송되며, 수직 신호전송단에 전달된 신호전하는 수평블랭킹 기간 동안에 한 단계씩 수평 신호전송단으로 전송된 후, 플로팅 확산 증폭기로 전송되어 출력된다.In the solid state image pickup device configured as described above, light incident from the photodiode is photoelectrically converted into signal charges, in which holes are drained to ground and electrons generate signal components as carriers. Here, the generated signal charge is transmitted to the vertical signal transmission terminal through the transfer gate by a gate bias signal called a pigshift voltage during the vertical blanking period, and the signal charge transferred to the vertical signal transmission terminal is stepped horizontally during the horizontal blanking period. And then to a floating diffusion amplifier for output.
이때 전자셔터의 동작은 수직블랭킹 기간과 수직블랭킹 기간 중 임의의 순간에 이루어지면서 포토다이오드에서는 다음 신호의 수광이 이루어진다.At this time, the operation of the electronic shutter is performed at any moment between the vertical blanking period and the vertical blanking period, and the photodiode receives the next signal.
여기서, 전자셔터란 휘도(Brigtness) 불균일성을 개선하기 위하여 수광부의 불필요 신호전하를 반도체 기판으로 드레인하는 것으로, 그 동작은 P+ 포토다이오드(62), N- 포토다이오드(60), P- 웰(20), N- 기판(10)으로 이루어지는 PNPN 구조에 의해 결정되며, 주로 N- 포토다이오드(60), P- 웰(20), N- 기판(10)의 불순물 농도에 의해 정해진다.Here, the electronic shutter is draining unnecessary signal charges of the light receiving unit to the semiconductor substrate in order to improve the brightness nonuniformity, and the operation thereof is performed by the P + photodiode 62, the N− photodiode 60, and the P-well 20. ), And is determined by the impurity concentration of the N-photodiode 60, the P-well 20, and the N-substrate 10.
이러한 전자셔터 동작시에는 일정 출력이 나오도록 N- 기판(10)에 항상 가해지는 OFD 전압 이외에도, N- 기판(10)에 약 10∼20Ｖ의 역방향 전압이 가해지게 된다.In such an electronic shutter operation, in addition to the OFD voltage that is always applied to the N-substrate 10 so that a constant output occurs, a reverse voltage of about 10 to 20 mA is applied to the N-substrate 10.
그러나 위에서 설명한 전하 결합형 고체촬상소자에서는 PNPN 구조의 각 영역에 도핑되는 불순물 농도에 의해 전자셔터 전압이 정해지기 때문에 전자셔터의 동작전압을 원하는 수준으로 조절하는 것이 어려웠다. 따라서 N- 기판(10)에 가해지는 전압에 따라 블루밍 및 스미어 특성이 크게 변화되는 문제점을 갖고 있었다. 또한 전자셔터 동작전압의 조절이 어려워 반도체 기판에 항상 가해지는 OFD 전압의 조절이 어려울 수 밖에 없었다.However, in the above-described charge coupled solid-state imaging device, since the electronic shutter voltage is determined by the impurity concentration doped in each region of the PNPN structure, it is difficult to adjust the operating voltage of the electronic shutter to a desired level. Therefore, the blooming and smear characteristics were largely changed according to the voltage applied to the N-substrate 10. In addition, it is difficult to control the operation voltage of the electronic shutter is difficult to control the OFD voltage always applied to the semiconductor substrate.
따라서 본 발명의 목적은 반도체 기판의 불순물 도핑 농도를 변화시키지 않으면서 도핑 프로파일의 변화에 의해 기판에 가해지는 전압 변화에 대한 신호 변화가 작은 전하 결합형 고체촬상소자를 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a charge coupled solid state image pickup device having a small signal change with respect to a voltage change applied to the substrate by a change in the doping profile without changing the impurity doping concentration of the semiconductor substrate.
또한 본 발명은 감도 향상을 위해 수광면적을 보다 크게 확보함과 동시에 기판에 가해지는 전압에 민감하면서도 전자셔터의 동작전압이 낮은 전하 결합형 고체촬상소자를 제공한다.In addition, the present invention provides a charge-coupled solid-state image pickup device that secures a light receiving area to improve the sensitivity and is sensitive to the voltage applied to the substrate and has a low operating voltage of the electronic shutter.
아울러 본 발명의 다른 목적은 상기한 전하 결합형 고체촬상소자의 바람직한 제조방법을 제공하는 데에 있다.In addition, another object of the present invention is to provide a preferred method of manufacturing the charge-coupled solid-state image pickup device.
본 발명의 목적을 달성하기 위한 전하 결합형 고체촬상소자는, 공핍상태에서 빛을 받아 신호전하를 생성하여 축적하는 수광부와, 신호전하를 주사방식에 맞도록 출력단으로 전송하는 전송부와, 전송된 신호전하를 검출하여 그 양에 비례하는 전압을 출력하는 출력부로 구성되는 고체촬상소자에 있어서, 상기 수광부가 형성되는 반도체 기판의 표면에 V홈이 형성되고 그 위에 셀프 구조로 수광부가 형성된 데에 특징이 있다.The charge-coupled solid-state image pickup device for achieving the object of the present invention, the light receiving unit to generate and accumulate the signal charge received in the depletion state, the transmission unit for transmitting the signal charge to the output terminal to match the scanning method, and A solid-state imaging device comprising an output unit for detecting signal charges and outputting a voltage proportional to the amount thereof, wherein the V groove is formed on the surface of the semiconductor substrate on which the light receiving unit is formed, and the light receiving unit is formed on the self structure. There is this.
이러한 구조의 전하 결합형 고체촬상소자의 제조방법은, 반도체 기판의 수광부가 형성될 영역에 습식식각하여 V홈을 형성하는 공정과, V홈이 형성된 기판의 프로파일을 적용하여 그 상부에 수광부를 형성하는 공정을 포함한다.In the method of manufacturing a charge-coupled solid-state imaging device having such a structure, a process of forming a V-groove by wet etching the region where the light-receiving portion of the semiconductor substrate is to be formed, and applying the profile of the substrate on which the V-groove is formed, forms a light-receiving portion thereon. It includes a process to make.
도 1은 종래 기술에 의한 전하 결합형 고체촬상소자의 수직 단면도.1 is a vertical cross-sectional view of a charge-coupled solid-state image pickup device according to the prior art.
도 2는 본 발명에 따른 전하 결합형 고체촬상소자의 일실시예를 보인 수직 단면도.2 is a vertical cross-sectional view showing an embodiment of a charge-coupled solid-state image pickup device according to the present invention.
도 3은 본 발명에 따른 전하 결합형 고체촬상소자의 다른 실시예를 보인 수직 단면도.3 is a vertical cross-sectional view showing another embodiment of the charge-coupled solid-state image pickup device according to the present invention.
도 4 내지 도 5은 본 발명에 따른 전하 결합형 고체촬상소자의 제조공정에 따른 수직 단면도.4 to 5 is a vertical cross-sectional view of the manufacturing process of the charge-coupled solid-state image pickup device according to the invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
10 : N형 실리콘 기판 11, 22 : 산화막10: N-type silicon substrate 11, 22: oxide film
12 : V홈 20 : P형 웰12: V groove 20: P type well
30,30a : 하이커패시던스 32, 32a : 수평 및 수직 신호전송단30,30a: high capacitance 32, 32a: horizontal and vertical signal transmission
40 : 전송게이트 50 : 채널스톱 영역40: transmission gate 50: channel stop area
60, 60a : N형 포토다이오드60, 60a: N-type photodiode
62, 62a : P형 포토다이오드 (정공축적영역)62, 62a: P-type photodiode (hole accumulation region)
70 : 게이트산화막 72 : 산화막70 gate oxide film 72 oxide film
80 : 게이트전극 90 : 광차단층80 gate electrode 90 light blocking layer
본 발명에서는 반도체 기판의 프로파일 변경에 의해 전자셔터 전압을 조절함과 동시에 수광부의 형상 변경에 의해 수광면적을 넓히고자 한 것으로, 이의 바람직한 실시예들을 첨부된 도면을 참조하여 상세히 설명하고자 한다.In the present invention, it is intended to widen the light receiving area by controlling the electronic shutter voltage by changing the profile of the semiconductor substrate and by changing the shape of the light receiving unit, which will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 전하 결합형 고체촬상소자의 일실시예를 나타낸 것이다.2 shows an embodiment of a charge coupled solid state image pickup device according to the present invention.
도면을 참조하면, 고체촬상소자는 N형 실리콘 기판(10) 상부의 중앙부분에 V홈(12)이 형성되어 있고, 그 위에는 기판(10)의 프로파일이 적용된 P형 웰(20)이 형성되어 있다. 웰(20) 중앙부의 표면 근방에는 수광부로서 N+포토다이오드(60a)와 P+포토다이오드(62a)가 순차적으로 형성되어 있는데, 이의 불순물 농도 프로파일은 기판(10)의 V홈(12)과 유사하다. 그리고 수광부의 옆에는 웰(20) 표면 근방에 순차적으로 하이커패시던스(30)와 수평 및 수직 신호전송단(32)이 형성되어 있는데, 신호전송단의 불순물이 도핑 깊이가 수광부의 불순물 도핑 깊이 보다 얇게 형성되어 있다. 그리고 신호전송단(32)과 P+포토다이오드(62a)의 사이에는 채널스톱영역(50)과 전송게이트(40)이 기존 고체촬상소자와 같은 구조로 형성되어 있다. 그 외에 본 발명의 기술 범주를 벗어나는 게이트 전극(80)과 광차단층(90)에 대한 언급은 생략하기로 한다.Referring to the drawings, in the solid state image pickup device, the V groove 12 is formed in the center portion of the upper portion of the N type silicon substrate 10, and the P type well 20 to which the profile of the substrate 10 is applied is formed thereon. have. N + photodiode 60a and P + photodiode 62a are sequentially formed as the light receiving portion near the surface of the central portion of the well 20, and its impurity concentration profile is similar to that of the V groove 12 of the substrate 10. Next, the high capacitance 30 and the horizontal and vertical signal transmission terminals 32 are sequentially formed in the vicinity of the surface of the well 20 next to the light receiving unit. It is formed thinner. The channel stop region 50 and the transfer gate 40 are formed between the signal transmission end 32 and the P + photodiode 62a in the same structure as the conventional solid state image pickup device. In addition, references to the gate electrode 80 and the light blocking layer 90 that deviate from the technical scope of the present invention will be omitted.
상기와 같은 벌크 도핑 프로파일을 갖게 되면, 반도체 기판에 가해지는 전압에 대한 신호 변화가 작아 상대적으로 블루밍 및 스미어 특성이 우수해진다.When the bulk doping profile is as described above, the signal change with respect to the voltage applied to the semiconductor substrate is small, so that the blooming and smear characteristics are relatively excellent.
도 3은 본 발명에 따른 전하 결합형 고체촬상소자의 다른 실시예를 나타낸 것이다.3 shows another embodiment of the charge-coupled solid-state image pickup device according to the present invention.
도면을 참조하면, 고체촬상소자는 도 2에 도시된 소자와 실리콘 기판(10)에 V홈(12)이 형성되고, 그 위에 기판(10)의 프로파일이 적용된 P형 웰(20)과 이 웰(20)의 중앙부에 수광부(60a)(62a)가 순차적으로 형성되어 있는 구조는 동일하다. 또한 채널스톱영역(50), 전송게이트(40), 게이트 전극(80), 광차단층(90)의 구조도 동일하다. 그외의 하이커패시던스(30a)와 수평 및 수직 신호전송단(32a)의 구조는 다른데, 구체적으로 신호전송단(BCCD)(32a)이 P+포토다이오드(62a) 보다 불순물이 깊게 도핑되어 있고, 그 하부에 형성되는 하이커패시던스(30a)는 수광부의 정공축적영역인 N-포토다이오드(60a) 보다 불순물이 깊게 되핑됨과 동시에 N-포토다이오드(60a)의 가장자리 부분의 하부에 까지 불순물이 도핑된 구조를 갖고 있다.Referring to the drawings, the solid state image pickup device has a V groove 12 formed in the device shown in FIG. 2 and the silicon substrate 10, and the P type well 20 to which the profile of the substrate 10 is applied thereon and the well. The structure in which the light receiving portions 60a and 62a are sequentially formed at the center portion of the 20 is the same. In addition, the structure of the channel stop region 50, the transfer gate 40, the gate electrode 80, and the light blocking layer 90 is also the same. The structure of the other high capacitance 30a and the horizontal and vertical signal transmission terminals 32a are different. Specifically, the signal transmission terminals (BCCD) 32a are deeply doped with impurities than the P + photodiode 62a. The high capacitance 30a formed at the bottom thereof is deeply doped with impurities than the N-photodiode 60a, which is the hole accumulation region of the light receiving portion, and the impurities are doped to the lower portion of the edge portion of the N-photodiode 60a. Has a structure.
도 3에 도시된 바와 같이 벌크 도핑 프로파일을 가지면 전자셔터의 동작전압은 기판에 가해지는 전압의 변화에 민감하면서 낮다.As shown in FIG. 3, when the bulk doping profile is used, the operating voltage of the electronic shutter is low while being sensitive to a change in voltage applied to the substrate.
이하, 도 4 내지 도 5에 도시된 수직 단면도를 참조하여 본 발명에 따른 전하 결합형 고체촬상소자의 제조공정에 대해 설명하고자 한다.Hereinafter, the manufacturing process of the charge-coupled solid-state image pickup device according to the present invention will be described with reference to the vertical cross-sectional view shown in FIGS. 4 to 5.
먼저 도 4에 도시된 바와 같이, 저농도 N형 실리콘 기판(10)의 상부에 산화막(11)를 형성하고 사진식각 공정을 이용하여 산화막(11)의 중앙부를 오픈한다.First, as shown in FIG. 4, the oxide film 11 is formed on the low concentration N-type silicon substrate 10, and the center portion of the oxide film 11 is opened using a photolithography process.
이렇게 만들어진 산화막 패턴을 식각마스크 사용하여 그 하부의 기판(10) 표면을 습식식각하여 V홈(12)을 형성한다. 이때 식각용액으로는 KOH와 이소프로필알코올의 혼합액을 사용하게 되는데 식각용액의 특성상 실리콘 기판(10)의 상부에는 V-형상의 홈(12)이 형성된다. 습식식각으로 실리콘 기판(10)을 식각하면 실리콘의 손상 없이 스무스(Smooth)한 프로파일을 얻을 수 있어, 이후의 공정을 용이하게 진행할 수 있다.The V groove 12 is formed by wet etching the surface of the substrate 10 below using the oxide layer pattern thus formed as an etching mask. In this case, a mixed solution of KOH and isopropyl alcohol is used as an etching solution. Due to the characteristics of the etching solution, a V-shaped groove 12 is formed on the silicon substrate 10. When the silicon substrate 10 is etched by wet etching, a smooth profile can be obtained without damaging the silicon, and subsequent processes can be easily performed.
이어서 산화막(11)를 제거한 후, 기판(10) 상부에 P형 불순물이 저농도로 도핑된 에피층을 두껍게 성장시켜 도 5에 나타낸 바와 같이 P형 웰(20)을 형성하고, 그 위에 산화막(22)를 형성한다. 여기서 웰(20)은 에피층 형성후 이온주입에 의해 형성할 수도 있다. 이 공정이 진행된 후의 소자 단면은 도 5에 도시한 바와 같다.Subsequently, after the oxide film 11 is removed, an epi layer doped with a low concentration of P-type impurities on the substrate 10 is grown thick to form a P-type well 20 as shown in FIG. 5, and the oxide film 22 thereon. ). The well 20 may be formed by ion implantation after the epi layer is formed. The element cross section after this process is shown in FIG.
그 후 통상의 반도체 공정을 이용하여 각 영역 형성을 위한 이온주입공정을 진행한다. 먼저, 하이커페시던스(30)(30a) 및 수평 및 수직 신호전송단(32)(32a)를 형성하게 되는데, 이때 하이커페시던스(30) 및 신호전송단(32)의 Rp는 원하는 전자셔터 전압의 수준에 따라 그 깊이를 조절할 수 있다.Thereafter, an ion implantation process for forming each region is performed using a conventional semiconductor process. First, the high capacitance 30 and 30a and the horizontal and vertical signal transmission stages 32 and 32a are formed, where R p of the high capacitance 30 and the signal transmission stage 32 is desired. The depth can be adjusted according to the level of the electronic shutter voltage.
즉, 전자셔터 동작전압을 낮게 형성하고자 하는 경우에는 도 2에서와 같이 수광부의 깊이보다 RP를 얇게, 전자셔터 동작전압을 높게 형성하고자 하는 경우에는 수광부의 깊이보다 RP를 깊게 형성한다. 이에 의해 전자셔터의 동작전압을 원하는 수준으로 조절할 수 있다.That is, when the electronic shutter operation voltage is to be formed low, as shown in FIG. 2, R P is thinner than the depth of the light receiving unit, and when the electronic shutter operating voltage is high, the R P is deeper than the depth of the light receiving unit. As a result, the operating voltage of the electronic shutter can be adjusted to a desired level.
다음 상기 산화막(22)를 제거한 후 그 결과물상에 게이트산화막(70)을 형성한 후 게이트전극(80)을 패터닝하고, 상기 웰(20)의 수광부 형성영역에 불순물을 주입하여 N-포토다이오드(60a)와 P+포토다이오드(62a)를 형성함과 동시에 선택적으로 채널스톱영역(50)과 전달게이트(40)을 형성한다. 이때 포토다이오드(60a)(62a)는 기판의 V홈(12) 위에 만들어지므로 기존과 같은 크기로 형성하여도 V 형태에 의해 표면적이 넓어지게 된다. 따라서 수광부의 불필요 전하가 기판으로 손쉽게 드레인되는 바, 블루밍 및 스미어 특성의 향상으로 소자의 휘도가 개선되는 효과를 가져온다.Next, after the oxide film 22 is removed, the gate oxide film 70 is formed on the resultant, the gate electrode 80 is patterned, and impurities are injected into the light-receiving portion forming region of the well 20 to form an N-photodiode ( The channel stop region 50 and the transfer gate 40 are selectively formed at the same time as the 60a) and the P + photodiode 62a are formed. At this time, since the photodiodes 60a and 62a are formed on the V grooves 12 of the substrate, the surface area of the photodiodes 60a and 62a may be widened by the V shape even when the photodiodes 60a and 62a are formed in the same size as the conventional ones. Therefore, since the unnecessary charge of the light receiving part is easily drained to the substrate, the brightness of the device is improved by improving the blooming and smearing characteristics.
이후 통상의 반도체 제조공정을 진행하여 소자를 완성한다.After that, a semiconductor manufacturing process is usually performed to complete the device.
이상에서 상세히 설명한 바와 같이, 본 발명에 따르면 반도체 장치의 용도에 따라 전자셔터의 동작전압을 원하는 수준으로 조절 가능하다. 즉, 실리콘 벌크의 도핑 프로파일 구조를 V 형태로 가져가 수광부의 표면적을 넓힘으로써 수광부의 불필요 전하의 드레인이 용이하다. 따라서 반도체 기판에 가해지는 전압의 변화에 대한 신호 변화가 작아지고 또한 전자셔터의 동작전압이 낮아지기 때문에 상대적으로 강한 V-블로밍 및 스미어 특성을 얻을 수 있으므로 소자의 휘도가 개선되고, OFD 조절이 용이하다. 또한 부수적으로 수광부의 면적을 넓게 확보하여 감도를 향상시키는 효과도 볼 수 있다.As described in detail above, according to the present invention, the operating voltage of the electronic shutter can be adjusted to a desired level according to the use of the semiconductor device. In other words, the doped profile structure of the silicon bulk is taken in a V shape to increase the surface area of the light receiving portion, thereby easily draining unnecessary charges of the light receiving portion. Therefore, since the signal change with respect to the change in voltage applied to the semiconductor substrate is reduced and the operating voltage of the electronic shutter is lowered, relatively strong V-blooming and smear characteristics can be obtained, thereby improving the luminance of the device and facilitating OFD adjustment. Do. In addition, it can be seen that the effect of improving the sensitivity by securing a large area of the light receiving portion.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081593A KR19990061335A (en) | 1997-12-31 | 1997-12-31 | Charge-coupled solid-state imaging device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081593A KR19990061335A (en) | 1997-12-31 | 1997-12-31 | Charge-coupled solid-state imaging device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990061335A true KR19990061335A (en) | 1999-07-26 |
Family
ID=66181606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970081593A Ceased KR19990061335A (en) | 1997-12-31 | 1997-12-31 | Charge-coupled solid-state imaging device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990061335A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518868B1 (en) * | 1998-07-30 | 2005-11-30 | 매그나칩 반도체 유한회사 | Image sensor and manufacturing method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6393174A (en) * | 1986-10-07 | 1988-04-23 | Nec Corp | Photodiode |
| JPS63155759A (en) * | 1986-12-19 | 1988-06-28 | Fuji Photo Film Co Ltd | image sensor |
| JPH022692A (en) * | 1987-12-21 | 1990-01-08 | Sangamo Weston Inc | Grooved Schottky Barrier Photodiode for Infrared Detection |
| JPH065827A (en) * | 1992-06-22 | 1994-01-14 | Sharp Corp | Solid state image pickup device and its manufacture |
| JPH06174914A (en) * | 1992-12-07 | 1994-06-24 | Matsushita Electron Corp | Solid-state imaging device and its production |
-
1997
- 1997-12-31 KR KR1019970081593A patent/KR19990061335A/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6393174A (en) * | 1986-10-07 | 1988-04-23 | Nec Corp | Photodiode |
| JPS63155759A (en) * | 1986-12-19 | 1988-06-28 | Fuji Photo Film Co Ltd | image sensor |
| JPH022692A (en) * | 1987-12-21 | 1990-01-08 | Sangamo Weston Inc | Grooved Schottky Barrier Photodiode for Infrared Detection |
| JPH065827A (en) * | 1992-06-22 | 1994-01-14 | Sharp Corp | Solid state image pickup device and its manufacture |
| JPH06174914A (en) * | 1992-12-07 | 1994-06-24 | Matsushita Electron Corp | Solid-state imaging device and its production |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518868B1 (en) * | 1998-07-30 | 2005-11-30 | 매그나칩 반도체 유한회사 | Image sensor and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192954B1 (en) | Image pick-up device with a vertical transmission gate | |
| US6423993B1 (en) | Solid-state image-sensing device and method for producing the same | |
| EP2282345B1 (en) | Imaging sensor with transfer gate having multiple channel sub-regions | |
| US6617174B2 (en) | Fieldless CMOS image sensor | |
| KR20000044627A (en) | Color image sensor and method for fabricating same | |
| JPH11317512A (en) | CMOS image sensor and method of manufacturing the same | |
| US7713808B2 (en) | CMOS image sensor and method for fabricating the same | |
| US6259124B1 (en) | Active pixel sensor with high fill factor blooming protection | |
| US7776638B2 (en) | Two epitaxial layers to reduce crosstalk in an image sensor | |
| KR20080058841A (en) | Vertical CMOS image sensor and its manufacturing method | |
| US6410359B2 (en) | Reduced leakage trench isolation | |
| KR100748318B1 (en) | Image sensor and its manufacturing method | |
| JP2002353431A (en) | Photoelectric conversion device and method of manufacturing the same | |
| KR19990061335A (en) | Charge-coupled solid-state imaging device and method of manufacturing the same | |
| KR0136924B1 (en) | Manufacturing method of CCD image device | |
| KR100761048B1 (en) | High sensitivity CD image sensor and its manufacturing method | |
| KR100262038B1 (en) | Method for manufacturing solid-state image sensor | |
| KR100262006B1 (en) | Solid-state image sensor and method for manufacturing the same | |
| KR20000034227A (en) | Manufacturing Method of Solid State Imaging Device | |
| KR100670510B1 (en) | Manufacturing Method of CMOS Image Sensor | |
| KR20070071018A (en) | Image sensor and its manufacturing method | |
| KR100262037B1 (en) | Method for manufacturing solid-state image sensor | |
| KR100464948B1 (en) | Method for fabricating image sensor | |
| JPH0685233A (en) | Manufacture of solid-state image sensing device | |
| KR100664467B1 (en) | Manufacturing Method of Solid State Imaging Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19971231 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20021224 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19971231 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20041022 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20050110 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20041022 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |