KR19990058283A - Method and apparatus for mode signal encoding for use in binary shape coders - Google Patents
Method and apparatus for mode signal encoding for use in binary shape coders Download PDFInfo
- Publication number
- KR19990058283A KR19990058283A KR1019970078374A KR19970078374A KR19990058283A KR 19990058283 A KR19990058283 A KR 19990058283A KR 1019970078374 A KR1019970078374 A KR 1019970078374A KR 19970078374 A KR19970078374 A KR 19970078374A KR 19990058283 A KR19990058283 A KR 19990058283A
- Authority
- KR
- South Korea
- Prior art keywords
- field
- mode
- coded data
- signal
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/20—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding
- H04N19/21—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding with binary alpha-plane coding for video objects, e.g. context-based arithmetic encoding [CAE]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
본 발명은 이진값 '0' 혹은 '255'를 갖는 M × N 화소들의 목표 블록의 모드 신호들을 엔코딩하기 위한 방법에 관한 것이다. 상기 목표 블록이 "all_0" 혹은 "all_255" 중 어느 것으로도 결정되지 않으면, 코딩 모드 신호를 발생하기 위해 프레임 기반형 코딩 혹은 필드 기반형 코딩 중 하나가 선택되는데, 여기서 상기 목표 블록의 기본 모드가 "all_0", "all_255" 및/또는 상기 코딩 모드 신호에 근거할 때, 상기 프레임 기반형 코딩 장치는 상기 목표 블록이 M × N 화소들 단위로 엔코딩되는 것을 나타내고, 상기 필드 기반형 코딩은 상기 목표 블록이 M/2 × N 화소들 단위로 엔코딩 되는 것을 나타낸다. 상기 프레임 기반형 코딩이 선택되는 경우에, 프레임 모드가 발생된다. 이와 반대로, 상기 필드 기반형 코딩이 선택되는 경우에, 상기 프레임은 상부 및 하부 필드들로 분할되어 상기 상부 필드에 대한 상부 모드와 상기 하부 필드에 대해 변경된 하부 모드가 획득되며, 여기서 하부 모드는 상기 상부 모드에 의해 변경되어 상기 변경된 하부가 되고, 상기 상부 모드 및 상기 변경된 하부 모드 부가되어 필드 모드가 된다.The present invention relates to a method for encoding mode signals of a target block of M × N pixels having a binary value '0' or '255'. If the target block is not determined to be either "all_0" or "all_255", either frame-based coding or field-based coding is selected to generate a coding mode signal, where the basic mode of the target block is " based on all_0 "," all_255 "and / or the coding mode signal, the frame-based coding apparatus indicates that the target block is encoded in units of M × N pixels, and the field-based coding indicates the target block. This is encoded in units of M / 2 x N pixels. When the frame based coding is selected, a frame mode is generated. In contrast, when the field based coding is selected, the frame is divided into upper and lower fields to obtain an upper mode for the upper field and a changed lower mode for the lower field, wherein the lower mode is The upper mode and the changed lower mode are added to become the field mode by being changed by the upper mode.
Description
본 발명은 이진 형상 신호의 모드 신호들을 엔코딩(encoding)하기 위한 방법 및 장치에 관한 것으로서, 상세하게는 격행 형상 코더(coder)에서 두 개의 필드 사이의 상관관계를 사용하여 모드 신호들을 엔코딩하는 데 적합한 모드 신호 엔코딩 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for encoding mode signals of a binary shape signal, in particular suitable for encoding mode signals using a correlation between two fields in a parallel shape coder. A method and apparatus for mode signal encoding are provided.
비디오 전화, 원격 화상 회의 및 고선명 텔레비젼 시스템과 같은 디지털 방송 수신형 시스템에 있어서, 비디오 프레임 신호 내의 비디오 라인 신호가 화소값으로서 지칭되는 디지털 데이터의 시퀀스(sequence)를 포함하기 때문에, 각각의 비디오 프레임 신호를 규정하는데에는 다량의 디지털 데이터가 필요하다. 그러나, 통상적인 전송 채널의 사용가능한 주파수 대역폭은 제한적이므로, 이를 통해 다량의 디지털 데이터를, 특히 비디오 전화 및 원격 화상 회의 시스템에 사용되는 낮은 비트 속도의 비디오 신호 엔코더들(encoders)로 전송하기 위해, 여러 가지 데이터 압축 기법을 사용하여 데이터의 크기(volume)를 압축시키거나 혹은 감소시키는 것이 필수적이다.In digital broadcast receiving systems such as video telephony, teleconferencing and high definition television systems, each video frame signal because the video line signal in the video frame signal includes a sequence of digital data referred to as pixel values. A large amount of digital data is required to define this. However, the available frequency bandwidth of a typical transmission channel is limited, so that in order to transmit large amounts of digital data to low bit rate video signal encoders, particularly used in video telephony and teleconferencing systems, It is essential to compress or reduce the volume of data using various data compression techniques.
낮은 비트 속도의 엔코딩 시스템에 있어서, 비디오 신호들을 엔코딩하기 위한 여러 가지 기법들 중 하나는 객체 지향형 분석-합성 코딩 기법으로 지칭되는 기법이며, 여기서 입력 비디오 이미지는 객체들로 분할되고, 각 객체의 움직임, 윤곽선 및 화소 데이터를 정의하기 위한 3 세트의 파라미터들은 상이한 엔코딩 채널을 통해 각각 처리된다.In a low bit rate encoding system, one of several techniques for encoding video signals is a technique called object-oriented analysis-synthesis coding technique, where the input video image is divided into objects and the motion of each object , Three sets of parameters for defining the contour and the pixel data are each processed via different encoding channels.
이러한 객체 지향형 분석-합성 코딩 체계의 일실시예는 MPEG(동영상 전문가 그룹)4(MPEG-4)로서 지칭되며, 이것은 낮은 비트 속도 통신과, 쌍방향 멀티미디어(interactive multimedia)(예를 들면, 게임, 쌍방향 TV 등) 및 감시장비와 같은 애플리케이션에서 내용 기반형 쌍방향성(content-based interactivity)과, 개선된 코딩 효율 및/또는 범용 액세스성(accessibility)을 허용하기 위한 오디오-비디오 코딩 표준을 제공하도록 설계된다.One embodiment of such an object-oriented analysis-synthesis coding scheme is referred to as MPEG (Video Expert Group) 4 (MPEG-4), which provides low bit rate communication and interactive multimedia (e.g. gaming, interactive). Are designed to provide audio-video coding standards to allow content-based interactivity, improved coding efficiency and / or universal accessibility in applications such as TVs and surveillance equipment. .
MPEG-4에 따르면, 입력 비디오 이미지는 다수의 비디오 객체 평면들(Video Object Plane : VOP's)로 분할되는데, 이는 사용자가 액세스할 수 있고 다룰수 있는 비트스트림(bitstream)인 실체들에 대응한다. VOP는 객체로서 지칭되며 그 폭과 높이가 각각 객체를 둘러싸는 16 화소(매크로블록 사이즈)의 정수배인 사각형 중에서 최소 크기인 경계 사각형(bounding rectangle)으로 표현되므로 엔코더가 입력 비디오 이미지를 VOP 단위로 처리할 수 있다.According to MPEG-4, the input video image is divided into a number of video object planes (VOP's), which correspond to entities that are bitstreams that are accessible and manageable by the user. The VOP is referred to as an object and is represented by a bounding rectangle, the smallest of the rectangles whose width and height are integer multiples of the 16 pixels (macroblock size) that surrounds the object, so that the encoder processes the input video image in units of VOP. can do.
MPEG-4에서 설명된 VOP는 루미넌스(luninace) 및 크로미넌스(chrominance) 데이터로 구성되는 형상 정보 및 색 정보(color information)를 포함하되, 여기서, 이진 형상 신호들로 표시된 형상 정보는 알파 평면(an alpha plane)으로서 지칭된다. 알파 평면은 각각 16 × 16 이진 화소들을 갖는 다수의 이진 알파 블록들(BAB)로 분할된다. 각각의 이진 화소들은 배경 화소 혹은 객체 화소 중 하나로 분류되며, 객체 내에 있는 객체 화소가 다른 이진 화소값, 예를 들면, 255의 값을 갖도록 할당되는데 사용되는 반면에, 알파 평면 내의 객체 밖에 위치된 배경 화소는 이진 화소값, 예를 들면, 0의 값을 갖도록 할당되는데 사용된다.The VOP described in MPEG-4 includes shape information and color information consisting of luminance and chrominance data, wherein the shape information represented by binary shape signals is represented by an alpha plane ( an alpha plane). The alpha plane is divided into a number of binary alpha blocks (BABs) each having 16 x 16 binary pixels. Each binary pixel is classified as either a background pixel or an object pixel and is used to assign an object pixel within an object to have a different binary pixel value, for example, a value of 255, while a background located outside the object in the alpha plane. The pixel is used to be assigned to have a binary pixel value, for example a value of zero.
BAB 내의 각 이진 화소들은 내용 기반형 산술 엔코딩(a context-based arithmetic encoding : CAE) 원리와 같은 통상적인 비트 맵 기반형 형상 코딩 방법을 사용하여 엔코딩된다. 예를 들면, 인트라 모드(intra mode)에 있어서, BAB의 모든 이진 화소들은 인트라 CAE 원리를 사용하여 엔코딩됨으로써, 인트라 코딩된 BAB를 발생하되, 인트라 CAE 원리에 있어서 BAB의 각 이진 화소에 대한 내용값은 이진 화소값의 사전설정된 개수, 예를 들면, BAB 내의 상기 각 이진 화소를 둘러싸는 10 개의 이진 화소를 사용하여 연산된다.Each binary pixel in BAB is encoded using a conventional bitmap based shape coding method, such as a context-based arithmetic encoding (CAE) principle. For example, in intra mode, all binary pixels of BAB are encoded using intra CAE principle to generate intra coded BAB, but in intra CAE principle the content value for each binary pixel of BAB. Is computed using a predetermined number of binary pixel values, e.g., 10 binary pixels surrounding each of said binary pixels in BAB.
반면에, 인터 모드(inter mode)에 있어서, 현재 BAB의 모든 이진 화소들은 인터 CAE 원리를 사용하여 엔코딩됨으로써 인터 엔코딩된 BAB를 발생시키되, 여기서 인터 CAE 원리 내에 있어서 현재 BAB의 각 이진 화소의 내용값은 이진 화소값의 사전설정된 개수, 예를 들면 현재 BAB 내의 상기 각 이진 화소를 둘러싸는 4 개의 이진 화소 및 이진 값의 사전 설정된 개수, 에를 들면, 경계 움직임 보상된 BAB 내의 5 개의 이진 화소를 사용하여 연산된다(MPEG-4 Video Verification Model Version 7.0, International Organisation for Standardisation, Coding of Moving Pictures And Associated Audio Information, ISO/IEC JTC1/SC29/WG11 MPEG97/N1642, Bristol, April 1997, pp 28-30 참조).On the other hand, in inter mode, all binary pixels of the current BAB are encoded using the inter CAE principle to generate an inter-encoded BAB, where the content value of each binary pixel of the current BAB within the inter CAE principle Is a predetermined number of binary pixel values, for example four binary pixels surrounding each binary pixel in the current BAB, and a preset number of binary values, e.g., five binary pixels in the boundary motion compensated BAB. (See MPEG-4 Video Verification Model Version 7.0, International Organization for Standardization, Coding of Moving Pictures And Associated Audio Information, ISO / IEC JTC1 / SC29 / WG11 MPEG97 / N1642, Bristol, April 1997, pp 28-30).
예를 들면, BAB 내의 모든 이진 화소들이 객체 화소들이면, 전송되어야 할 엔코딩된 이진 화소값들을 발생시키기 위해 객체 화소들의 이진 화소값들을 엔코딩하는 대신에, BAB 내의 모든 이진 화소들이 객체 화소들임을 알려주는 모드 신호를 엔코딩하는 것이 바람직하다. 전술한 방법을 채용함으로써, BAB에 대한 이진 형상 정보와 같은 대응 엔코딩 모드 신호를 전송함으로써 코딩 효율을 증대시킬 수 있다.For example, if all the binary pixels in a BAB are object pixels, instead of encoding the binary pixel values of the object pixels to generate encoded binary pixel values to be transmitted, indicating that all the binary pixels in the BAB are object pixels. It is desirable to encode the mode signal. By employing the above method, the coding efficiency can be increased by transmitting a corresponding encoding mode signal such as binary shape information for BAB.
표 1을 참조하면, 통상적인 모드 코딩 원리에 따른 BAB의 이진 알파 정보에 대한 7 개의 모드들이 있으며, 여기서 BAB의 형상에 대한 움직임 벡터 차이(MVD)는 형상에 대한 움직임 벡터(MV)와 형상에 대한 움직임 벡터 예측기(MVP) 사이의 차이이고, MVP는 통상적인 움직임 판단 원리를 사용하여 결정된다(MPEG-4 Video Verfication Model Version 7.0, International Organization for Standardization, Coding of Moving Pictures And Associated Audio Information, ISO/IEC JTC/SC29/WG11 MPEG97/N1642, Bristol, April 1997, pp 20-23 참조).Referring to Table 1, there are seven modes of binary alpha information of BAB according to the conventional mode coding principle, where the motion vector difference (MVD) for the shape of BAB is related to the motion vector (MV) for the shape and the shape. Is the difference between motion vector predictors (MVPs), and MVP is determined using conventional motion judgment principles (MPEG-4 Video Verfication Model Version 7.0, International Organization for Standardization, Coding of Moving Pictures And Associated Audio Information, ISO / IEC JTC / SC29 / WG11 MPEG97 / N1642, Bristol, April 1997, pp 20-23).
표 1에 있어서, 모드 1은 BAB에 대한 형상의 움직임 벡터 차이(MVP)가 0으로서 정의되며 BAB 내의 모든 이진 화소들이 엔코딩될 필요가 없음을 나타내고, 모드 2는 MVD가 0으로서 정의되지 않으며 BAB 내의 모든 이진 화소들이 엔코딩될 필요가 없음을 나타내며, 모드 3은 MVD가 0으로서 정의되며 BAB 내의 모든 이진 화소들이 인터 CAE 원리에 의해 엔코딩되었음을 나타내고, 모드 4는 MVD가 0으로서 정의되지 않으며 BAB 내의 모든 이진 화소들은 인터 CAE 원리에 의해 엔코딩되었음을 나타내며, 모드 5는 BAB 내의 모든 이진 화소가 인트라 CAE 원리에 의해 엔코딩되었음을 나타내고, 모드 6은 BAB 내의 모든 이진 화소들이 배경 화소들로서 정의됨을 나타내며, 모드 7은 BAB 내의 모든 이진 화소들이 객체 화소들로서 정의됨을 나타낸다.In Table 1, mode 1 indicates that the shape's motion vector difference (MVP) for BAB is defined as 0 and that all binary pixels in BAB do not need to be encoded, and mode 2 does not define MVD as 0 and in BAB Mode 3 indicates that all binary pixels do not need to be encoded, mode 3 indicates that MVD is defined as 0 and all binary pixels in BAB are encoded by the inter CAE principle, and mode 4 indicates that MVD is not defined as 0 and all binary in BAB The pixels indicate that they have been encoded by the inter CAE principle, mode 5 indicates that all binary pixels in the BAB have been encoded by the intra CAE principle, mode 6 indicates that all binary pixels in the BAB are defined as background pixels, and mode 7 indicates that in the BAB Indicates that all binary pixels are defined as object pixels.
전술한 통상적인 모드 코딩 방법을 채용한 종래의 이진 형상 엔코딩 방법들은 기본적인 프로그래시브(progressive) 코딩 방법이다. 즉, 종래의 이진 형상 엔코딩 방법에 있어서는, 필드 단위의 움직임 판단 방법을 사용하여 수행된 격행 코딩 기법이 사용되지 않았다.Conventional binary shape encoding methods employing the conventional mode coding method described above are basic progressive coding methods. That is, in the conventional binary shape encoding method, a parallel coding technique performed using the field-based motion determination method is not used.
따라서, 상기한 종래 방법은 프레임들 사이의 공간적 및/또는 시간적 상관관계가 필드들의 상관관계보다 더 작은 경우라도, 격행 코딩 기법이 채용되지 않아 결과적으로 코딩 효율이 떨어진다는 문제가 있었다.Therefore, the above-described conventional method has a problem that even when the spatial and / or temporal correlation between the frames is smaller than the correlation of the fields, the parallel coding technique is not employed, resulting in a poor coding efficiency.
본 발명의 제 1 목적은 프로그래시브(progressive) 코딩 혹은 격행 코딩을 적절하게 수행함으로써 효율적으로 모드 신호들을 코딩할 수 있는 위한 방법 및 장치를 제공하는 것이다.It is a first object of the present invention to provide a method and apparatus for efficiently coding mode signals by appropriately performing progressive coding or convolutional coding.
본 발명의 제 2 목적은 격행 코딩에 있어서 하부 필드의 하부 모드를 상부 필드의 상부 모드로 변경시킴으로써 효율적으로 모드 신호들을 코딩할 수 있는 방법 및 장치를 제공하는 것이다.It is a second object of the present invention to provide a method and apparatus that can efficiently code mode signals by changing a lower mode of a lower field to an upper mode of an upper field in a perturbed coding.
본 발명에 따르면, 엔코딩될 현재 픽쳐의 블록들 중 하나를 나타내는 목표 블록과 M 및 N이 각각 양의 우수인 정수일 때, 다수의 픽쳐들(pictures)을 포함하는 이진 형상 신호의, M × N 화소들 단위로 엔코딩될 프레임 기코딩 혹은 M/2 × N 화소들의 단위로 엔코딩될 필드 기반형 코딩 중 하나에 의해 엔코딩되는 목표 블록의 모드 신호들을 엔코딩하기 위한 방법이 제공되며, 상기 방법은, (a) 개별적인 기준 블록들은 M × N 화소들을 가지며 제 1 및 제 2 기준 블록들의 모든 화소들은 각각 제 1 및 제 2 이진값들일 때, 상기 제 1 기준 블록에 대해 목표 블록의 에러가 사전설정된 임계치보다 더 크지 않은 경우에 제 1 표시 신호를 발생하는 단계와, 상기 제 2 기준 블록에 대해 상기 목표 블록의 에러가 상기 사전설정된 임계치보다 더 크지 않은 경우에 제 2 표시 신호를 발생하는 단계; (b) 상기 제 1 및 제 2 표시 신호들 중 어느 것도 단계 (a)에서 발생되지 않은 경우에, 상기 목표 블록이 상기 프레임 기반형 코딩 혹은 상기 필드 기반형 코딩 중 하나를 사용하여 엔코딩됨을 나타내는 코딩 모드 신호를 발생하기 위해, 상기 프레임 기반형 코딩 혹은 상기 필드 기반형 코딩 중 하나를 선택하는 단계; (c) 상기 제 1 및 제 2 표시 신호들과 상기 코딩 모드 신호에 근거하여 상기 목표 블록의 기본 모드를 발생하는 단계; (d) 상기 프레임 기반형 코딩이 단계 (b)에서 선택되는 경우에, 프레임 코딩된 데이터의 코딩 조건을 나타내는 프레임 모드 및 프레임 코딩된 데이터를 발생하기 위해, 상기 프레임 기반형 코딩으로 상기 목표 블록을 코딩하는 단계; (e) 상기 필드 기반형 코딩이 단계 (b)에서 선택되는 경우에, 필드 모드 및 필드 코딩된 데이터를 발생하기 위해, 상기 필드 기반형 코딩으로 상기 목표 블록을 코딩하는 단계; 및 (f) 상기 목표 블록을 전송하기 위한 모드 신호를 발생하기 위해, 상기 기본 모드 및 상기 프레임 모드 혹은 상기 필드 모드를 결합시키는 단계를 포함한다.According to the present invention, an M × N pixel of a binary shape signal comprising a plurality of pictures when a target block representing one of the blocks of the current picture to be encoded and M and N are each positive positive integers, respectively. A method is provided for encoding mode signals of a target block to be encoded by either frame encoding to be encoded in units of data or field based coding to be encoded in units of M / 2 × N pixels, the method comprising: (a ) When the individual reference blocks have M × N pixels and all the pixels of the first and second reference blocks are first and second binary values, respectively, the error of the target block for the first reference block is greater than a preset threshold. Generating a first indication signal if not large and a second indication signal if the error of the target block for the second reference block is not greater than the predetermined threshold. Generating a; (b) if none of the first and second indication signals have been generated in step (a), coding indicating that the target block is encoded using either the frame-based coding or the field-based coding Selecting one of the frame based coding or the field based coding to generate a mode signal; (c) generating a basic mode of the target block based on the first and second display signals and the coding mode signal; (d) if the frame-based coding is selected in step (b), the frame-based coding generates the target block to generate a frame mode and frame coded data indicating a coding condition of the frame coded data. Coding; (e) if the field-based coding is selected in step (b), coding the target block with the field-based coding to generate field mode and field coded data; And (f) combining the basic mode and the frame mode or the field mode to generate a mode signal for transmitting the target block.
전술한 본 발명의 목적들과 특징들은 첨부한 도면과 연관되는 바람직한 실시예의 다음 설명으로부터 분명해질 것이다.The above objects and features of the present invention will become apparent from the following description of the preferred embodiments associated with the accompanying drawings.
도 1은 본 발명의 바람직한 실시예에 따라 이진 알파 블록(a binary alpha block : BAB)에 근거한 형상 정보의 모드들을 코딩하기 위한 장치도,1 is an apparatus diagram for coding modes of shape information based on a binary alpha block (BAB) according to a preferred embodiment of the present invention;
도 2는 도 1에 도시된 프레임 코딩 회로의 상세한 블록도,FIG. 2 is a detailed block diagram of the frame coding circuit shown in FIG. 1;
도 3은 도 1에 도시된 필드 코딩 회로의 상세한 블록도.3 is a detailed block diagram of the field coding circuit shown in FIG.
〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10 : 프레임 검출부 20 : 모드 선택부10: frame detector 20: mode selector
27 : 프레임 분할기 30 : 프레임 코딩부27: frame divider 30: frame coding unit
47 : 프레임 모드 코딩부 50 : 상부 필드 코딩부47: frame mode coding unit 50: upper field coding unit
67 : 상부 모드 코딩부 70 : 하부 필드 코딩부67: upper mode coding unit 70: lower field coding unit
87 : 하부 모드 코딩부87: lower mode coding unit
도 1을 참조하면, 본 발명의 바람직한 실시예에 따라 이진 알파 블록(a binary alpg block : BAB) 단위로 형상 정보의 모드들을 코딩하기 위한 장치가 도시되며, 여기서 이진 형상 신호들 내에 표시된 형상 정보는 알파 평면(alpha plane)으로서 지칭된다. 알파 평면은 다수의 이진 알파 블록들로 분할되고, 각각 16 × 16 이진 화소들을 갖는 이진 알파 블록들은 형상 정보로서 프레임 검출 회로(10)에 제공된다.Referring to FIG. 1, an apparatus for coding modes of shape information in units of a binary alpg block (BAB) is shown according to a preferred embodiment of the present invention, wherein the shape information displayed in the binary shape signals is It is referred to as the alpha plane. The alpha plane is divided into a plurality of binary alpha blocks, and binary alpha blocks each having 16 x 16 binary pixels are provided to the frame detection circuit 10 as shape information.
프레임 검출 회로(10)는 각 BAB의 코딩 모드가 "all_0" 혹은 "all_255"인지를 조사한다. 특히, BAB는 바람직하게 4 × 4 화소들로 된 16 개의 부블록들(subblocks)로 분할된다. BAB의 모든 부블록들과 all_0 부블록 사이의 모든 에러들이 사전설정된 임계치보다 작거나 혹은 동일한 경우, BAB의 모든 이진 화소들은 화소값 '0'을 갖는 배경 화소들로 변경되어, BAB가 "all_0"으로서 정의됨을 나타내는 표시 신호 S1='all_0'이 모드 멀티플렉서(MUX)(90)에 제공되는데, 여기서 all_0 부블록은 모두 '0'의 이진 화소값들을 갖는 부블록이다. 또한, BAB의 모든 부블록들과 all_255 사이의 모든 에러들이 사전설정된 임계치보다 작거나 혹은 동일한 경우, BAB의 모든 이진 화소들은 화소값 '255'를 갖는 객체 화소들로 변경되어, BAB가 "all_255"로서 정의됨을 나타내는 표시 신호 S1='all_255'이 모드 MUX(90)에 제공되는데, 여기서 all_255 부블록은 모두 '255'의 이진 화소값을 갖는 부블록이다.The frame detection circuit 10 checks whether the coding mode of each BAB is "all_0" or "all_255". In particular, the BAB is preferably divided into sixteen subblocks of 4 × 4 pixels. If all errors between all subblocks of BAB and all_0 subblock are less than or equal to the preset threshold, all binary pixels of BAB are changed to background pixels with pixel value '0', so that BAB is " all_0 " An indication signal S 1 = 'all_0' is provided to the mode multiplexer (MUX) 90, which is defined as, where all_0 subblocks are all subblocks with binary pixel values of '0'. Also, if all errors between all subblocks of BAB and all_255 are less than or equal to the preset threshold, all binary pixels of BAB are changed to object pixels with pixel value '255', so that BAB is " all_255 " An indication signal S 1 = 'all_255' is provided to the mode MUX 90, which is defined as, wherein all_255 subblocks are all subblocks having binary pixel values of '255'.
BAB의 코딩 모드가 "all_0" 혹은 "all_255" 중 어느 것도 아닌 경우에, BAB의 알파 평면이 모드 선택 회로(20) 및 스위치(25)에 제공된다. 모드 선택 회로(20)는 BAB가 프레임 단위 혹은 필드 단위 중 하나로 엔코딩되는 것을 결정하고, BAB가 프레임 단위 혹은 필드 단위 중 하나로 엔코딩되는 것을 나타내는 코딩 모드 신호 S2를 발생하며, 이 코딩 모드 신호 S2를 스위치(250) 및 모드 MUX(90)에 제공한다. 모드 MUX(90)는 표시 신호 S1및 코딩 모드 신호 S2에 근거하여 BAB에 대한 기본 모드 신호를 발생한다.When the coding mode of BAB is neither "all_0" or "all_255", the alpha plane of BAB is provided to the mode selection circuit 20 and the switch 25. The mode selection circuit 20 determines that BAB is encoded in one of frame units or field units, and generates a coding mode signal S 2 indicating that BAB is encoded in one of frame units or field units, and this coding mode signal S 2 To switch 250 and mode MUX 90. Mode MUX 90 generates a basic mode signal for BAB based on display signal S 1 and coding mode signal S 2 .
표 2를 참조하면, 모드 MUX(90)에서 발생된 전형적인 4 개의 기본 모드 신호들이 예시된다.Referring to Table 2, four typical basic mode signals generated in mode MUX 90 are illustrated.
스위치(25)에서, BAB는 코딩 모드 신호 S2에 근거하여 프레임 코딩 회로(30) 혹은 프레임 분할기(270 중 하나로 전환된다. 특히, BAB가 프레임 단위로 엔코딩되는 경우에, BAB는 BAB 프레임 데이터로서 프레임 코딩 회로(30)에 제공되고, 이외의 경우에, BAB는 프레임 분할기(27)에 제공된다.At the switch 25, the BAB is switched to either the frame coding circuit 30 or the frame divider 270 based on the coding mode signal S 2. In particular, in the case where the BAB is encoded frame by frame, the BAB is represented as BAB frame data. The frame coding circuit 30 is provided, and in other cases, the BAB is provided to the frame divider 27.
도 2를 참조하면, 도 1에 도시된 프레임 코딩 회로의 상세한 블록도가 도시되며, 여기서 BAB 프레임 데이터는 현재 BAB로서 프레임 no_update 회로(32), 움직임 추정 및 움직임 보상(ME & MC) 회로(33), 및 프레임 재구성 유닛(44) 내의 프레임 MUX(35)에 제공된다.Referring to FIG. 2, a detailed block diagram of the frame coding circuit shown in FIG. 1 is shown, where BAB frame data is the current BAB, frame no_update circuit 32, motion estimation and motion compensation (ME & MC) circuit 33 And frame MUX 35 in frame reconstruction unit 44.
ME & MC 회로(33)는 프레임 재구성 유닛(44) 내의 메모리(34)로부터 검색된 후보 MVP에 근거하여 현재 BAB의 움직임 벡터 예측자(motion vector predictor : MVP)를 결정하고, 현재 BAB의 움직임 벡터(MV) 및 움직임 벡터 차이(MVD)를 연산하며, 경계 움직임 보상된(경계 MC) 블록을 발생하기 위해 MV에 따라 움직임 보상을 수행하고, MVD 및 경계 MC 블록을 각각 MVD 코딩 회로(36) 및 프레임 no_update 회로(32)에 제공하되, 여기서 MVD는 MV와 MVP 사이의 변위를 나타내고, 경계 MC 블록은 MVP에 대응하는 이전 BAB의 각 이진 화소를 MV로 치환시킴으로써 획득된 움직임 보상된 BAB(MC BAB)와, MV BAB 둘레의 1 화소 폭의 경계를 모두 나타낸다(MPEG-4 Video Verification Model Version 7.0, International Organization for Standardization, Coding of Moving Pictures And Associated Information, ISO/IEC JCT1/SC29/WG11 MPEG97/N1642, Bristol, April 1997, pp 20-23 참조).The ME & MC circuit 33 determines the motion vector predictor (MVP) of the current BAB based on the candidate MVP retrieved from the memory 34 in the frame reconstruction unit 44, and determines the motion vector ( MV) and motion vector difference (MVD), and perform motion compensation according to MV to generate a boundary motion compensated (boundary MC) block, and perform MVD and boundary MC blocks on MVD coding circuit 36 and frame, respectively. provided to the no_update circuit 32, where MVD represents a displacement between MV and MVP, and the boundary MC block represents a motion compensated BAB (MC BAB) obtained by replacing each binary pixel of the previous BAB corresponding to MVP with MV. And one pixel width boundary around the MV BAB (MPEG-4 Video Verification Model Version 7.0, International Organization for Standardization, Coding of Moving Pictures And Associated Information, ISO / IEC JCT1 / SC29 / WG11 MPEG97 / N1642, Bristol , April 1997, pp 2 0-23).
MVD 코딩 회로(36)는 MVD가 '0'인지의 여부를 나타내는 MVD 신호 S3을 발생하여, 그 MVD 신호 S3을 모드 결정 회로(43)에 제공하고, MVD가 '0'이 아닌 경우, MVD 코딩 회로(36)는 현재 BAB의 MVD를 엔코딩하여, 이 엔코딩된 MVD 데이터 자체를 선로 L36을 통해 context_based 산술 엔코딩 유닛(CAE 유닛)(45) 내의 인터 비트 연산 회로(40) 및 MUX(90)에 제공한다.The MVD coding circuit 36 generates an MVD signal S 3 indicating whether or not the MVD is '0', provides the MVD signal S 3 to the mode determining circuit 43, and when the MVD is not '0', The MVD coding circuit 36 encodes the MVD of the current BAB, and interleaves this encoded MVD data itself via the line L36 in the interbit arithmetic circuit 40 and the MUX 90 in the context_based arithmetic encoding unit (CAE unit) 45. To provide.
이 동안에, 프레임 no_update 회로(32)는 현재 BAB가 MC BAB와 동일한지의 여부를 결정하여, 현재 BAB가 엔코딩되어야만 하는지의 여부를 나타내는 no_update 신호 S4를 모드 결정 회로(43)에 제공한다. 처음에, 프레임 no_update 회로(32)는 현재 BAB를 16 개의 현재 부블록들로 분할하고, MC BAB를 16 개의 MC 부블록들로 분할하되, 여기서 현재 부블록들 및 MC 부블록들 각각은 4 × 4 화소들을 가지며 MC BAB 필드는 경계 MC BAB 주변의 1 화소 폭의 경계를 제거함으로써 획득된다.In the meantime, the frame no_update circuit 32 determines whether the current BAB is equal to the MC BAB, and provides the mode determining circuit 43 with a no_update signal S 4 indicating whether the current BAB should be encoded. Initially, frame no_update circuit 32 divides the current BAB into 16 current subblocks and divides MC BAB into 16 MC subblocks, where the current subblocks and the MC subblocks are each 4 ×. The MC BAB field with four pixels is obtained by removing the one pixel wide border around the boundary MC BAB.
프레임 no_update 회로(52)는 각각의 현재 BAB 부블록들과 MC 부블록에 대응하는 BAB 부블록 사이의 각 에러가 사전설정된 임계치보다 작거나 혹은 동일한지의 여부를 결정한다. 이때, 모든 에러들이 사전설정된 임계치보다 작거나 혹은 동일한 경우에, 현재 BAB가 엔코딩될 필요가 없어 신호 S4가 no_update를 나타내는 것이 바람직하다.Frame no_update circuit 52 determines whether each error between each current BAB subblock and the BAB subblock corresponding to the MC subblock is less than or equal to a predetermined threshold. At this time, if all errors are less than or equal to the preset threshold, it is preferable that the current BAB does not need to be encoded so that the signal S 4 represents no_update.
이와 반대로, BAB 블록들과 MC 부블록들에 대응하는 BAB 부블록들 사이의 에러들 중 적어도 하나의 에러가 사전설정된 입계치보다 더 큰 경우, 즉, 현재 BAB가 이하 설명되는 바와 같이 코딩되어야 하는 경우에, 프레임 no_update 회로(32)는 현재 BAB를 CAE 유닛(45) 내의 인트라 context_based 산술 엔코딩(인트라 CAE) 회로(37) 및 인터 CAE 회로(39)에 제공하고, 경계 MC BAB를 인터 CAE 회로(39)에 제공한다.In contrast, if at least one of the errors between the BAB blocks and the BAB subblocks corresponding to the MC subblocks is greater than a predetermined threshold, that is, the current BAB should be coded as described below. In the case, the frame no_update circuit 32 provides the current BAB to the intra context_based arithmetic encoding (intra CAE) circuit 37 and the inter CAE circuit 39 in the CAE unit 45, and the boundary MC BAB to the inter CAE circuit ( 39).
인트라 CAE 회로(37)는 통상적인 인트라 CAE 원리를 사용하여 선로 L35를 통해 재구성 유닛(44) 내의 프레임 MUX(35)로부터 검색되는 3 개의 인접한 재구성된 필드에 근거하여 현재 BAB의 모든 이진 화소들을 엔코딩하되, 여기서 상부 왼쪽, 상부 혹은 왼쪽 방향에 있는 현재 BAB에 인접한 각각의 재구성된 BAB는 16 × 16의 재구성된 화소들을 포함한다. 통상적인 인트라 CAE 원리에 있어서, 현재 BAB의 각 이진 화소에 대한 인트라 내용값은 이진 화소값들의 사전설정된 개수, 즉, 상기 각 이진 화소를 둘러싸는 10 개의 후보 화소들 사용하여 연산되는데, 여기서 후보 이진 화소들은 3 개의 인접한 재구성된 BAB에 있는 모든 재구성된 화소들과 만일 있다면 인트라 CAE 원리에 의해 이미 엔코딩된 하나 이상의 인트라 엔코딩된 현재 화소들을 이용하여 연산되고, 상기 각각의 이진 화소는 인트라 내용값에 근거하여 상기 각 이진 화소에 대한 인트라 엔코딩된 화소로 된다. 모든 인트라 엔코딩된 화소들은 인트라 CAE 데이터로서 인트라 비트 연산 회로(38) 및 선택기(42)에 제공된다.Intra CAE circuit 37 encodes all binary pixels of the current BAB based on three adjacent reconstructed fields retrieved from frame MUX 35 in reconstruction unit 44 via line L35 using conventional intra CAE principles. Wherein each reconstructed BAB adjacent to the current BAB in the upper left, upper or left direction comprises 16 × 16 reconstructed pixels. In the conventional intra CAE principle, the intra content value for each binary pixel of the current BAB is computed using a predetermined number of binary pixel values, i.e., ten candidate pixels surrounding each binary pixel, wherein the candidate binary The pixels are computed using all reconstructed pixels in three adjacent reconstructed BABs and one or more intra encoded current pixels already encoded by the intra CAE principle, if any, wherein each binary pixel is based on an intra content value. To be an intra-encoded pixel for each of the binary pixels. All intra encoded pixels are provided to intra bit arithmetic circuit 38 and selector 42 as intra CAE data.
인트라 비트 연산 블록(38)은 인트라 CAE 데이터를 나타내는데 필요한 비트수를 연산하고, 인트라 CAE 데이터의 비트수를 비교기(41)에 제공한다.The intra bit arithmetic block 38 calculates the number of bits required to represent intra CAE data and provides the comparator 41 with the number of bits of the intra CAE data.
이 동안에, 인터 CAE 회로(39)는 인터 CAE 원리를 이용하여 선로 L35를 통해 검색되는 인접한 재구성된 BAB에 근거하여 현재 BAB의 모든 이진 화소들과 경계 MC BAB를 엔코딩한다. 인터 CAE 원리에 있어서, 현재 BAB 내의 각 이진 화소의 인터 내용값은 이진 화소값의 사전설정된 개수, 예를 들면, 현재 BAB 내의 상기 각 이진 화소를 둘러싸는 4 개의 재구성된 이진 화소들과 이진값들의 사전설정된 개수, 예를 들면 경계 움직임 보상된 BAB 내의 5 개의 경계 MC 이진 화소들을 이용하여 연산되고, 상기 각 이진 화소는 인터 내용값에 근거하여 엔코딩되어 상기 각 이진 화소에 대한 인터 엔코딩된 화소를 발생한다. 모든 인터 엔코딩된 화소들은 인터 CAE 데이터로서 인터 비트 연산 회로(40) 및 선택기(42)에 각각 제공된다.In the meantime, the inter CAE circuit 39 encodes all binary pixels of the current BAB and the boundary MC BAB based on the adjacent reconstructed BAB retrieved through the line L35 using the inter CAE principle. In the inter CAE principle, the inter content value of each binary pixel in the current BAB is a predetermined number of binary pixel values, e.g. four reconstructed binary pixels and binary values surrounding each of the binary pixels in the current BAB. Computed using five boundary MC binary pixels in a predetermined number, e.g., boundary motion compensated BAB, wherein each binary pixel is encoded based on an inter content value to generate an inter-encoded pixel for each binary pixel. do. All inter encoded pixels are provided to inter bit arithmetic circuit 40 and selector 42 as inter CAE data, respectively.
인터 비트 연산 회로(40)는 인터 CAE 데이터와 엔코딩된 MVD 데이터를 모두 나타내는데 필요한 비트수를 연산하고, 이를 비교기(41)에 제공한다.The inter bit arithmetic circuit 40 calculates the number of bits necessary to represent both inter CAE data and encoded MVD data, and provides this to the comparator 41.
비교기(41)에 있어서, 인트라 CAE 데이터의 비트수가 인터 CAE 데이터 및 엔코딩된 MVD 데이터의 비트수보다 작으면, 인트라 CAE 데이터를 나타내는 인트라/인터 신호 S5가 선택기(42) 및 모드 결정 회로(43)에 제공되고, 이외의 경우에는, 인터 CAE 데이터 및 엔코딩된 MVD 데이터를 나타내는 인트라/인터 신호 S5가 선택기(42) 및 모드 결정 회로(43)에 제공된다.In the comparator 41, if the number of bits of the intra CAE data is smaller than the number of bits of the inter CAE data and the encoded MVD data, the intra / inter signal S 5 representing the intra CAE data is selected by the selector 42 and the mode determining circuit 43. In other cases, an intra / inter signal S 5 representing inter CAE data and encoded MVD data is provided to the selector 42 and the mode determining circuit 43.
인트라/인터 신호 S5에 응답하여, 선택기(42)는 인트라 CAE 데이터 혹은 인터 CAE 데이터 중 하나와 엔코딩된 MVD 데이터를 선택함으로써, 선택된 결과를 MUX(95)에 제공한다.In response to the intra / inter signal S 5 , the selector 42 selects MVD data encoded with either intra CAE data or inter CAE data to provide the selected result to the MUX 95.
이 동안에, 모드 결정 회로(43)는 현재 BAB의 프레임 코딩 모드를 신호 S3, S4에 근거하여 결정하고, 그 프레임 코딩 모드를 프레임 재구성 유닛(440 내의 프레임 MUX(35) 및 도 1에 도시된 프레임 모드 코딩 회로(70)에 제공한다.In the meantime, the mode determination circuit 43 determines the frame coding mode of the current BAB based on the signals S 3 , S 4 , and shows the frame coding mode in the frame MUX 35 in the frame reconstruction unit 440 and in FIG. 1. To the frame mode coding circuit 70.
모드 결정 회로(43)로부터 출력된 프레임 코딩 모드에 응답하여, 프레임 MUX(35)는 재구성된 BAB를 발생하기 위해 현재 BAB를 재구성한다. 환언하면, 프레임 MUX(35)는 현재 BAB 자체 혹은 MC & ME 회로(33)로부터 입력된 경계 MC BAB 중에서 MC BAB를 프레임 코딩 모드에 근거하여 재구성된 BAB로 치환한다. 재구성된 BAB는 다음 BAB 프레임 데이터를 처리하기 위해 선로 L35를 통해 프레임 MUX(35)로부터 메모리(34), 인트라 CAE 회로(37) 및 인터 CAE 회로(39)에 제공된다.In response to the frame coding mode output from the mode decision circuit 43, the frame MUX 35 reconstructs the current BAB to generate a reconstructed BAB. In other words, the frame MUX 35 replaces the MC BAB with the BAB reconstructed based on the frame coding mode among the current BAB itself or the boundary MC BAB input from the MC & ME circuit 33. The reconstructed BAB is provided from the frame MUX 35 to the memory 34, the intra CAE circuit 37 and the inter CAE circuit 39 via the line L35 to process the next BAB frame data.
다시 도 1을 참조하면, 프레임 모드 코딩 회로(47)는 프레임 모드 신호를 모드 MUX(90)에 제공하기 위해, 통상적인 통계적 코딩 기법에 근거하여 현재 BAB에 대한 프레임 모드 신호를 발생한다.Referring back to FIG. 1, frame mode coding circuit 47 generates a frame mode signal for the current BAB based on conventional statistical coding techniques to provide frame mode signal to mode MUX 90.
표 3을 참조하면, 신호 S3, S4, S5에 근거한 프레임 모드 신호들에 따라, 프레임 BAB에 대한 전형적인 5 개의 프레임 모드 신호들이 도시되는데, 여기서 프레임 BAB의 형상에 대한 움직임 벡터 차이(MVD)는 형상에 대한 움직임 벡터(MV)와 형상에 대한 움직임 벡터 예측자(MVP) 사이의 차이이고, MVP는 통상적인 움직임 추정 원리를 사용하여 결정된다.Referring to Table 3, according to the frame mode signals based on signals S 3 , S 4 , and S 5 , five typical frame mode signals for frame BAB are shown, where the motion vector difference (MVD) for the shape of frame BAB is shown. ) Is the difference between the motion vector (MV) for the shape and the motion vector predictor (MVP) for the shape, and MVP is determined using conventional motion estimation principles.
이와 반대로, 코딩 모드 신호 S2에 응답하여 필드 단위로 엔코딩하기 위해 BAB가 스위치(25)로부터 프레임 분할기(27)에 제공되는 경우에, 프레임 분할기(27)는 BAB를 BAB의 모든 기수 행을 포함하는 상부 필드 BAB 및 BAB의 모든 우수 행을 포함하는 하부 필드 BAB로 분할하고, 상부 및 하부 필드 BAB를 필드 BAB 데이터로서 상부 및 하부 필드 코딩 회로(50, 70)에 각각 제공한다. BAB가 16 × 16 화소들을 가지면, 상부 및 하부 필드 BAB 각각은 8 × 16 화소들을 가지는 것이 바람직하다. 상부 필드 코딩 회로(50)는 실제로 하부 필드 코딩 회로(70)와 동일하므로, 표시 필드 코딩 회로는 다음과 같이 설명된다.In contrast, when BAB is provided from the switch 25 to the frame divider 27 for encoding field-by-field responsive to the coding mode signal S 2 , the frame divider 27 includes the BAB as all the odd rows of the BAB. The upper field BAB and the lower field BAB including all even rows of the BAB are divided, and the upper and lower field BAB are provided to the upper and lower field coding circuits 50 and 70 as field BAB data, respectively. If the BAB has 16 x 16 pixels, each of the upper and lower field BAB preferably has 8 x 16 pixels. Since the upper field coding circuit 50 is actually the same as the lower field coding circuit 70, the display field coding circuit is described as follows.
도 3을 참조하면, 도 1에 도시된 상부/하부 필드 코딩 회로의 상세한 블록도가 도시되며, 필드 BAB 데이터는 현재 필드 BAB로서 필드 검출 회로(51)에 제공된다. 필드 코딩 회로는 프레임 코딩 회로와 유사하므로, 필드 코딩 회로는 다음과 같이 간략하게 설명된다.Referring to FIG. 3, a detailed block diagram of the top / bottom field coding circuit shown in FIG. 1 is shown, with field BAB data being provided to the field detection circuit 51 as the current field BAB. Since the field coding circuit is similar to the frame coding circuit, the field coding circuit is briefly described as follows.
필드 검출 회로(51)는 코딩 모드가 "all_0" 및 "all_255" 중 하나이면 필드 단위로 각 현재 필드 BAB의 코딩 모드를 검사한다. 현재 필드 BAB의 코딩 모드가 "all_0" 혹은 "all_255" 중 하나이면, 현재 필드가 "all_0" 혹은 "all_255" 중 하나로서 정의됨을 나타내는 표시 신호 S6이 모드 결정 회로(63)에 제공된다. 현재 필드 BAB의 코딩 모드가 "all_0" 혹은 "all_255" 중 어느 것도 아니면, 현재 필드 BAB가 필드 no_update 회로(52), ME & MC 회로(53), 및 필드 재구성 유닛(64) 내의 필드 MUX(55)에 제공된다.The field detection circuit 51 checks the coding mode of each current field BAB in units of fields if the coding mode is one of "all_0" and "all_255". If one of the current field BAB coding mode of "all_0" or "all_255", the indication signal S 6 indicating that the current field is defined as either "all_0" or "all_255" is provided to the mode decision circuit 63. If the coding mode of the current field BAB is neither "all_0" nor "all_255", the current field BAB is the field no_update circuit 52, the ME & MC circuit 53, and the field MUX 55 in the field reconstruction unit 64. Is provided.
ME & MC 회로(53)는 통상적인 MPEG-4 원리에 따라 필드 재구성 유닛(64) 내의 메모리(64)로부터 검색된 후보 MVP에 근거하여 현재 필드 BAB의 움직임 벡터 예측자(MVP)를 결정하되, 여기서 각각의 후보 MVP는 바람직하게 메모리(34) 내의 재구성된 프레임 BAB의 재구성된 하부 필드 BAB 중에서 선택된다. 통상적으로 상부 필드 코딩 회로(50), 하부 필드 코딩 회로(70) 및 도 2에 도시된 프레임 코딩 회로(30)의 프레임 재구성 유닛(44)은 메모리(34)를 갖는다. 현재 필드BAB의 MV 및 MVD를 연산한 후에, ME & MC 회로(53)는 MVD 및 경계 MC 필드를 각각 MVD 코딩 회로(56) 및 필드 no_update 회로(52)에 제공하되, 여기서 MVD는 MV와 MVP 사이의 변위를 나타내고, 경계 MC 필드 블록은 MC 필드 BAB와 MC 필드 BAB 주변의 1 화소 폭의 경계를 모두 나타낸다. 상부 및 하부 필드 BAB에 대한 MC 필드 BAB는 MVP에 대응하는 이전 BAB의 상부 혹은 하부 필드 BAB의 각 이진 화소를 MV로 치환함으로써 획득된다.The ME & MC circuit 53 determines the motion vector predictor (MVP) of the current field BAB based on the candidate MVP retrieved from the memory 64 in the field reconstruction unit 64 according to the conventional MPEG-4 principle, where Each candidate MVP is preferably selected from the reconstructed lower field BAB of the reconstructed frame BAB in memory 34. Typically, the frame reconstruction unit 44 of the upper field coding circuit 50, the lower field coding circuit 70 and the frame coding circuit 30 shown in FIG. 2 has a memory 34. After calculating the MV and MVD of the current field BAB, the ME & MC circuit 53 provides the MVD and boundary MC fields to the MVD coding circuit 56 and the field no_update circuit 52, respectively, where MVD is the MV and MVP. The displacement MC field block represents both the MC field BAB and the boundary of one pixel width around the MC field BAB. The MC field BAB for the upper and lower field BAB is obtained by replacing each binary pixel of the upper or lower field BAB of the previous BAB corresponding to the MVP with MV.
프레임 코딩 회로의 MVD 코딩 회로(36)와 실제로 동일한 MVD 코딩 회로(56)는 MVD가 '0'인지를 나타내는 MVD 신호 S7을 만약 있으면 모드 결정 회로(63)에 제공하고, 엔코딩된 MVD 데이터 자체를 제공하기 위해 현재 필드 BAB의 MVD를 엔코딩하여 선로 L56을 통해 CAE 유닛(65) 내의 인터 비트 연산 회로(60) 및 데이터 MUX(90)에 제공한다.The MVD coding circuit 56, which is actually identical to the MVD coding circuit 36 of the frame coding circuit, provides the mode determining circuit 63, if any, with an MVD signal S 7 indicating whether the MVD is '0', and the encoded MVD data itself. The MVD of the current field BAB is encoded and provided to the inter-bit arithmetic circuit 60 and the data MUX 90 in the CAE unit 65 via the line L56 to provide.
이 동안에, 필드 no_update 회로(52)는 no_update 신호 S8을 모드 결정 회로(63)에 제공하되, 여기서 no_update 신호 S8은 현재 필드 BAB가 MC 필드 BAB와 동일한지의 여부를 나타내므로 현재 필드 BAB가 엔코딩 되어야한다. 현재 필드 BAB가 MC 필드 BAB와 동일한 경우에, 현재 BAB는 엔코딩되지 않아 신호 S8이 no_update를 나타내는 것이 바람직하다. 이와 반대로, 현재 BAB가 아래에 설명된 바와 같이 엔코딩되어야 하면, 필드 no_update 회로(52)는 현재 필드 BAB 및 경계 MC 필드 BAB를 "프레임"을 "필드"로 치환하는 점만 제외하고, 프레임 코딩 회로(30)에 대해 전술된 유사한 방식으로 CAE 유닛(65)에 제공한다.In the meantime, the field no_update circuit 52 provides the no_update signal S 8 to the mode determining circuit 63, where the no_update signal S 8 indicates whether the current field BAB is equal to the MC field BAB and thus the current field BAB is encoded. Should be. In the case where the current field BAB is equal to the MC field BAB, it is preferable that the current BAB is not encoded so that the signal S 8 indicates no_update. On the contrary, if the current BAB should be encoded as described below, the field no_update circuit 52 replaces the current field BAB and the boundary MC field BAB with "frame" to "field" except that the frame coding circuit ( To the CAE unit 65 in a similar manner as described above with respect to 30).
상부/하부 필드 코딩 유닛(50,70)의 CAE 유닛(65)은 도 2에 도시된 프레임 코딩 회로(30)의 CAE 유닛(45)과 실제로 동일하므로, 마찬가지로, 상부/하부 필드 코딩 회로(50,70)의 CAE 유닛(65)은 인트라 CAE 회로(57), 인트라 비트 연산 회로(58), 인터 CAE 회로(59), 인터 비트 연산 회로(60), 비교기(61) 및 선택기(62)를 포함한다. 비교기(61)로부터, 현재 필드 BAB에 대한 인트라 CAE 데이터가 바람직하게 인터 CAE 데이터인지의 여부를 나타내는 인트라/인터 신호 S9가 선택기(62) 및 모드 결정 회로(63)에 제공되고, 인트라/인터 신호 S9에 응답하여, 선택기(62)는 인트라 CAE 데이터 혹은 인터 CAE 데이터 중 하나를 선택함으로써, 그 선택된 결과를 데이터 MUX(95)에 제공한다.Since the CAE unit 65 of the upper / lower field coding units 50 and 70 is actually the same as the CAE unit 45 of the frame coding circuit 30 shown in FIG. 2, the upper / lower field coding circuit 50 is likewise. The CAE unit 65 of 70 denotes an intra CAE circuit 57, an intra bit arithmetic circuit 58, an inter CAE circuit 59, an inter bit arithmetic circuit 60, a comparator 61 and a selector 62. Include. From the comparator 61, an intra / inter signal S 9 indicating whether intra CAE data for the current field BAB is preferably inter CAE data is provided to the selector 62 and the mode determining circuit 63, and the intra / inter In response to the signal S 9 , the selector 62 selects one of the intra CAE data or the inter CAE data, thereby providing the selected result to the data MUX 95.
이 동안에, 모드 결정 회로(63)는 신호 S6, S7, S8, S9에 근거하여 현재 필드 BAB의 필드 코딩 모드를 결정하고, 필드 코딩 모드를 재구성 유닛(64) 내의 프레임 MUX(55)에 제공한다. 또한, 필드 코딩 모드는 도 1에 도시된 바와 같이 상부 필드 코딩 회로(50)로부터 상부 모드 코딩 회로(67)에, 혹은 하부 필드 코딩 회로(70)로부터 하부 모드 코딩 회로(87)에 제공된다.In the meantime, the mode determination circuit 63 determines the field coding mode of the current field BAB based on the signals S 6 , S 7 , S 8 , S 9 , and sets the field coding mode in the frame MUX 55 in the reconstruction unit 64. To provide. Further, the field coding mode is provided from the upper field coding circuit 50 to the upper mode coding circuit 67 or from the lower field coding circuit 70 to the lower mode coding circuit 87 as shown in FIG.
필드 코딩 모드는 MPEG-4 내의 통상적인 7 개의 모드들에 부가하여 2 개 이상의 특정 모드들, 즉 "상부 필드 내용으로 코딩됨"과 "예측값으로 코딩되지 않음"을 포함하는 9 개의 필드 코딩 모드들 중 선택되어, 필드 코딩 모드를 재구성 유닛(64) 내의 하부 MUX(55) 및 도 1에 도시된 하부 모드 코딩 회로(80) 내의 하부 모드 발생기(83)에 제공한다.The field coding mode has nine field coding modes including two or more specific modes in addition to the usual seven modes in MPEG-4, namely "coded with upper field content" and "not coded with prediction". Is selected to provide the field coding mode to the lower MUX 55 in the reconstruction unit 64 and the lower mode generator 83 in the lower mode coding circuit 80 shown in FIG.
모드 결정 회로(63)로부터 출력된 필드 코딩 모드에 응답하여, 프레임 MUX(55)는 현재 필드 BAB를 재구성한다. 환언하면, 필드 코딩 모드에 응답하여, 프레임 MUX(55)는 임의의 "all_0" 필드 BAB, "all_255" 필드 BAB, 필드 검출 회로(51)로부터 입력된 현재 필드 BAB 자체 및 ME & MC 회로(53)으로부터 입력된 MC 필드 BAB를 현재 필드 BAB에 대한 재구성된 필드 BAB로 치환한다. 재구성된 필드 BAB는 다음 필드 BAB 데이터를 처리하기 위해 선로 L55를 통해 필드 MUX(55)로부터 메모리(34), 인트라 CAE 회로(57) 및 인터 CAE 회로(59)에 제공된다.In response to the field coding mode output from the mode determination circuit 63, the frame MUX 55 reconstructs the current field BAB. In other words, in response to the field coding mode, frame MUX 55 enters any " all_0 " field BAB, " all_255 " field BAB, current field BAB itself and ME & MC circuit 53 input from field detection circuit 51. ) Replaces the input MC field BAB with the reconstructed field BAB for the current field BAB. The reconstructed field BAB is provided from the field MUX 55 to the memory 34, the intra CAE circuit 57 and the inter CAE circuit 59 via the line L55 to process the next field BAB data.
다시 도 1을 참조하면, 상부 모드 코딩 회로(67)는 상부 모드 신호를 하부 모드 코딩 회로(87)에 제공하기 위해, 통상적인 통계적 코딩 기법에 근거하여 현재 상부 필드 BAB에 대한 상부 모드 신호를 발생한다.Referring back to FIG. 1, the top mode coding circuit 67 generates the top mode signal for the current top field BAB based on conventional statistical coding techniques to provide the top mode signal to the bottom mode coding circuit 87. do.
표 4를 참조하면, 신호 S6, S7, S8, S9에 근거하여 상부 코딩 모드에 따라 상부 필드 BAB에 대한 전형적인 7 개의 상부 모드 신호들이 도시되며, 여기서 T1은 BAB에 대한 형상의 움직임 벡터 차이(MVD)가 0으로서 정의됨을 나타내는 제 1 상부 모드와 BAB 내의 모든 이진 화소들이 엔코딩될 필요가 없음 등을 나타낸다.Referring to Table 4, seven typical top mode signals for the top field BAB are shown according to the top coding mode based on signals S 6 , S 7 , S 8 , S 9 , where T1 is the motion of the shape for BAB. First binary mode indicating that the vector difference MVD is defined as 0 and all binary pixels in BAB need not be encoded, and so on.
하부 모드 코딩 회로(87)는 통상적인 통계적 코딩 기법에 근거하여 현재 하부 필드 BAB에 대한 변경된 하부 모드 신호를 발생하되, 변경된 하부 모드 신호는 상부 모드 신호에 의존하여 결정되고, 상부 모드 신호를 변경된 하부 모드 신호에 부가하여 필드 모드 신호로서 부가된 모드 신호를 모드 MUX(90)에 제공한다.The lower mode coding circuit 87 generates a modified lower mode signal for the current lower field BAB based on a conventional statistical coding technique, wherein the changed lower mode signal is determined in dependence on the upper mode signal, and the upper mode signal is changed to the modified lower mode. In addition to the mode signal, a mode signal added as a field mode signal is provided to the mode MUX 90.
표 4를 참조하면, 7 개의 모드 신호들에 의해 변경된 하부 필드 BAB에 대한 전형적인 47 개의 변경된 하부 모드 신호들이 예시되는데, 여기서 B1은 BAB에 대한 형상의 움직임 벡터 차이(MVD)가 0으로서 정의되는 것과 BAB 내의 모든 이진 화소들이 엔코딩될 필요가 없음 등을 나타낸다. i가 1 내지 7일 때, Bi가 하부 필드인 것은 Ti가 상부 필드인 것과 같다. 프레임 BAB에 대한 "all_0"가 이미 프레임 검출 회로(10)에서 검사되었기 때문에, 6 번째 상부 모드 T6에 대한 하부 모드에는 "all_0"이 없다.Referring to Table 4, forty-seven typical modified lower mode signals for the lower field BAB modified by the seven mode signals are illustrated, where B1 is equal to the motion vector difference (MVD) of the shape for BAB defined as zero. All binary pixels in the BAB need not be encoded, and the like. When i is 1 to 7, Bi is the bottom field, just as Ti is the top field. Since "all_0" for the frame BAB has already been checked in the frame detection circuit 10, there is no "all_0" in the lower mode for the sixth upper mode T6.
다시 도 1을 참조하면, 표시 신호 S1에 근거한 기본 모드 신호와 전술한 바와 같은 코딩 모드 신호 S2를 발생한 후에, 모드 MUX(90)는 모드 신호를 데이터 MUX(95)에 제공하기 위해 기본 모드 신호에 근거하여 프레임 및 필드 모드 신호들을 멀티플라이한다.Referring back to FIG. 1, after generating the basic mode signal based on the display signal S 1 and the coding mode signal S 2 as described above, the mode MUX 90 provides the basic mode to provide the mode signal to the data MUX 95. Multiply frame and field mode signals based on the signal.
데이터 MUX(95)는 멀티플라이된 데이터를 트랜스미터(도시되지 않음)에 전송하기 위해, 모드 신호에 근거하여 프레임 엔코딩된 데이터 및 상부 필드 엔코딩된 데이터에 하부 필드 엔코딩된 데이터를 멀티플라이한다.The data MUX 95 multiplies the frame encoded data and the lower field encoded data into the upper field encoded data based on the mode signal to transmit the multiplied data to the transmitter (not shown).
본 발명이 특정한 실시에에 대하여 설명되었지만, 당업자라면 여러 가지 변경 및 변형이 다음의 첨구범위에 정의된 바로서 본 발명의 정신 및 범주를 벗어나지 않고 행해질 수 있음을 알 수 있을 것이다.While the invention has been described with respect to particular implementations, those skilled in the art will recognize that various changes and modifications can be made without departing from the spirit and scope of the invention as defined in the following appended claims.
이상 설명한 바와같이, 본 발명에 따르면, 프로그래시브 코딩 혹은 격행 코딩을 적응적으로 수행함으로써 모드 신호들에 대한 코딩 효율을 증진시킬 수 있고, 또한 격행 코딩에서 하부 필드의 하부 모드를 상부 필드의 상부 모드로 변경시켜 모드 코딩을 실행도록 함으로써 모드 신호들에 대한 코딩 효율을 증진시킬 수 있다.As described above, according to the present invention, the coding efficiency for the mode signals can be improved by adaptively performing progressive coding or convolutional coding, and also, in convolutional coding, the lower mode of the lower field is selected from the upper part of the upper field. By changing to mode to perform mode coding, coding efficiency for mode signals can be enhanced.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970078374A KR100275273B1 (en) | 1997-12-30 | 1997-12-30 | Method and apparatus for mode signal encoding for use in binary shape coders |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970078374A KR100275273B1 (en) | 1997-12-30 | 1997-12-30 | Method and apparatus for mode signal encoding for use in binary shape coders |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990058283A true KR19990058283A (en) | 1999-07-15 |
| KR100275273B1 KR100275273B1 (en) | 2000-12-15 |
Family
ID=19529831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970078374A Expired - Fee Related KR100275273B1 (en) | 1997-12-30 | 1997-12-30 | Method and apparatus for mode signal encoding for use in binary shape coders |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100275273B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115271013A (en) * | 2021-04-30 | 2022-11-01 | 华为技术有限公司 | Two-dimensional code encoding and decoding methods and electronic equipment |
-
1997
- 1997-12-30 KR KR1019970078374A patent/KR100275273B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115271013A (en) * | 2021-04-30 | 2022-11-01 | 华为技术有限公司 | Two-dimensional code encoding and decoding methods and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100275273B1 (en) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6094225A (en) | Method and apparatus for encoding mode signals for use in a binary shape coder | |
| US5973743A (en) | Mode coding method and apparatus for use in an interlaced shape coder | |
| AU748276B2 (en) | Method and apparatus for encoding a motion vector of a binary shape signal | |
| US6580832B1 (en) | Apparatus and method for coding/decoding scalable shape binary image, using mode of lower and current layers | |
| USRE41383E1 (en) | Method and apparatus for encoding interplaced macroblock texture information | |
| US5737023A (en) | Hierarchical motion estimation for interlaced video | |
| KR19990071425A (en) | Binary shape signal encoding apparatus and method_ | |
| KR100209412B1 (en) | Preferred Color Difference Component Coding Method of Video Signal | |
| US20040028129A1 (en) | Picture encoding method and apparatus, picture decoding method and apparatus and furnishing medium | |
| EP1051849B1 (en) | Method and apparatus for coding interlaced shape information | |
| JPH11298900A (en) | Video signal coding method | |
| US6133955A (en) | Method for encoding a binary shape signal | |
| KR100303085B1 (en) | Apparatus and method for encoding binary shape signals in shape coding technique | |
| KR100275273B1 (en) | Method and apparatus for mode signal encoding for use in binary shape coders | |
| KR100283579B1 (en) | Method and apparatus for coding mode signals in interlaced shape coding technique | |
| EP0923250A1 (en) | Method and apparatus for adaptively encoding a binary shape signal | |
| KR100291719B1 (en) | Apparatus and method for motion vector encoding of binary shape signals | |
| JPH11187394A (en) | Binary shape signal encoding device | |
| MXPA00008745A (en) | Method and apparatus for encoding a motion vector of a binary shape signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20110901 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20120903 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20130921 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20130921 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |