[go: up one dir, main page]

KR19990055152A - Method of forming contact plug of semiconductor device - Google Patents

Method of forming contact plug of semiconductor device Download PDF

Info

Publication number
KR19990055152A
KR19990055152A KR1019970075064A KR19970075064A KR19990055152A KR 19990055152 A KR19990055152 A KR 19990055152A KR 1019970075064 A KR1019970075064 A KR 1019970075064A KR 19970075064 A KR19970075064 A KR 19970075064A KR 19990055152 A KR19990055152 A KR 19990055152A
Authority
KR
South Korea
Prior art keywords
film
hydrofluoric acid
silicon
silicon film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019970075064A
Other languages
Korean (ko)
Inventor
박창서
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970075064A priority Critical patent/KR19990055152A/en
Publication of KR19990055152A publication Critical patent/KR19990055152A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 도핑된 비정질 실리콘과 실리콘 산화막의 식각선택비를 1:1로 조절할 수 있는 암모니아/과산화수소수 혼합용액, 오존이 주입되는 불산수용액 및 불산과 과산화수소수의 혼합용액을 사용하여 콘택 플러그로 사용되는 실리콘막을 식각함으로써, 평탄화된 구조를 얻을 수 있고, 식각잔류 및 실리콘 결함을 제거하며, CMP 공정시 발생하는 슬러리 등으로 인한 불순물 및 파티클 등의 발생을 막을 수 있다.The present invention is used as a contact plug using an ammonia / hydrogen peroxide mixed solution, an aqueous hydrofluoric acid solution injected with ozone and a mixed solution of hydrofluoric acid and hydrogen peroxide, which can control the etch selectivity of the doped amorphous silicon and silicon oxide film at 1: 1 By etching the silicon film, a planarized structure can be obtained, etching residues and silicon defects can be removed, and impurities, particles, etc. due to slurry generated during the CMP process can be prevented.

Description

반도체 소자의 콘택플러그 형성방법Method of forming contact plug of semiconductor device

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 DRAM의 캐패시터에 있어서 캐패시터 하부전극을 형성하기 위한 콘택플러그 형성 후 실리콘 산화막과 실리콘의 식각선택비를 이용한 식각 및 세정방법에 관한 발명이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to an etching and cleaning method using a silicon oxide film and an etching selectivity of silicon after forming a contact plug for forming a capacitor lower electrode in a capacitor of a DRAM.

일반적으로, 콘택플러그를 형성하는데 있어서, 콘택홀내에 전극박막을 매립한 후, 그 콘택홀내에 전극박막만을 남긴채 콘택홀 상부의 전극을 제거하는 방법으로는 플라즈마 건식식각 방법을 이용한 에치백 공정과 CMP(chemical Mechanical Polishing) 공정을 이용한 연마방법이 있다.In general, in forming a contact plug, an electrode thin film is embedded in a contact hole, and then an etch back process using a plasma dry etching method and a CMP method are performed to remove the electrode on the contact hole while leaving only the electrode thin film in the contact hole. There is a polishing method using a (chemical mechanical polishing) process.

종래의 콘택플러그 형성방법을 도1 내지 도3을 통하여 살펴보면 다음과 같다.A conventional method for forming a contact plug will be described with reference to FIGS. 1 to 3 as follows.

먼저, 제1도는 아이솔레이션 공정을 진행하고 워드라인 및 비트라인과 같은 전도막(1), 실리콘 산화막(2), 콘택홀 형성 후, 콘택플러그용의 도핑된 비정질 실리콘막(3)을 증착하여 전도막(1)과 콘택을 이룬 상태의 단면도를 개략적으로 도시한 도면이다. 일반적으로, 층간 절연막으로 사용되는 상기 실리콘 산화막(2)은 CVD(chemical vapor deposition)방법에 의한 MTO(middle temperature oxide)막 등으로 이루어지게 된다.First, in FIG. 1, an isolation process is performed and conductive films 1 such as word lines and bit lines, silicon oxide films 2, and contact holes are formed, and then a doped amorphous silicon film 3 for contact plug is deposited to conduct. The figure which shows schematically sectional drawing of the state which contacted the film | membrane 1. As shown in FIG. In general, the silicon oxide film 2 used as an interlayer insulating film is made of a middle temperature oxide (MTO) film or the like by a chemical vapor deposition (CVD) method.

도1과 같은 구조에서 콘택플러그를 형성하기 위하여, 도2에 도시된 바와 같이, 도핑된 비정질 실리콘막(3)을 증착하고 플라즈마 건식식각방법 혹은 CMP 공정을 이용하여 에치백 공정을 진행한다.In order to form a contact plug in the structure as shown in FIG. 1, as shown in FIG. 2, the doped amorphous silicon film 3 is deposited and an etch back process is performed using a plasma dry etching method or a CMP process.

그러나, 상기 플라즈마 건식식각방법은 식각정도를 조절하기 어렵고 도핑된 비정질 실리콘막과 실리콘 산화막의 식각선택비가 크기 때문에, 비정질 실리콘막 식각공정에서 도2에 도시된 바와 같은 단차(A)가 발생하게 된다.However, since the plasma dry etching method is difficult to control the etching degree and the etching selectivity of the doped amorphous silicon film and the silicon oxide film is large, the step A as shown in FIG. 2 occurs in the amorphous silicon film etching process. .

또한, CMP 공정을 이용하는 경우, 도핑된 비정질 실리콘막과 층간 절연막인 CVD 실리콘 산화막과의 제거율(removal rate) 차이로 인하여 도3에서와 같이 콘택 경계면이 움푹패여(B) 평탄화되지 않는 문제점이 있다. 더욱이, 식각공정후 진행되는 세정공정시, 불산세정으로 층간절연막으로 사용된 실리콘 산화막이 일정양 식각되어 평탄화의 문제가 더욱 심화되며, CMP 공정으로 인한 파티클의 발생이나 CMP의 슬러리로부터 발생하는 메탈성분의 불순물 등이 문제가 되므로 후속 세정공정이 필수적으로 요구되고 있다. 그러나, 이러한 별도의 세정공정을 수행하여도 평탄화의 문제점은 여전히 존재하게 된다.In addition, when using the CMP process, there is a problem in that the contact interface is not flattened (B) as shown in FIG. 3 due to the difference in the removal rate between the doped amorphous silicon film and the CVD silicon oxide film which is an interlayer insulating film. In addition, during the cleaning process performed after the etching process, the silicon oxide film used as the interlayer insulating film is etched by hydrofluoric acid, and the flattening problem is further exacerbated. Since impurities are problematic, a subsequent cleaning process is required. However, even if this separate cleaning process is performed, the problem of planarization still exists.

상기 문제점을 해결하기 위하여 안출된 본 발명은 도핑된 비정질 실리콘과 실리콘 산화막의 식각선택비를 1:1로 조절하여 실리콘막으로 구성된 플러그를 형성시 발생되는 단차발생을 억제함으로써 평탄화를 용이하게 이룰 수 있는 반도체 소자의 콘택플러그 형성방법을 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention can easily achieve flattening by controlling the etching selectivity of the doped amorphous silicon and the silicon oxide film in a ratio of 1: 1 to suppress the step difference generated when the plug formed of the silicon film is formed. It is an object of the present invention to provide a method for forming a contact plug of a semiconductor device.

또한, 본 발명은 실리콘막의 콘택플러그 형성시 발생되는 불순물 및 금속오염물 발생을 억제함으로써 소자의 신뢰도를 향상시킬 수 있는 반도체 소자의 콘택플러그 형성방법을 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide a method for forming a contact plug of a semiconductor device capable of improving the reliability of the device by suppressing the generation of impurities and metal contaminants generated during the formation of the contact plug of the silicon film.

도1은 콘택홀에 도핑된 실리콘막이 증착된 단면을 나타낸 콘택플러그 형성 단면도.1 is a cross-sectional view of contact plug formation showing a cross section in which a doped silicon film is deposited in a contact hole;

도2는 종래의 플라즈마 건식식각 방법을 이용한 콘택플러그 형성 단면도.Figure 2 is a cross-sectional view of forming a contact plug using a conventional plasma dry etching method.

도3은 종래의 CMP공정을 이용한 콘택플러그 형성 단면도.Figure 3 is a cross-sectional view of forming a contact plug using a conventional CMP process.

도4는 본 발명에 따른 평탄화된 콘택플러그 형성 단면도.Figure 4 is a cross-sectional view of forming a flattened contact plug according to the present invention.

도5는 암모니아/과산화수소수 혼합용액에 대한 실리콘막 및 산화막의 식각률을 도시한 그래프.FIG. 5 is a graph showing etching rates of silicon film and oxide film with respect to ammonia / hydrogen peroxide mixed solution. FIG.

도6은 불산과 과산화수소수를 혼합한 수용액에 대한 산화막의 식각률을 도시한 그래프.6 is a graph showing the etching rate of an oxide film with respect to an aqueous solution mixed with hydrofluoric acid and hydrogen peroxide solution.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 전도막 2 : 산화막1: conductive film 2: oxide film

3 : 실리콘막3: silicon film

상기 목적을 달성하기 위하여 본 발명은, 반도체의 콘택플러그 형성방법에 있어서, 제1 전도막 상에 실리콘 산화막을 도포하고 상기 제1 전도막의 일부영역을 노출시키는 콘택홀을 형성하여 상기 제1 전도막과 접속되는 실리콘막을 전체구조 상부에 증착하는 단계; 및 상기 실리콘막을 암모니아/과산화수소수 혼합용액을 이용하여 상기 실리콘막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for forming a contact plug of a semiconductor, wherein the first conductive film is formed by coating a silicon oxide film on a first conductive film and forming a contact hole exposing a portion of the first conductive film. Depositing a silicon film connected to the upper portion of the entire structure; And etching the silicon film using the ammonia / hydrogen peroxide mixed solution.

본 발명은, 반도체의 콘택플러그 형성방법에 있어서, 제1 전도막 상에 실리콘 산화막을 도포하고 상기 제1 전도막의 일부영역을 노출시키는 콘택홀을 형성하여 상기 제1 전도막과 접속되는 실리콘막을 전체구조 상부에 증착하는 단계; 및 오존이 주입되는 불산수용액을 이용하여 상기 실리콘막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.The present invention provides a method for forming a contact plug of a semiconductor, wherein a silicon oxide film is connected to the first conductive film by forming a contact hole for coating a silicon oxide film on the first conductive film and exposing a partial region of the first conductive film. Depositing on top of the structure; And etching the silicon film using a hydrofluoric acid solution into which ozone is injected.

또한, 본 발명은, 반도체의 콘택플러그 형성방법에 있어서, 제1 전도막 상에 실리콘 산화막을 도포하고 상기 제1 전도막의 일부영역을 노출시키는 콘택홀을 형성하여 상기 제1 전도막과 접속되는 실리콘막을 전체구조 상부에 증착하는 단계; 및 불산과 과산화수소수의 혼합용액을 이용하여 상기 실리콘막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, the present invention provides a method for forming a contact plug of a semiconductor, wherein a silicon oxide film is coated on a first conductive film, and a contact hole for exposing a partial region of the first conductive film is formed to be connected to the first conductive film. Depositing a film over the entire structure; And etching the silicon film by using a mixed solution of hydrofluoric acid and hydrogen peroxide solution.

이하, 첨부된 도면을 참조하여 본 발명에 따른 제1 실시예를 상세히 설명하면 다음과 같다.Hereinafter, a first embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 제1 실시예에 따른 콘택플러그 형성방법은 도1의 도핑된 비정질 실리콘막(3) 식각시 암모니아/과산화수소수용액을 이용한 식각방법을 이용한다.The contact plug forming method according to the first embodiment of the present invention uses an etching method using an ammonia / hydrogen peroxide solution when etching the doped amorphous silicon film 3 of FIG. 1.

도1까지 진행된 웨이퍼에 대하여, 암모니아, 과산화수소수, 초순수를 2:1:5 ∼ 3:1:5의 부피 비로 섞은 60℃∼80℃의 수용액(이하 고농도 암모니아 수용액)으로 식각공정을 수행한다. 상기 고농도 암모니아 수용액을 이용한 도핑된 비정질 실리콘막(이하, 실리콘막이라 칭함)(2)과 실리콘 산화막(이하, 산화막이라 칭함)(3)의 식각률은 제5도에서 도시한 바와 같다.1, the etching process is performed with an aqueous solution of 60 ° C. to 80 ° C. (hereinafter, a high concentration ammonia solution) in which ammonia, hydrogen peroxide and ultrapure water are mixed in a volume ratio of 2: 1: 5 to 3: 1: 5. Etch rates of the doped amorphous silicon film (hereinafter referred to as silicon film) 2 and silicon oxide film (hereinafter referred to as oxide film) 3 using the high concentration ammonia solution are as shown in FIG.

즉, 콘택플러그용으로 증착된 실리콘막(2)을 고농도 암모니아 수용액으로 식각하여 산화막(3)이 드러나게 되면은, 상기 실리콘막(2)과 산화막(3)의 식각선택비가 1:1∼2:1 범위이기 때문에 층간절연막의 손실을 최소화하면서 상기 실리콘막(2)을 식각할 수 있다. 이후 고농도 암모니아 수용액으로 인한 실리콘막(2) 표면의 자연산화막 및 금속불순물의 제거를 위하여 100:1∼200:1(초순수:불산)로 희석시킨 불산수용액으로 10초 동안 세정을 수행함으로써 제4도와 같이 평탄화된 구조를 얻을 수 있다.That is, when the oxide film 3 is exposed by etching the silicon film 2 deposited for the contact plug with a high concentration ammonia aqueous solution, the etching selectivity of the silicon film 2 and the oxide film 3 is 1: 1 to 2: Since the range is 1, the silicon film 2 can be etched while minimizing the loss of the interlayer insulating film. Thereafter, in order to remove the natural oxide film and the metallic impurities on the surface of the silicon film 2 due to the high concentration of ammonia solution, the hydrofluoric acid solution diluted with 100: 1 to 200: 1 (ultra pure water: hydrofluoric acid) was washed for 10 seconds. A flattened structure can be obtained as well.

본 발명의 제2 실시예에 따른 콘택플러그 형성방법은 도1의 실리콘막(3) 식각시 오존가스를 주입한 불산수용액(또는, 오존불산)을 이용한 식각방법을 이용한다.The contact plug forming method according to the second embodiment of the present invention uses an etching method using a hydrofluoric acid solution (or ozone hydrofluoric acid) in which ozone gas is injected during etching of the silicon film 3 of FIG. 1.

도1까지 진행된 웨이퍼에 대하여, 불산수용액에 오존가스를 주입을 조절하면서 실리콘막(3)을 식각한 후, 오존가스의 주입을 정지하고 상기 불산수용액으로 실리콘막(3)의 세정공정을 수행한다.1, the silicon film 3 is etched while controlling the injection of ozone gas into the hydrofluoric acid solution, and then the injection of the ozone gas is stopped and the cleaning process of the silicon film 3 is performed with the hydrofluoric acid solution. .

즉 도2와 같은 공정 완료후, 5∼10ppm의 오존가스를 100:1∼200:1(초순수:불산)의 불산수용액에 균일한 농도로 연속적으로 주입시켜 상기 콘택플러그용 실리콘막(2)을 식각한 후, 상기 오존가스의 유입을 정지하고, 불산수용액 만으로의 세정공정을 진행함으로써, 층간절연막의 손실을 최소화하면서 실리콘막(3) 상의 자연산화막 및 불순물을 세정한다.That is, after the completion of the process as shown in Fig. 2, 5-10 ppm ozone gas was continuously injected into the hydrofluoric acid solution of 100: 1 to 200: 1 (ultra pure water: hydrofluoric acid) at a uniform concentration to obtain the contact plug silicon film 2. After etching, the inflow of the ozone gas is stopped, and the cleaning process is performed only with an aqueous hydrofluoric acid solution to clean the natural oxide film and impurities on the silicon film 3 while minimizing the loss of the interlayer insulating film.

이어서, 본 발명의 제3 실시예에 따른 콘택플러그 형성방법은 도1의 실리콘막(3) 식각시 불산과 과산화수소수를 혼합한 수용액(이하 불산과수)을 이용한 식각방법을 이용한다.Subsequently, the contact plug forming method according to the third embodiment of the present invention uses an etching method using an aqueous solution (hereinafter referred to as hydrofluoric peroxide) in which hydrofluoric acid and hydrogen peroxide are mixed when etching the silicon film 3 of FIG. 1.

제6도에서와 같이, 불산과 과산화수소수의 비율을 1:45∼1:50으로 섞을 경우, 실리콘막(3)과 산화막(2)의 식각선택비가 1:1이하로 제어됨을 알 수 있다. 이 비율의 불산과수를 제1도와 같이 완료된 상태에서 처리함으로써 콘택플러그용 비정질 실리콘막(3)을 식각한다. 계속된 식각 공정에서 산화막(2)이 드러날지라도 식각선택비가 1:1이하이므로, 산화막(2)과 실리콘막(3)과의 굴곡 없이 상기 실리콘막(3)을 식각한다. 이후 불산과수의 과산화수소수용액으로 인하여 생성된 실리콘막(3) 상의 자연산화막을 100:1(초순수:불산)∼200:1의 불산수용액으로 세정하여 제4도와 같은 평탄화된 콘택플러그를 형성할 수 있다.As shown in FIG. 6, when the ratio of hydrofluoric acid and hydrogen peroxide is mixed at 1:45 to 1:50, the etching selectivity of the silicon film 3 and the oxide film 2 is controlled to be 1: 1 or less. The amorphous silicon film 3 for contact plug is etched by treating the hydrofluoric acid fruit in this ratio in the state as shown in FIG. Even though the oxide film 2 is exposed in the subsequent etching process, since the etching selectivity is 1: 1 or less, the silicon film 3 is etched without bending the oxide film 2 and the silicon film 3. Thereafter, the natural oxide film on the silicon film 3 produced by the hydrofluoric acid aqueous solution of hydrofluoric acid can be washed with a hydrofluoric acid solution of 100: 1 (ultra pure water: hydrofluoric acid) to 200: 1 to form a flattened contact plug as shown in FIG. have.

전술한 바와 같이, 본 발명에 따른 플러그 형성방법은, 실리콘막과 산화막간의 식각선택비를 약 1:1에 근접하도록 식각용액의 선택 식각비를 조절함으로써, 플러그용으로 증착된 비정질 실리콘과 층간절연막의 실리콘 산화막과의 단차발생을 억제하여 평탄화된 구조를 얻을 수 있다.As described above, in the plug forming method according to the present invention, the amorphous silicon and the interlayer insulating film deposited for the plug are controlled by adjusting the etching selectivity of the etching solution so that the etching selectivity between the silicon film and the oxide film is about 1: 1. The leveling with the silicon oxide film can be suppressed to obtain a flattened structure.

또한, 본 발명은 실리콘 식각공정시 종래의 플라즈마를 이용한 건식식각공정을 이용하지 않음으로써 플라즈마에 의한 실리콘 결함층의 유발이 없으며 플라즈마 식각장비로부터 오는 금속성불순물의 유입이 없고 식각잔류물의 발생을 억제 할 수 있다.In addition, the present invention does not use the conventional dry etching process using the plasma during the silicon etching process, there is no inducement of silicon defect layer by the plasma, there is no influx of metallic impurities coming from the plasma etching equipment and suppress the generation of etching residues Can be.

더욱이, CMP 공정을 이용할 경우에 발생되는 층간절연막과 비정질 실리콘과의 단차발생을 막을 수 있으며 CMP 공정시 발생하는 슬러리 등으로 인한 불순물 및 파티클 등의 발생을 막을 수 있다.Furthermore, it is possible to prevent the step difference between the interlayer insulating film and the amorphous silicon generated when using the CMP process and to prevent the generation of impurities and particles due to the slurry generated during the CMP process.

상기와 같이 이루어지는 본 발명은 플러그용 전도층 식각 공정만으로 평탄화 공정 및 세정 공정을 함께 수행함으로써 반도체 소자의 공정의 단순화 및 신뢰성을 향상시킬 수 있는 효과가 있다.The present invention made as described above has the effect of simplifying the process of the semiconductor device and improving the reliability by performing the planarization process and the cleaning process only by the conductive layer etching process for the plug.

Claims (10)

반도체의 콘택플러그 형성방법에 있어서,In the method for forming a contact plug of a semiconductor, 제1 전도막 상에 실리콘 산화막을 도포하고 상기 제1 전도막의 일부영역을 노출시키는 콘택홀을 형성하여 상기 제1 전도막과 접속되는 실리콘막을 전체구조 상부에 증착하는 단계; 및Depositing a silicon film on the entire structure by applying a silicon oxide film on the first conductive film and forming a contact hole exposing a portion of the first conductive film; And 상기 실리콘막을 암모니아/과산화수소수 혼합용액을 이용하여 상기 실리콘막을 식각하는 단계를 포함하여 이루어지는 방법.Etching the silicon film using the ammonia / hydrogen peroxide mixed solution. 제 1 항에 있어서,The method of claim 1, 상기 불산수용액으로 10초 동안 상기 식각된 실리콘막을 세정하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 방법.And cleaning the etched silicon film for 10 seconds with the hydrofluoric acid solution. 제 1 항에 있어서,The method of claim 1, 상기 혼합용액은 암모니아, 과산화수소수 및 초순수은 2:1:5 ∼ 3:1:5의 부피로 이루어지는 것을 특징으로 하는 방법.The mixed solution is ammonia, hydrogen peroxide solution and ultrapure water, characterized in that the volume of 2: 1: 5 to 3: 1: 5. 제 3 항에 있어서,The method of claim 3, wherein 상기 혼합용액의 온도는 60℃∼80℃인 것을 특징으로 하는 방법.The temperature of the mixed solution is 60 to 80 ℃ characterized in that the method. 반도체의 콘택플러그 형성방법에 있어서,In the method for forming a contact plug of a semiconductor, 제1 전도막 상에 실리콘 산화막을 도포하고 상기 제1 전도막의 일부영역을 노출시키는 콘택홀을 형성하여 상기 제1 전도막과 접속되는 실리콘막을 전체구조 상부에 증착하는 단계; 및Depositing a silicon film on the entire structure by applying a silicon oxide film on the first conductive film and forming a contact hole exposing a portion of the first conductive film; And 오존이 주입되는 불산수용액을 이용하여 상기 실리콘막을 식각하는 단계를 포함하여 이루어지는 방법.Etching the silicon film using a hydrofluoric acid solution into which ozone is injected. 제 5 항에 있어서,The method of claim 5, 상기 실리콘막 식각후 오존 주입을 중지하고 불산수용액만으로 식각된 상기 실리콘막을 세정하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 방법.Stopping the ozone injection after the silicon film is etched and cleaning the silicon film etched with hydrofluoric acid solution only. 어서,hurry, 상기 오존이 주입되는 불산수용액은 초순수:불산이 100:1∼200:1의 혼합된 용액에 5∼10pp의 오존가스를 주입시켜 이루어지는 것을 특징으로 하는 방법.The hydrofluoric acid solution to which the ozone is injected is characterized in that 5 to 10ppm ozone gas is injected into a mixed solution of ultrapure water: hydrofluoric acid 100: 1 to 200: 1. 제 5 항에 있어서,The method of claim 5, 상기 오존이 주입되는 불산수용액은 초순수:불산이 100:1∼200:1의 혼합된 용액에 5∼10pp의 오존가스를 주입시켜 이루어지는 것을 특징으로 하는 방법.The hydrofluoric acid solution to which the ozone is injected is characterized in that 5 to 10ppm ozone gas is injected into a mixed solution of ultrapure water: hydrofluoric acid 100: 1 to 200: 1. 반도체의 콘택플러그 형성방법에 있어서,In the method for forming a contact plug of a semiconductor, 제1 전도막 상에 실리콘 산화막을 도포하고 상기 제1 전도막의 일부영역을 노출시키는 콘택홀을 형성하여 상기 제1 전도막과 접속되는 실리콘막을 전체구조 상부에 증착하는 단계; 및Depositing a silicon film on the entire structure by applying a silicon oxide film on the first conductive film and forming a contact hole exposing a portion of the first conductive film; And 불산과 과산화수소수의 혼합용액을 이용하여 상기 실리콘막을 식각하는 단계를 포함하여 이루어지는 방법.Etching the silicon film using a mixed solution of hydrofluoric acid and hydrogen peroxide solution. 제 8 항에 있어서,The method of claim 8, 상기 100:1∼200:1의 불산수용액(초순수:불산)으로 상기 식각된 실리콘막을 세정하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 방법.And cleaning the etched silicon film with the hydrofluoric acid solution (ultra pure water: hydrofluoric acid) of 100: 1 to 200: 1. 제 8 항에 있어서,The method of claim 8, 상기 혼합용액의 불산과 과산화수소수의 비율은 1:45∼1:50으로 이루어지는 것을 특징으로 하는 방법.The ratio of hydrofluoric acid and hydrogen peroxide solution of the mixed solution is 1:45 to 1:50.
KR1019970075064A 1997-12-27 1997-12-27 Method of forming contact plug of semiconductor device Withdrawn KR19990055152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075064A KR19990055152A (en) 1997-12-27 1997-12-27 Method of forming contact plug of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075064A KR19990055152A (en) 1997-12-27 1997-12-27 Method of forming contact plug of semiconductor device

Publications (1)

Publication Number Publication Date
KR19990055152A true KR19990055152A (en) 1999-07-15

Family

ID=66172291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075064A Withdrawn KR19990055152A (en) 1997-12-27 1997-12-27 Method of forming contact plug of semiconductor device

Country Status (1)

Country Link
KR (1) KR19990055152A (en)

Similar Documents

Publication Publication Date Title
US5665635A (en) Method for forming field oxide film in semiconductor device
US5685951A (en) Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
KR100505680B1 (en) Method for manufacturing semiconductor memory device having ruthenium film and apparatus for manufacturing the ruthenium film
US5716535A (en) Methods and etchants for etching oxides of silicon with low selectivity
KR100769415B1 (en) Method of fabricating semiconductor device
KR100470722B1 (en) Method of Manufacturing Contact Hole of Semiconductor Device
KR100706798B1 (en) Cleaning method of substrate exposed silicon film and silicon germanium film and semiconductor manufacturing method using same
US6979633B2 (en) Method of manufacturing semiconductor device
US7629265B2 (en) Cleaning method for use in semiconductor device fabrication
JP4292502B2 (en) Ruthenium silicide treatment method
US7288487B1 (en) Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure
KR19990055152A (en) Method of forming contact plug of semiconductor device
KR100247930B1 (en) Cleaning solution and cleaning method using the same
KR100197994B1 (en) Metal wiring contact hole formation method of semiconductor device
KR100504554B1 (en) method for manufacturing capacitor of semiconductor device
US20050026452A1 (en) Etching method for manufacturing semiconductor device
KR100316020B1 (en) Method for forming capacitor of semiconductor device
KR100734082B1 (en) Manufacturing Method of Semiconductor Device
KR100639205B1 (en) Manufacturing method of semiconductor device
US6183819B1 (en) Method for processing a poly defect
KR0168208B1 (en) How to remove polypolymer
CN115707229A (en) Semiconductor structure and preparation method thereof
KR20010045420A (en) Method for forming interlayer insulating layer of semiconductor device
JP2008072123A (en) Forming method of electrically conductive pattern of semiconductor element
KR20020055925A (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971227

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid