KR19990043091A - 입력 전압 제어 장치 - Google Patents
입력 전압 제어 장치 Download PDFInfo
- Publication number
- KR19990043091A KR19990043091A KR1019970064076A KR19970064076A KR19990043091A KR 19990043091 A KR19990043091 A KR 19990043091A KR 1019970064076 A KR1019970064076 A KR 1019970064076A KR 19970064076 A KR19970064076 A KR 19970064076A KR 19990043091 A KR19990043091 A KR 19990043091A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- memory module
- control device
- input voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야
입력 전압 제어 장치
2. 발명이 해결하고자하는 기술적 요지
컴퓨터에 실장된 메모리 모듈에 인가되는 고입력 전압 및 저입력 전압을 제어하여 실장된 칩을 테스트할 수 있는 입력 전압 제어 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
고전압 및 저전압의 크기를 변화시켜 공급하기 위한 가변전원 공급수단; 전원 공급부로부터 인가된 전압을 선택적으로 전달하기 위한 전압 선택수단; 및 가변전원 공급부의 전압과 전원 공급부로부터 인가된 전압을 분배시켜 분배된 적정전압을 메모리 모듈로 인가하기 위한 전압 분배부를 포함한다.
4. 발명의 중요한 용도
컴퓨터에 실장된 칩을 테스트하기 위하여 메모리 모듈에 인가되는 전압을 제어하는 것임.
Description
본 발명은 입력 전압 제어 장치에 관한 것으로서, 특히 컴퓨터에 실장된 칩을 테스트하기 위하여 메모리 모듈에 인가되는 전압을 제어하는 입력 전압 제어 장치에 관한 것이다.
지금까지, 컴퓨터에 실장된 메모리 모듈에 고장이 발생되더라도, 실장된 상태에서 메모리 모듈을 테스트할 수 있는 방법이 없었다.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명은 컴퓨터에 실장된 메모리 모듈에 인가되는 고입력 전압 및 저입력 전압(VIH/VIL)을 제어하여 실장된 칩을 테스트할 수 있는 입력 전압 제어 장치를 제공하는데 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 입력 전압 제어 장치의 회로도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 입력 전압 제어 장치의 고입력 전압에 대한 특성도.
도 3a 및 도 3b는 본 발명의 실시예에 따른 입력 전압 제어 장치의 저입력 전압에 대한 특성도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 가변전원 공급수단 20: 메모리 모듈
30: 전압 선택수단 40: 전원 공급부
50: 전압 분배부
이와 같은 목적을 달성하기 위한 본 발명의 입력 전압 제어 장치는 내장된 프로그램에 따라 고전압 및 저전압의 크기를 변화시켜 공급하기 위한 가변전원 공급수단; 전압을 인가하고자하는 실장된 메모리 모듈의 입력핀에 전원 공급부로부터 인가된 전압을 선택적으로 전달하기 위한 전압 선택수단; 일정한 전압을 공급하기 위한 전원 공급부; 및 전압 선택수단를 통해 전달된 가변전원 공급부의 전압과 전원 공급부로부터 인가된 전압을 분배시켜 분배된 적정전압을 메모리 모듈로 인가하기 위한 전압 분배부를 포함한다.
본 발명의 입력 전압 제어 장치를 이용하여 테스트 하고자하는 메모리 모듈의 핀에 고전압 또는 저전압을 인가하고, 고전압 또는 저전압이 인가된 핀에 접속된 모듈내의 메모리 셀에 데이터를 라이트하고, 다시 라이트된 데이터를 리드하여 리드된 데이터가 라이트한 데이터와 일치하는지를 비교하고, 비교결과 메모리 셀에 라이트한 데이터와 리드된 데이터가 일치하면, 모듈이 정상인 것으로 판단하고, 만일 메모리 셀에 라이트한 데이터와 리드된 데이터가 일치하지 않는다면, 모듈에 페일이 발생된 것으로 발생된 것을 판단할 수 있다.
이하, 도 1내지 도 3을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1을 참조하면, 본 발명의 입력 전압 제어 장치는, 내장된 프로그램에 따라 고전압 및 저전압의 크기를 변화시켜 공급하기 위한 가변전원 공급수단(10)과, 전압을 인가하고자하는 메모리 모듈(20)의 핀에 전원 공급부(10)로부터 인가된 전압을 선택적으로 전달하기 위한 전압 선택수단(30)와, 전압 선택수단(30)를 통해 전달된 가변전원 공급부(10)의 전압과 전원 공급부(40)로부터 인가된 전압을 분배시켜 분배된 적정전압을 컴퓨터에 실장된 메모리 모듈(20)로 인가하기 위한 전압 분배부(50)를 구비한다.
가변전원 공급수단(10)은 내장된 프로그램에 따라 고전압을 인가하기 위한 제 1 파워 써플라이(11)와, 내장된 프로그램에 따라 저전압을 인가하기 위한 제 2 파워 써플라이(12)로 이루어진다.
전압 선택수단(30)는 가변전원 공급수단(10)으로부터 인가된 고전압을 선택하여 메모리 모듈(20)의 핀으로 전달하기 위한 제 1 전압 선택부(31)와, 가변전압 공급수단(10)으로부터 인가된 저전압을 선택하여 메모리 모듈의 핀으로 전달 하기 위한 제 2 전압 선택부(32)를 포함한다.
제 1 전압 선택부(31)는 제 1 파워 써플라이(11)에 연결된 다수의 릴레이(RL1∼RL3)로 구성되고, 제 2 전압 선택부(32)는 제 2 파워 써플라이(12)에 연결된 다수의 릴레이(RL4∼RL6)로 구성된다.
전압 분배부(50)는 다수의 릴레이(RL1∼RL3)와 메모리 모듈(20)의 다수의 핀 사이에 각각 접속된 다수의 저항(R1∼R3)들과, 다수의 릴레이(RL4∼RL6)와 메모리 모듈(20)의 다수의 핀 사이에 각각 접속되고, 또한 다수의 저항(R1∼R3)에 각각 접속된 다수의 저항(R4∼R6)들과, 전원 공급부(40)의 다수의 출력단과 메모리 모듈(20)의 다수의 핀 사이에 각각 접속되고, 또한 다수의 저항 (R1∼R6)에 각각 접속된 다수의 저항(R7∼R9)들로 구성된다.
상기와 같은 구조를 갖는 본 발명의 입력 전압 제어 장치의 동작을 설명하면 다음과 같다.
가변전원 공급수단(10)의 제 1 파워 써플라이(11)는 사용자가 원하는 고전압을 공급하기 위하여 내장시킨 프로그램에 따라 고전압을 전압 분배부(50)의 다수의 릴레이(RL1∼RL3)로 인가하고, 마찬가지로 제 2 파워 써플라인(12)도 사용자가 원하는 저전압을 공급하기 위하여 내장시킨 프로그램에 따라 저전압을 전압 분배부(50)의 다수의 릴레이(RL4∼RL6)로 인가하며, 또한 전원 공급부(40)는 항상 3.3V정도의 일정한 전압을 전압 분배부(50)로 공급한다. 여기서, 가변전원 공급수단(10)는 고전압과 저전압을 동시에 공급하지 않고 선택적으로 공급한다.
이어, 가변전원 공급수단(10)으로부터 인가된 고전압 또는 저전압은 사용자에 의해 턴온된 전압 선택수단(30)의 릴레이들을 통해 전압 분배부(50)로 전달되며, 이어 전압 분배부(50)는 전압 선택수단(30)을 통해 인가된 고전압 또는 저전압과 전원 공급부(40)로부터 공급된 전압을 다수의 저항(R1∼R9)들을 통해 이루어지는 전압 분배법칙에 따라 분배하여 분배한 소정의 전압을 메모리 모듈(20)의 입력핀으로 전달한다.
예를 들어, 제 1 파워 써플라이(11)로부터 고전압이 인가되고, 이 고전압을 릴레이(RL2)를 통해 전압 분배부(50)로 전달하면, 전압 분배부(50)는 저항(R2, R8)들에 의해 이루어지는 전압 분배에 따라 분배된 소정의 전압을 저항(R2, R8)들에 접속된 메모리 모듈(20)의 입력핀에 전달한다.
물론, 제 2 파워 써플라이(12)로부터 저전압이 인가되고, 이 저전압을 릴레이(RL4)를 통해 전압 분배부(50)로 전달하면, 전압 분배부(50)는 저항(R4, R7)들에 의해 이루어지는 전압 분배에 따라 분배된 소정의 전압을 저항(R4, R7)들에 접속된 메모리 모듈(20)의 입력핀에 전달한다.
그리고, 상기의 과정에 따라 고전압 또는 저전압이 인가된 메모리 모듈(20)의 메모리 셀에 데이터를 라이트하고, 다시 라이트한 데이터를 리드하여 리드된 데이터가 라이트한 데이터와 일치하면, 메모리 모듈(20)은 정상으로 판단할 수 있고, 만일 라이트한 데이터와 리드된 데이터가 일치하지 않는 다면, 메모리 모듈(20)에 고장이 발생된 것으로 판단할 수 있다.
도 2a는 메모리 모듈에 인가되는 일반적인 고전압을 변화시키지 않았을 때의 /RAS신호에 대한 특성도이다.
도 2b는 메모리 모듈에 인가되는 3.40V의 고전압을 2V로 변화시켰을 때의 /RAS신호에 대한 특성도이다.
도 3a는 메모리 모듈에 인가되는 일반적인 저전압을 변화시키지 않았을 때의 /RAS신호에 대한 특성도이다.
도 3b는 메모리 모듈에 인가되는 0.00V의 저전압을 0.96V로 변화시켰을 때의 /RAS신호에 대한 특성도이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명의 입력 전압 제어 장치는, 컴퓨터에 실장된 메모리 모듈에 가변가능한 고전압 및 저전압을 입력하여, 실장된 메모리 모듈을 테스트하므로써, 고장이 발생된 메모리 모듈을 찾는데 걸리는 시간을 단축할 수 있으며, 또한 컴퓨터의 불량율을 줄일 수 있는 효과를 갖는다.
Claims (6)
- 내장된 프로그램에 따라 고전압 및 저전압의 크기를 변화시켜 공급하기 위한 가변전원 공급수단:전압을 인가하고자하는 메모리 모듈의 핀에 상기 전원 공급부로부터 인가된 전압을 선택적으로 전달하기 위한 전압 선택수단;일정한 전압을 공급하기 위한 전원 공급부; 및상기 전압 선택수단를 통해 전달된 상기 가변전원 공급부의 전압과 상기 전원 공급부로부터 인가된 전압을 분배시켜 분배된 적정전압을 상기 메모리 모듈로 인가하기 위한 전압 분배부를 구비하는 입력 전압 제어 장치.
- 제 1 항에 있어서,상기 가변전원 공급수단은,내장된 상기 프로그램에 따라 상기 고전압을 인가하기 위한 제 1 파워 써플라이; 및내장된 상기 프로그램에 따라 상기 저전압을 인가하기 위한 제 2 파워 써플라이를 포함하는 입력 전압 제어 장치.
- 제 2 항에 있어서,상기 전압 선택수단는,상기 가변전원 공급수단으로부터 인가된 상기 고전압을 선택하여 상기 메모리 모듈의 핀으로 전달하기 위한 제 1 전압 선택부; 및상기 가변전압 공급수단으로부터 인가된 상기 저전압을 선택하여 상기 메모리 모듈의 핀으로 전달 하기 위한 제 2 전압 선택부를 포함하는 입력 전압 제어 장치.
- 제 3 항에 있어서,상기 제 1 전압 선택부는,상기 제 1 파워 써플라이에 각각 연결된 다수의 릴레이를 포함하는 입력 전압 제어 장치.
- 제 4 항에 있어서,상기 제 2 전압 선택부는,상기 제 2 파워 써플라이에 각각 연결된 다수의 릴레이를 포함하는 입력 전압 제어 장치.
- 제 5 항에 있어서,상기 전압 분배부는,상기 제 1 전압 선택부의 다수의 릴레이와 상기 메모리 모듈의 다수의 핀 사이에 각각 접속된 제 1 다수의 저항;상기 제 2 전압 선택부의 다수의 릴레이와 상기 메모리 모듈의 다수의 핀 사이에 각각 접속되고, 또한 상기 제 1 다수의 저항에 각각 접속된 제 2 다수의 저항; 및상기 전원 공급부의 다수의 출력단과 상기 메모리 모듈의 다수의 핀 사이에 각각 접속되고, 또한 상기 제 1 및 제 2 다수의 저항에 각각 접속된 다수의 저항을 포함하는 입력 전압 제어 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970064076A KR19990043091A (ko) | 1997-11-28 | 1997-11-28 | 입력 전압 제어 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970064076A KR19990043091A (ko) | 1997-11-28 | 1997-11-28 | 입력 전압 제어 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990043091A true KR19990043091A (ko) | 1999-06-15 |
Family
ID=66094153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970064076A KR19990043091A (ko) | 1997-11-28 | 1997-11-28 | 입력 전압 제어 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990043091A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010004387A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 메모리 모듈 테스트 장치 및 방법 |
KR100425217B1 (ko) * | 2002-01-02 | 2004-03-31 | 주식회사 하이닉스반도체 | 저전압 검출 블록의 테스트 회로 |
-
1997
- 1997-11-28 KR KR1019970064076A patent/KR19990043091A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010004387A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 메모리 모듈 테스트 장치 및 방법 |
KR100425217B1 (ko) * | 2002-01-02 | 2004-03-31 | 주식회사 하이닉스반도체 | 저전압 검출 블록의 테스트 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2296583B (en) | Defective cell repairing circuits and methods | |
US4594544A (en) | Participate register for parallel loading pin-oriented registers in test equipment | |
KR20010014619A (ko) | 데이터 기입 장치, 데이터 기입 방법 및 시험 장치 | |
US6151692A (en) | Integrated circuit having memory built-in self test (BIST) for different memory sizes and method of operation | |
KR19990043091A (ko) | 입력 전압 제어 장치 | |
KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
US6760871B2 (en) | Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test | |
US6535440B2 (en) | Apparatus and method for package level burn-in test in semiconductor device | |
EP0145194B1 (en) | Automatic test equipment | |
US7415649B2 (en) | Semi-conductor component test device with shift register, and semi-conductor component test procedure | |
US20040107375A1 (en) | System and method for switching clock sources | |
US20040059970A1 (en) | Multipurpose architecture and method for testing electronic logic and memory devices | |
US20050280410A1 (en) | Test apparatus and method for testing circuit units to be tested | |
KR20010053128A (ko) | 전자 테스트 메모리 장치 | |
KR101410101B1 (ko) | 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치 | |
US7273182B2 (en) | Data storage medium having a test mode | |
KR100265614B1 (ko) | 정전류원 제어장치 | |
KR20010004387A (ko) | 메모리 모듈 테스트 장치 및 방법 | |
JP2659043B2 (ja) | 電気部品試験機のチャネル制御装置 | |
KR0140581B1 (ko) | 릴레이를 이용한 반도체 소자 테스트 시스템 | |
KR20060092276A (ko) | 집적 회로, 테스트 시스템, 에러 데이터 판독 방법 | |
KR20080093814A (ko) | 번인모드 및 테스트모드의 전환이 가능한 메모리모듈번인장치 | |
KR19980043517A (ko) | 웨이퍼 번인 테스트회로 | |
US8836360B2 (en) | Semiconductor device including integrated circuit | |
KR19990084253A (ko) | 반도체 장치의 번-인 테스트 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19971128 |
|
PG1501 | Laying open of application | ||
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |