KR19990032753A

KR19990032753A - Semiconductor Device Separation Method

Info

Publication number: KR19990032753A
Application number: KR1019970053888A
Authority: KR
Inventors: 김형태
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-10-21
Filing date: 1997-10-21
Publication date: 1999-05-15

Abstract

본 발명은 소자 분리 영역 에지 부분의 스트레스를 감소시켜 고집적화를 달성할 수 있는 반도체 소자 분리 방법에 관한 것으로서, 특히 실리콘 기판 전면에 산화막 및 제 1 질화막을 순차적으로 형성하며, 제 1 질화막 및 산화막을 선택 식각해서 소자 분리 영역을 정의하기 위한 콘택홀을 형성하며, 결과물 전면에 제 2 질화막 및 비정질 실리콘층을 순차적으로 형성하며, 비정질 실리콘층으로 이루어진 스페이서를 콘택홀 내측에 형성하며, 스페이서를 제거한 후에 산화 공정으로 콘택홀 내에 표면이 노출된 반도체 기판을 산화시켜 소자 분리 영역을 형성하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device isolation method capable of achieving high integration by reducing stress at the edge of the device isolation region. In particular, an oxide film and a first nitride film are sequentially formed on the entire silicon substrate, and the first nitride film and the oxide film are selected. Etching is performed to form contact holes for defining device isolation regions. A second nitride film and an amorphous silicon layer are sequentially formed on the entire surface of the resultant. A spacer formed of an amorphous silicon layer is formed inside the contact hole. In the process, the semiconductor substrate having the surface exposed in the contact hole is oxidized to form an isolation region.

Description

Semiconductor Device Separation Method

본 발명은 반도체 소자 분리 방법에 관한 것으로서, 특히 로커스(Local Oxidation of Silicon) 공정에 의한 반도체 소자의 소자간 분리를 개선시킬 수 있는 반도체 소자 분리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device isolation method, and more particularly, to a semiconductor device isolation method capable of improving the isolation between devices of a semiconductor device by a local oxidation of silicon process.

최근의 반도체 기술은 소자의 고집적화 및 저전력화를 달성하기 위해 약 0.25㎛ 정도의 소자 분리 기술까지 요구하고 있다. 그러나, 종래의 소자 분리 기술은 주로 로커스공정을 이용해 왔기 때문에 반도체 소자의 설계 폭이 미세화될수록 종래의 로커스 공정으로는 반도체 소자의 버즈 비크(bird's beak) 현상을 감소하며, 활성 영역의 면적을 증대하며, 동시에 펀치쓰루(punchthrough)를 억제시키기 어렵다는 문제점이 있었다.Recent semiconductor technologies require device separation techniques of about 0.25 μm in order to achieve high integration and low power. However, since the conventional device isolation technology mainly uses a locus process, as the design width of the semiconductor device becomes smaller, the conventional locus process reduces the bird's beak phenomenon of the semiconductor device and increases the area of the active region. At the same time, there was a problem that it is difficult to suppress punchthrough.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 반도체 소자간 분리 영역을 형성하기 위한 산화 공정시 에지 부분의 산화 비율보다 중심 부분의 두께 비율을 상대적으로 증가시킬 수 있는 로커스 공정을 실시하므로써 고집적화 반도체 소자의 분리를 달성할 수 있는 반도체 소자 분리 방법을 제공하는데 있다.An object of the present invention is to implement a locus process that can relatively increase the thickness ratio of the center portion than the oxidation ratio of the edge portion in the oxidation process for forming the isolation region between semiconductor devices in order to solve the problems of the prior art as described above. Therefore, to provide a semiconductor device separation method that can achieve the separation of highly integrated semiconductor devices.

도 1 내지 도 8은 본 발명에 따른 반도체 소자 분리 공정을 순서적으로 나타낸 반도체 소자의 수직 단면도들.1 to 8 are vertical cross-sectional views of a semiconductor device sequentially showing a semiconductor device isolation process according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

2: 실리콘 기판 4: 산화막2: silicon substrate 4: oxide film

6: 제 1 질화막 8: 포토레지스트6: first nitride film 8: photoresist

10: 제 2 질화막 12: 비정질 실리콘층10: second nitride film 12: amorphous silicon layer

12': 스페이서 14: 필드 산화막12 ': spacer 14: field oxide film

상기 목적을 달성하기 위하여 본 발명의 제조 방법은 반도체 기판 전면에 산화막 및 제 1 질화막을 순차적으로 형성하는 단계; 상기 제 1 질화막 및 산화막을 선택 식각해서 소자 분리 영역을 정의하기 위한 콘택홀을 형성하는 단계; 상기 결과물 전면에 제 2 질화막 및 비정질 실리콘층을 순차적으로 형성하는 단계; 비정질 실리콘층으로 이루어진 스페이서를 상기 결과물의 콘택홀 내측에 형성하는 단계; 상기 스페이서를 제거하는 단계; 산화 공정으로 콘택홀 내에 표면이 노출된 반도체 기판을 산화시켜 소자 분리 영역을 형성하는 단계; 및 상기 제 2 질화막, 제 1 질화막 및 산화막을 제거하는 단계로 이루어진 것을 특징으로 한다.In order to achieve the above object, the manufacturing method of the present invention comprises the steps of sequentially forming an oxide film and the first nitride film on the entire surface of the semiconductor substrate; Selectively etching the first nitride layer and the oxide layer to form a contact hole for defining an isolation region; Sequentially forming a second nitride film and an amorphous silicon layer on the entire surface of the resultant product; Forming a spacer made of an amorphous silicon layer inside a contact hole of the resultant product; Removing the spacers; Forming an isolation region by oxidizing a semiconductor substrate having a surface exposed in the contact hole by an oxidation process; And removing the second nitride film, the first nitride film, and the oxide film.

이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1 내지 도 8은 본 발명에 따른 반도체 소자 분리 공정을 순서적으로 나타낸 반도체 소자의 수직 단면도들이다.1 to 8 are vertical cross-sectional views of a semiconductor device sequentially illustrating a semiconductor device isolation process according to the present invention.

본 발명의 소자 분리 공정은 우선, 도 1에 나타난 바와 같이 실리콘 기판(2) 전면에 화학 기상 증착공정으로 산화막(4)을 증착한 다음에 저압 화학 기상 증착 공정으로 산화막(4) 전면에 제 1 질화막(6)을 증착하고, 그 위에 포토레지스트(8)를 도포한다.In the device isolation process of the present invention, first, as shown in FIG. The nitride film 6 is deposited and a photoresist 8 is applied thereon.

이어서 사진 및 식각 공정으로 포토레지스터(8)를 선택 식각해서 도 2에 나타난 바와 같이 소자 분리 영역을 정의하기 위한 패턴(8')을 형성한다.Subsequently, the photoresist 8 is selectively etched by a photo and an etching process to form a pattern 8 ′ for defining device isolation regions as shown in FIG. 2.

그 다음 도 3에 나타난 바와 같이 상기 패턴(8')에 의해 노출된 상기 질화막(6) 및 산화막(4)을 순차적으로 식각한 후에 상기 패턴(8')을 제거한다. 이로 인해 상기 결과물에는 소자 분리 영역을 정의하기 위한 콘택홀이 형성된다.3, the nitride film 6 and the oxide film 4 exposed by the pattern 8 'are sequentially etched, and then the pattern 8' is removed. As a result, contact holes are formed in the resultant to define device isolation regions.

이어서 도 4 내지 도 5에 나타난 바와 같이 상기 결과물 전면에 제 2 질화막(10)을 저압 화학 기상 증착 공정으로 증착한 후에 비정질 실리콘(12)을 그 위에 증착한다.Subsequently, as shown in FIGS. 4 to 5, the second nitride film 10 is deposited on the entire surface of the resulting product by a low pressure chemical vapor deposition process, and then amorphous silicon 12 is deposited thereon.

그리고, 도 6에 나타난 바와 같이 건식 식각 공정으로 상기 비정질 실리콘층(12)을 식각해서 상기 콘택홀 내측에 스페이서(12')를 형성한다.As shown in FIG. 6, the amorphous silicon layer 12 is etched by a dry etching process to form a spacer 12 ′ inside the contact hole.

습식 식각 공정으로 상기 스페이서(12')를 제거한 후에 도 7에 나타난 바와 같이 산화 공정으로 콘택홀에 의해 표면이 노출된 실리콘 기판(2)을 산화시켜 소자 분리 영역(14)으로서의 필드 산화막을 형성한다.After the spacer 12 ′ is removed by a wet etching process, as shown in FIG. 7, the silicon substrate 2 having the surface exposed by the contact hole is oxidized to form a field oxide film as the device isolation region 14 as shown in FIG. 7. .

이어서 식각 공정으로 상기 결과물의 제 2 질화막(10'), 제 1 질화막(6') 및 산화막(4')을 순차적으로 제거한다. 이로 인해 기판(2) 내에는 소자간 분리를 위한 필드 산화막(14)이 형성된다.Subsequently, the second nitride film 10 ', the first nitride film 6', and the oxide film 4 'of the resultant are sequentially removed by an etching process. As a result, a field oxide film 14 is formed in the substrate 2 to separate the devices.

그러므로, 상기와 같은 공정 순서에 따라 형성된 본 발명은 비정질 실리콘으로 이루어진 스페이서(12')의 형성시 하부의 질화막(10')이 함께 식각되기 때문에 이때 남겨진 상기 질화막(10')이 이후 형성될 필드 산화막(14)의 에지 부분에 스트레스를 감소하기 위한 버퍼용막으로 이용된다.Therefore, in the present invention formed according to the above process sequence, the lower nitride film 10 'is etched together when the spacer 12' made of amorphous silicon is etched together. The edge portion of the oxide film 14 is used as a buffer film for reducing stress.

본 발명은 상기와 같은 제조 공정에 따라 반도체 소자간 분리 영역을 형성하기 위한 산화 공정시 에지 부분의 산화 비율보다 중심 부분의 두께 비율이 상대적으로 증가된다. 이로 인해 본 발명은 반도체 소자의 버즈 비크 현상을 감소하며, 활성 영역의 면적을 증대하며, 동시에 펀치쓰루를 억제시킬 수 있는 소자 분리 영역을 확보하므로써 고집적화 반도체 장치를 달성하는데 큰 효과가 있다.According to the present invention, the thickness ratio of the center portion is increased more than the oxidation ratio of the edge portion in the oxidation process for forming the isolation region between the semiconductor devices. Accordingly, the present invention has a great effect in achieving a highly integrated semiconductor device by reducing the buzz beak phenomenon of the semiconductor device, increasing the area of the active area, and at the same time securing a device isolation area capable of suppressing punchthrough.

Claims

Sequentially forming an oxide film and a first nitride film over the entire semiconductor substrate;

Selectively etching the first nitride layer and the oxide layer to form a contact hole for defining an isolation region;

Sequentially forming a second nitride film and an amorphous silicon layer on the entire surface of the resultant product;

Forming a spacer made of an amorphous silicon layer inside a contact hole of the resultant product;

Removing the spacers;

Forming an isolation region by oxidizing a semiconductor substrate having a surface exposed in the contact hole by an oxidation process; And

Removing the second nitride film, the first nitride film, and the oxide film.