KR19990009763A - Thin film transistor substrate having a single film gate line and manufacturing method thereof - Google Patents
Thin film transistor substrate having a single film gate line and manufacturing method thereof Download PDFInfo
- Publication number
- KR19990009763A KR19990009763A KR1019970032261A KR19970032261A KR19990009763A KR 19990009763 A KR19990009763 A KR 19990009763A KR 1019970032261 A KR1019970032261 A KR 1019970032261A KR 19970032261 A KR19970032261 A KR 19970032261A KR 19990009763 A KR19990009763 A KR 19990009763A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- source
- thin film
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
박막 트랜지스터 기판의 게이트 패드부에서 단일막으로 된 게이트 라인 위의 게이트 절연막을 식각하고 그 식각된 부분에 소스/드레인 금속을 증착하여 장벽층의 역할을 하도록 함으로써 공정 단계를 줄이고 경사 식각이 용이하도록 하였다.In the gate pad portion of the thin film transistor substrate, the gate insulating film on the single gate line is etched, and the source / drain metal is deposited on the etched portion to serve as a barrier layer, thereby reducing the process step and making the etch easier. .
Description
이 발명은 박막 트랜지스터 액정 표시 장치(thin film transistor liquid crystal display, 이하 'TFT-LCD'라 한다)에 관한 것으로서, 보다 상세하게는 게이트 패드부의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display (hereinafter referred to as TFT-LCD), and more particularly, to a method of forming a gate pad portion.
평판 표시 장치로 널리 이용되고 있는 TFT-LCD를 제작할 때, 일반적으로 박막 트랜지스터의 게이트 라인(gate line)은 저저항 금속인 알루미늄 또는 알루미늄 합금으로 형성된다. 게이트 라인의 외부 접속을 위한 게이트 패드(pad) 부위에는 ITO(indium tin oxide)막이 게이트 라인을 덮고 있다. 이 경우에, ITO막과 알루미늄의 접촉에 의한 부식을 방지하기 위해 게이트 라인은 알루미늄을 포함하는 다층막으로 형성되어 있다.In manufacturing a TFT-LCD which is widely used as a flat panel display device, a gate line of a thin film transistor is generally formed of aluminum or an aluminum alloy, which is a low resistance metal. An indium tin oxide (ITO) film covers the gate line at a gate pad portion for external connection of the gate line. In this case, the gate line is formed of a multilayer film containing aluminum in order to prevent corrosion due to contact between the ITO film and aluminum.
다층막 구조의 게이트 라인의 제조 공정은 반드시 2회 이상의 금속 증착 공정이 요구된다. 또한 게이트 라인의 패터닝 공정에서는 추가적인 식각 공정이 요구될 수 있으며, 게이트 라인이 다층막이므로 경사 식각 조절이 곤란하다.The manufacturing process of the gate line of a multilayered film structure requires two or more metal deposition processes. In addition, an additional etching process may be required in the patterning process of the gate line, and since the gate line is a multilayer, it is difficult to control the inclined etching.
도 1에 종래의 TFT-LCD 기판의 각 부분에 대한 단면을 나타내었다. 도 1을 참조로 하여 종래의 TFT-LCD의 게이트 패드부 형성에서의 문제점을 상세히 설명한다.1 shows a cross section of each part of a conventional TFT-LCD substrate. With reference to FIG. 1, the problem in formation of the gate pad part of the conventional TFT-LCD is explained in full detail.
도 1에서와 같이 종래의 TFT-LCD는 다층막으로 된 게이트 전극 및 게이트 라인(10) 위에 게이트 절연막(20)이 형성되어 있고, 그 위에 비정질 실리콘층(30)과 n+비정질 실리콘층(40) 및 소스/드레인(source/drain) 금속층(50)이 형성되어 TFT를 이루고 있다. 소스/드레인 금속층(50) 위에 보호막(60)이 형성되어 있고 그 위에 소스/드레인 금속층(50)과 연결되는 ITO막(70)이 형성되어 있다. 게이트 패드부에는 다층막으로 된 게이트 라인(10) 위에 ITO막이 형성되어 있고, 소스/드레인 패드부에는 소스/드레인 금속층(50) 위에 ITO막이 형성되어 있다.As shown in FIG. 1, in the conventional TFT-LCD, a gate insulating film 20 is formed on a gate electrode and a gate line 10 formed of a multilayer film, and an amorphous silicon layer 30 and an n + amorphous silicon layer 40 are formed thereon. And a source / drain metal layer 50 is formed to form a TFT. A protective film 60 is formed on the source / drain metal layer 50, and an ITO film 70 connected to the source / drain metal layer 50 is formed thereon. An ITO film is formed on the gate line 10 formed of a multilayer film in the gate pad part, and an ITO film is formed on the source / drain metal layer 50 in the source / drain pad part.
이러한 구조의 TFT-LCD 제작 공정에서 게이트 패드부와 소스/드레인 패드부를 식각할 때, 게이트 패드부는 게이트 절연막(20)과 보호막(60)을 동시에 식각해야 하고 소스/드레인 패드부는 보호막(60)만을 식각해야 한다. 따라서 게이트 패드부와 소스/드레인 패드부의 식각 정도가 달라서 두 부분 모두를 경사 식각을 하기가 곤란한 문제점을 가지고 있다.When etching the gate pad portion and the source / drain pad portion in the TFT-LCD manufacturing process having such a structure, the gate pad portion should simultaneously etch the gate insulating film 20 and the protective film 60 and the source / drain pad portion only the protective film 60. It must be etched. Therefore, since the etching degree of the gate pad portion and the source / drain pad portion is different, it is difficult to incline both portions.
즉, 상기한 다층막 구조의 게이트 라인을 갖는 TFT-LCD의 제조 공정에서는 하나의 금속 라인의 형성을 위해 2회 이상의 금속 증착 공정이 요구되며, 게이트 라인의 패터닝 공정에서는 추가적인 식각 공정이 요구될 수 있다. 또한 게이트 패드부와 소스/드레인 패드부 등의 전체적인 경사 식각 조절이 곤란한 문제점을 가지고 있다.That is, in the manufacturing process of the TFT-LCD having the gate line of the multilayer structure described above, two or more metal deposition processes are required to form one metal line, and an additional etching process may be required in the gate line patterning process. . In addition, it is difficult to adjust the overall inclination etching of the gate pad portion and the source / drain pad portion.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적 게이트 패드부의 형성시에 경사 식각 조절이 용이하고 금속 증착 및 패터닝 공정 단계를 줄일 수 있는 TFT-LCD 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a TFT-LCD and a method of manufacturing the same, which are capable of easily adjusting the inclination etch at the time of forming the gate pad part and reducing the metal deposition and patterning process steps.
도 1은 종래의 박막 트랜지스터 기판의 구조를 나타내는 단면도이고,1 is a cross-sectional view showing the structure of a conventional thin film transistor substrate,
도 2는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조를 나타내는 단면도이고,2 is a cross-sectional view illustrating a structure of a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 3은 게이트 패드를 포함하는 본 발명의 실시예에 따른 TFT-LCD의 구조를 나타내는 평면도이다.3 is a plan view showing the structure of a TFT-LCD according to an embodiment of the present invention including a gate pad.
이러한 목적을 달성하기 위하여, 본 발명에 따른 TFT 기판은 게이트 라인을 단일막으로 형성하고, 게이트 패드부 위의 게이트 절연막을 소스/드레인 금속을 증착하기 전에 식각한 후 소스/드레인 금속층을 형성할 때 식각된 부분에 금속층을 함께 증착한다. 이 때 게이트 패드부 위의 게이트 절연막을 식각하기 위해 식각 장치의 전극부 또는 기판부의 마스크를 사용하여 추가적인 사진 식각 공정이 없이 식각할 수도 있다. 이와 같이 게이트 패드부 위의 게이트 절연막을 식각하고 소스/드레인 금속을 증착함으로써 소스/드레인 금속층이 게이트 패드부의 장벽 금속(barrier metal)층의 역할을 하게 된다.In order to achieve this object, the TFT substrate according to the present invention forms a gate line as a single layer, and when forming a source / drain metal layer after etching the gate insulating film on the gate pad portion before depositing the source / drain metal. A metal layer is deposited together on the etched portion. In this case, in order to etch the gate insulating film on the gate pad part, the mask may be etched without an additional photolithography process using a mask of an electrode part or a substrate part of the etching apparatus. As such, by etching the gate insulating film on the gate pad part and depositing the source / drain metal, the source / drain metal layer serves as a barrier metal layer of the gate pad part.
이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 일 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.Hereinafter, preferred embodiments of the present invention will be described. However, the following examples are only one preferred embodiment of the present invention and the present invention is not limited to the following examples.
본 발명의 실시예에 따른 TFT-LCD의 단면 구조를 도 2에 나타내었고 게이트 패드를 포함하는 평면도를 도 3에 나타내었다.A cross-sectional structure of a TFT-LCD according to an embodiment of the present invention is shown in FIG. 2 and a plan view including a gate pad is shown in FIG. 3.
도 2와 3에서와 같이 본 발명에 따른 TFT-LCD는 단일막으로 된 게이트 전극 및 게이트 라인(90)을 형성하는 게이트 금속층(11) 위에 게이트 절연막(20)이 형성되어 있고, 그 위에 비정질 실리콘층(30)과 n+비정질 실리콘층(40) 및 소스/드레인 금속층(50)과 데이터 라인(80)이 형성되어 TFT를 이루고 있다. 게이트 라인(90)과 데이터 라인(80)에 의해 개개의 화소 영역(100)이 구분된다.2 and 3, in the TFT-LCD according to the present invention, a gate insulating film 20 is formed on the gate metal layer 11 forming the gate electrode and the gate line 90 formed of a single layer, and the amorphous silicon is formed thereon. A layer 30, an n + amorphous silicon layer 40, a source / drain metal layer 50, and a data line 80 are formed to form a TFT. Each pixel region 100 is divided by the gate line 90 and the data line 80.
소스/드레인 금속층(50) 위에 보호막(60)이 형성되어 있고 그 위에 소스/드레인 금속층(50)과 연결되는 ITO막(70)이 형성되어 있다. 게이트 라인(90)을 외부로 접속하는 게이트 패드부(110)에는 단일막으로 된 게이트 금속층(11) 위에 소스/드레인 금속층(50)이 형성되어 있고 그 위에 ITO막이 형성되어 있다. 데이터 라인(80)을 외부로 접속하는 소스/드레인 패드부에는 소스/드레인 금속층(50) 위에 ITO막이 형성되어 있다.A protective film 60 is formed on the source / drain metal layer 50, and an ITO film 70 connected to the source / drain metal layer 50 is formed thereon. In the gate pad part 110 that connects the gate line 90 to the outside, a source / drain metal layer 50 is formed on the single gate metal layer 11, and an ITO film is formed thereon. An ITO film is formed on the source / drain metal layer 50 in the source / drain pad portion for connecting the data line 80 to the outside.
이러한 TFT-LCD의 제조 방법은 먼저 투명한 기판 위에 알루미늄 또는 알루미늄 합금으로 게이트 금속층(10)을 증착한 후 패터닝하여 게이트 전극 및 게이트 라인을 형성한다. 게이트 금속층(10)은 단일막으로 형성되므로 경사 식각 조절이 용이하고, 종래의 다층막 구조에서 요구되는 장벽 금속층의 증착 및 패터닝 공정 단계가 필요 없다.In the TFT-LCD manufacturing method, the gate metal layer 10 is first deposited on a transparent substrate with aluminum or an aluminum alloy, and then patterned to form a gate electrode and a gate line. Since the gate metal layer 10 is formed of a single layer, it is easy to control the inclined etching, and the process of depositing and patterning the barrier metal layer required in the conventional multilayer structure is unnecessary.
게이트 금속층(11) 위에 게이트 절연막(20), 비정질 실리콘층(30) 및 n+비정질 실리콘층(40)을 연속해서 증착한 후 비정질 실리콘층(30) 및 n+비정질 실리콘층(40)을 패터닝하여 TFT의 일부를 형성한다.The gate insulating layer 20, the amorphous silicon layer 30, and the n + amorphous silicon layer 40 are successively deposited on the gate metal layer 11, and then the amorphous silicon layer 30 and the n + amorphous silicon layer 40 are patterned. To form part of the TFT.
사진 식각 공정을 사용하여 게이트 패드부(110) 위의 게이트 절연막(20)을 식각한다. 이 경우에 건식 식각을 위한 식각 장치의 전극부 또는 기판부를 마스크(mask)로 사용하여 추가적인 사진 식각 공정없이 게이트 패드부(110) 위의 게이트 절연막(20)을 식각할 수도 있다.The gate insulating layer 20 on the gate pad part 110 is etched using a photolithography process. In this case, the gate insulating film 20 on the gate pad part 110 may be etched without using an additional photolithography process by using an electrode part or a substrate part of the etching apparatus for dry etching as a mask.
다음으로 소스/드레인 금속(50)을 증착하고 패터닝하여 TFT를 형성한다. 이 때 게이트 패드부(110) 위에 소스/드레인 금속층(50)이 형성된다. 상기 금속층(50)이 상기한 장벽 금속층의 역할을 하게 된다. 결국 종래의 제조 공정에서의 게이트 장벽 긍속층 형성 공정 대신에 식각 공정이 추가된다.Next, the source / drain metal 50 is deposited and patterned to form a TFT. In this case, a source / drain metal layer 50 is formed on the gate pad part 110. The metal layer 50 serves as the barrier metal layer. As a result, an etching process is added instead of the gate barrier layer forming process in the conventional manufacturing process.
다음으로 보호막(60)을 증착한 후 패터닝한다. 이 때 종래와는 달리 게이트 패드부(110)와 소스/드레인 패드부 모두 보호막(60)만을 식각하면 되기 때문에 식각 정도를 동일하게 하여 게이트 패드부(110)와 소스/드레인 패드부의 보호막(60) 형성 구조를 동일하게 할 수 있다. 즉 경사 식각 조절이 용이하다.Next, the protective film 60 is deposited and then patterned. In this case, unlike the related art, since only the passivation layer 60 may be etched in both the gate pad part 110 and the source / drain pad part, the gate layer part 110 and the source / drain pad part passivation layer 60 may be made to have the same etching degree. The formation structure can be made the same. That is, it is easy to adjust the inclination etching.
보호막(60) 위에 화소 전극용 ITO막(70)을 증착하고 패터닝한다. ITO막(70)과 게이트 금속층(11)은 소스/드레인 금속층(50)에 의해 분리되므로 접촉에 의한 부식의 문제를 해결할 수 있다.The ITO film 70 for pixel electrodes is deposited and patterned on the passivation film 60. Since the ITO film 70 and the gate metal layer 11 are separated by the source / drain metal layer 50, the problem of corrosion due to contact can be solved.
상기한 바와 같이, 본 발명에 따른 TFT-LCD에서는 게이트 금속층을 단일막으로 형성하여 제조 공정의 단계를 줄일 수 있고, 경사 식각 조절이 용이하다. 또한 게이트 패드부 위에 게이트 절연막을 소스/드레인 금속의 증착 전에 식각하고 그 위에 소스/드레인 금속을 덮음으로써 ITO막과 게이트 금속의 접촉에 의한 부식의 문제를 해결할 수 있다.As described above, in the TFT-LCD according to the present invention, the gate metal layer may be formed as a single layer to reduce the steps of the manufacturing process, and the inclination etching may be easily controlled. In addition, the gate insulating layer may be etched before the deposition of the source / drain metal and the source / drain metal may be covered on the gate pad to solve the problem of corrosion due to contact between the ITO film and the gate metal.
비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 게시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.Although the invention has been described with reference to the most practical and preferred embodiments, the invention is not limited to the embodiments disclosed above, but also includes various modifications and equivalents falling within the scope of the following claims.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970032261A KR100471765B1 (en) | 1997-07-11 | 1997-07-11 | Thin film transistor substrate with single film gate line and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970032261A KR100471765B1 (en) | 1997-07-11 | 1997-07-11 | Thin film transistor substrate with single film gate line and manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990009763A true KR19990009763A (en) | 1999-02-05 |
| KR100471765B1 KR100471765B1 (en) | 2005-07-18 |
Family
ID=37303563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970032261A Expired - Fee Related KR100471765B1 (en) | 1997-07-11 | 1997-07-11 | Thin film transistor substrate with single film gate line and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100471765B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101293561B1 (en) * | 2006-10-11 | 2013-08-06 | 삼성디스플레이 주식회사 | Thin film transistor panel and manufacturing method thereof |
| US10211240B2 (en) | 2008-10-22 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06160905A (en) * | 1992-11-26 | 1994-06-07 | Sanyo Electric Co Ltd | Liquid crystal display device and its production |
| KR960000671A (en) * | 1994-06-16 | 1996-01-25 | 전성원 | Rear wheel control system of anti-lock brake system and its method |
| JPH07183539A (en) * | 1994-06-16 | 1995-07-21 | Seikosha Co Ltd | Manufacture of thin film transistor array device |
| JPH08122819A (en) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | Liquid crystal display device and manufacturing method thereof |
| JP2780673B2 (en) * | 1995-06-13 | 1998-07-30 | 日本電気株式会社 | Active matrix type liquid crystal display device and manufacturing method thereof |
| KR100235594B1 (en) * | 1997-02-13 | 1999-12-15 | 구본준 | Liquid crystal display and method for manufacturing the same |
| KR100307385B1 (en) * | 1997-03-05 | 2001-12-15 | 구본준, 론 위라하디락사 | Structure of lcd and manufacturing method of lcd |
-
1997
- 1997-07-11 KR KR1019970032261A patent/KR100471765B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101293561B1 (en) * | 2006-10-11 | 2013-08-06 | 삼성디스플레이 주식회사 | Thin film transistor panel and manufacturing method thereof |
| US10211240B2 (en) | 2008-10-22 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100471765B1 (en) | 2005-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958205A (en) | Thin film transistor array and method of manufacturing the same | |
| JP3717078B2 (en) | Method for manufacturing liquid crystal display device and liquid crystal display device | |
| EP0338766B1 (en) | Method of fabricating an active matrix substrate | |
| US6339230B1 (en) | Method for manufacturing a liquid crystal display | |
| US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP2005242372A (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| JPH04163528A (en) | Active matrix display | |
| JP2000284326A (en) | Liquid crystal display device and manufacturing method thereof | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| US5831692A (en) | Stacked capacitor structures for liquid crystal displays and related methods | |
| JP3053848B2 (en) | Active matrix substrate | |
| US6376288B1 (en) | Method of forming thin film transistors for use in a liquid crystal display | |
| JP2002040479A (en) | Method for manufacturing tft array substrate of liquid crystal display device | |
| US20060154397A1 (en) | Method for manufacturing a display device and method for forming a pattern | |
| JPH11352515A (en) | Liquid crystal display device and its production | |
| KR20020080559A (en) | Thin film transistor array panel and method manufacturing the same | |
| KR20010010117A (en) | Manufacturing method of a thin film transistor array panel for liquid crystal display | |
| KR100471765B1 (en) | Thin film transistor substrate with single film gate line and manufacturing method | |
| KR19980025840A (en) | Manufacturing Method of Liquid Crystal Display | |
| KR0161466B1 (en) | Manufacturing method of liquid crystal display device | |
| KR100663288B1 (en) | Manufacturing method of thin film transistor liquid crystal display device | |
| KR100205867B1 (en) | Active matrix substrate and its fabrication method | |
| KR100330097B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
| JPH0568708B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970711 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20020711 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19970711 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20040525 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050118 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050203 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050204 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080128 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090202 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100114 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110114 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120116 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130115 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130115 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140129 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150130 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20171114 |