[go: up one dir, main page]

KR19990003394A - 싱크패턴 검출기 - Google Patents

싱크패턴 검출기 Download PDF

Info

Publication number
KR19990003394A
KR19990003394A KR1019970027259A KR19970027259A KR19990003394A KR 19990003394 A KR19990003394 A KR 19990003394A KR 1019970027259 A KR1019970027259 A KR 1019970027259A KR 19970027259 A KR19970027259 A KR 19970027259A KR 19990003394 A KR19990003394 A KR 19990003394A
Authority
KR
South Korea
Prior art keywords
comparator
sync pattern
correlator
output
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019970027259A
Other languages
English (en)
Other versions
KR100253809B1 (ko
Inventor
박용철
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970027259A priority Critical patent/KR100253809B1/ko
Publication of KR19990003394A publication Critical patent/KR19990003394A/ko
Application granted granted Critical
Publication of KR100253809B1 publication Critical patent/KR100253809B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G11B20/182—Testing using test patterns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B2020/1476—Synchronisation patterns; Coping with defects thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 싱크 패턴에 발생한 B개의 비트 슬립핑에 대응하기 위해 현재의 상관기 출력과 (B-1)개의 과거 상관기 출력을 비교부에 입력시켜 정확한 싱크패턴 신호를 검출할수 있는 싱크패턴 검출기에 관한 것이다.
본 발명의 싱크패턴 검출기는, 입력신호 비트 스트림과 싱크패턴 비트 스트림의 동일한 비트를 각각 비교하기 위한 비트 스트림 비교기와, 비트 스트림 비교기에 접속되어 입력신호 데이터와 싱크패턴 데이터의 상관관계를 추출하기 위한 상관기와, 상관기로부터 출력되는 이전의 상관값들을 저장하기 위한 메모리부와, 상관기의 출력값 및 메모리부에 저장된 적어도 하나 이상의 이전의 상관기 출력값을 서로 다른 값으로 설정된 두 개의 임계값과 비교하여 싱크패턴 신호를 발생시키는 비교부를 구비한다.

Description

싱크패턴 검출기
본 발명은 데이터 기록매체에서의 데이터 재생에 관한 것으로, 특히 싱크패턴을 올바르게 추출할 수 있는 싱크패턴 검출기에 관한 것이다.
통상적으로, 비디오 또는 오디오의 데이터들은 바이트(Byte; 즉, 1 바이트는 8비트) 또는 워드(즉, 16비트)와 같이 병렬(Parallel)형식을 취하지만 디스크(Disc), 테이프(Tape)와 같은 저장매체에 기록될 때는 직렬(Serial)형식의 비트(Bit)단위로 기록된다. 따라서 재생시 기록된 데이터를 읽어내어 원래의 형태로 복원하기 위해 미리 정해진 싱트패턴 신호를 데이터에 일정한 주기로 기록하고 이 신호를 기준으로 병렬 데이터를 형성 시킨다. 이와 같이 재생시 입력신호에서 싱크패턴을 추출하고 이를 기준으로 병렬 데이터를 형성 시키는 회로를 싱크패턴 검출기라고 한다. 또한 도 1의 싱크패턴 검출기는 미국 특허 4,453,260호에서 제공하고 있으며, 도 2의 직렬 싱크패턴 검출회로는 미국 특허 5,148,453호에서 제공하고 있으며, 도 3의 병렬 싱크패턴 검출회로는 미국 특허 4,879,753호에서 제공하고 있다. 그러나, 종래의 기술에 따른 싱크패턴 검출기에서는 입력 싱크패턴에 비트 슬립핑(Bit Slipping)이 발생할 경우에는 1 비트의 비트 슬립핑에 대해서도 적절하게 싱크패턴을 추출할 수 없는 문제점이 있다.
도1 내지 도 3을 참조하여 종래 기술에따른 싱크패턴 검출기에 대해서 설명하고자 한다.
도 1은 종래의 기술에 따른 싱크패턴 검출기의 블록도를 나타내는 도면으로써, 도 1의 구성에서 종래 기술에 따른 싱크패턴 검출기는, 싱크신호를 출력하는 게이트(4)와, 게이트(4)에 접속되어 입력신호와 싱크패턴을 비교하기 위한 싱크신호 검출부(2)와, 게이트(4)와 윈도우 발생기(8) 사이에 접속되어 싱크신호가 나타나는 주기n을 카운터 하고 싱크신호가 없을 경우 의사싱크 신호(Pseudo-sync Signal)를 발생 시키기 위한 1/n) 분주기(6)를 구비한다. 싱크신호 검출부(2)에서는 입력되는 신호와 싱크패턴을 비교하며, 싱크신호가 발생한 경우에 게이트(4)는 싱크패턴 신호를 1/n 분주기(6)와 카운터부(12)로 전송하며 이로 인해 1/n 분주기(6)와 카운터부(12)는 리셋(Reset) 된다. 한편, 싱크신호가 발생하지 않을 경우에 1/n 분주기(6)에서는 의사싱크 신호를 발생시킨다.
또한, 1/n 분주기(6)와 셀렉터부(10) 사이에 접속되어 입력신호에 비트 슬립핑이 발생한 경우에 주기n을 중심으로 싱크서치(Sync Search)구간을 알려주기 위한 윈도우 발생기(8)와, 게이트(4)와 셀렉터부(10) 사이에 접속되어 윈도우 구간동안 싱크가 발생하지 않을 경우 이를 카운터 하기 위한 카운터부(12)와, 윈도우 발생기(8)와 게이트(4) 사이에 접속되어 정상적인 윈도우 발생구간과 카운터가 일정 값에 이른 경우 윈도우를 오픈 하기 위한 셀렉터(Selector)부(10)를 구비한다. 싱크신호가 발생하지 않을 경우 카운터부(12)에서는 이를 카운터하며, 입력신호에 비트 슬립핑이 발생한 경우 윈도우 발생기(8)에서는 싱크서치 구간을 셀렉터부(10)에 알려주게 된다. 카운터부(12)에서의 카운터값이 일정값에 도달하면 셀렉터(10)에서는 게이트로 의사싱크 신호를 전송하여 싱크신호를 발생시켜 1/n 분주기(6)와 카운터(12)를 리셋시켜, 비트 슬립핑이 발생된 이후의 비트들에 대해서 싱크패턴을 검출하게 된다.
또한, 도 2는 종래 기술에 따른 직렬 싱크패턴 검출기의 블록도로서, 도 1의 싱크패턴 검출기의 일례이다. 도 2의 구성에서 종개 기술에 따른 직렬 싱크패턴 검출기는, 입력신호의 비트 스트림부(14)와, 싱크패턴 비트 스크림부(16)와, 입력신호와 싱크패턴의 상관관계를 비교하기 위한 상관기(18)를 구비한다. 직렬로 인가된 입력 신호의 스트림은 싱크패턴과 비교되어지며 상관기(18)에서는 상호 동일한 디지트의 경우 1을 가지며, 상호 다른 비지트의 경우 0을 가지게 되어 상기 1을 가진 비트수를 가산기(20)에서 가산하게 되어 가산된 수의값과 임계값(Threshold)에서 설정된 값을 비교기(22)에서 비교하여 임계값과 동일하거나 큰 경우에 싱크패턴 검출신호를 출력하게 한다. 한편, 1비트의 비트 슬립핑이 발생한 경우의 싱크패턴의 검출과정을 살펴보기 위해 예를 들어 설명 하기로 한다. 싱크패턴은 (10010100)의 8비트로 되어있고 입력신호는 6번째 비트가 슬림핑 되어 (1010100x)가 입력된다고 가정하면, ① 내지 ①④의 과정은 상관기(18)에서 입력신호와 싱크패턴의 상관관계를 비교하여 수행하게 된다.
여기에서, x는 0 또는 1의 값을 갖는 임의의 수 이고 xn은 n번째 과정에서 1을 가지는 비트의 합을 의미한다.
ⓛ 단계에서 싱크패턴은 (10010100)의 8비트로 되어있고 입력신호는 6번째 비트가 슬립핑 된(1010100x)가 1비트씩 왼쪽으로 자리이동하므로(xxxxxxx1)이 입력되며, 상기 입력신호와 싱크패턴의 상관도를 비교하게 된다. 예를들면, 입력신호와 싱크패턴이 상호 동일한 디지트의 경우 1을 가지며, 상호 다른 디지트의 경우0을 가지게 되며 상기 1을 가진 비트수가 상관기 출력에 나타나므로 상관기 출력은 0+x1이 된다.
②단계에서 입력신호는 1비트씩 왼쪽으로 자리이동을 하므로(xxxxxx10)이 입력되며, 상관기 출력은 1+x2이 된다. ③단계 내지 ①④단계도 상기와 동일한 방법으로 상관기 출력을 얻을수 있으나 실제 싱크패턴의 발생위치인 ⑧단계에서 싱크패턴 신호를 추출할 수가 없게 된다. 즉,x8은 1또는 0의 값중 하나의 값을 가지게 되며, 8단계에서 상관기 출력값은 x8은 0의 값을 가질 경우 3이 되고, x8은 1의 값을 가질경우 4가 된다. 이값은 문턱치(일반적으로 싱크패턴 비트수인 8에서 한 개 또는 두개의 에러를 고려하여 7또는 6이됨) 보다 더 작은 값이 되므로 싱크패턴을 추출할수 없게된다.
상기와 같이 싱크패턴의 비트 슬립핑이 발생할 경우에 현재 상관기 출력만으로는 정확하게 싱크패턴 신호를 검출할 수 없게 되며 이로인해서 정확한 데이터 재생이 곤란해 지는 문제점을 가지고 있다.
그리고, 도 3은 종래 기술에 따른 병렬 싱크패턴 검출기의 논리 회로도로서, 도 3의 구성에서 종래 기술에 따른 병렬 싱크패턴 검출기는, 24 비트의 데이터 8비트씩 클럭신호에 따라 지연하면서 전송하기 위한 제1 및 제2지연 플립플롭(24a,24b)를 구비한다. 입력신호는 지연 플립플롭에 가해지는 클럭에 의해 n-1,n,n+1의 시간적인 순차에 의해 8비트씩 3개의 바이트를 형성하게 된다.
그리고, 상기 제1 및 제2 플립플롭(24a,24b)과 접속되어 16비트씩의 신호의 부정 논리곱을 구하기 위한 제1 내지 제8 부정논리곱소자(26a 내지 26h)를 구비한다. 싱크패턴 신호의 발생 위치를 알기 위해 비트7 에서 비트0의 8가지 경우에 대해서 패턴매칭(Pattern Marching)이 되도록 16비트씩 8개의 워드를 형성하고 각각의 워드에는 제1 내지 제8 부정 논리곱소자(26a 내지 26h)를 접속시킨다.
또한, 상기 제1 내지 제8 부정 논리곱소자(26a 내지 26h)와 접속되어 싱크패턴 신호의 발생위치를 나타내기 위한 인코더(28)와, 상기 인코더와 접속되어 싱크가 발생한 위치정보를 래치하기 위한 제3 지연 플립플롭(24c)를 구비한다. 상기 인코더(28)에서는 논리곱소자(26)에서 전송된 1의 개수를 가산하고 임계값과 가산값을 비교하여 가산값이 임계값 보다 크거나 같은 경우에 싱크패턴 신호의 발생 위치를 나타낸다. 그리고, 제3 지연 플립플롭(24c)에서는 싱크가 발생한 입력신호의 비트 위치정보(즉, Syncloc,1,2)를 발생 시킨다.
상술한 바와 같이 종래 기술에 따른 싱크패턴 검출회로는 싱크 패턴에 비트 슬립핑이 발생할 경우에는 현재의 상관기 출력으로만 싱크패턴을 검출하므로 정확한 싱크패턴 검출이 곤란하며, 이로인해 정확한 데이터의 재생이 어려워지는 큰 문제점을 가지고 있다.
따라서, 본 발명의 목적은 싱크 패턴에 발생한 B개의 비트 슬립핑에 대응하기 위해 현재의 상관기 출력과 (B-1)개의 과거 상관기 출력을 비교부에 입력시켜 정확한 싱크패턴 신호를 검출할 수 있는 싱키패턴 검출기를 제공하는 데 있다.
도 1은 종래 기술에 따른 싱크패턴 검출기의 블록도.
도 2는 종래 기술에 따른 직렬 싱크패턴 검출기의 블록도.
도 3은 종래 기술에 따른 패러널 싱크패턴 검출기의 논리 회로도.
도 4는 본 발명에 따른 싱크패턴 검출기의 블록도.
도 5는 도 4의 상관기의 상세 블록도.
도 6은 도 4의 비교기의 상세 블록도.
* 도면의 주요 부분에 대한 부호의 설명
2 : 싱크신호 검출기, 4 : 게이트, 6 : 분주기, 8 : 윈도우 발생기, 10 : 셀렉터, 12,40 : 카운터, 14,30 : 직렬 비트 스트림, 16,32 : 싱크패턴 비트 스트림, 18,34 : 상관기, 20,44 : 가산기, 22,38,42 : 비교기, 24,36 : 메모리부, 26 : 부정 논리곱 소자, 28 : 인코더, 46 : 부정 논리합 소자, 48 : 비트 스트림 비교기
상기 목적을 달성하기 위하여 본 발명의 싱크패턴 검출기는, 입력신호 비트 스트림과 싱크패턴 비트 스트림의 동일한 비트를 각각 비교하기 위한 비트 스트림 비교기와, 비트 스트림 비교기에 접속되어 입력신호 데이터와 싱크패턴 데이커의 상관관계를 추출하기 위한 상관기와, 상관기로부터 출력되는 이전의 상관값들을 저장하기 위한 메모리부와, 상관기의 출력값 및 메모리부에 저장된 적어도 하나 이상의 이전의 상관기 출력값을 서로 다른 값으로 설정된 두 개의 임계값과 비교하여 싱크패턴 신호를 발생시키는 비교부를 구비한다.
상기 목적외엔 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도4 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.
도 4는 본 발명에 따른 싱크패턴 검출기의 블록도를 나타내는 도면으로써, 도 4의 구성에서 본 발명에 따른 싱크패턴 검출기는, m개의 크기를 갖는 입력신호 비트스트림 영역(30)과, m개의 크기를 갖는 싱크패턴 비트스트림 영역(32)과, 상기 입력신호 영역과 싱크패턴 영역 사이에 접속되어 비트 스트림을 비교하기 위한 비트 스트림 비교기(48)를 구비한다. 비트 스트림 비교기(48)에서는 각각의 입력신호 비트와 싱크패턴 비트를 매칭(Matching)하여 동일한 경우에는 1을 발생 시키고, 서로 상이한 경우에는 0을 발생 시킨다.
그리고, 상기 비트 스트림 비교기(48)와 비교부(38) 사이에 접속되어 입력신호와 싱크패턴의 상관관계를 추출하기 위한 상관기(34)와, 상기 상관기의 출력 및 메모리부(36)에 저장된 (b-1)개의 과거 상관기 출력값과 임계값을 비교하여 상관기의 출력이 임계값과 크거나 같은 경우 싱크패턴 신호를 발생시키는 비교부(38)를 구비한다. 상기 상관기(34)는 비트 스트림 비교기(48)에서 발생된 1의 신호중 연속된 1의 신호를 갖는 비트의 갯수를 카운터하며, 그중에서 최대값을 비교부(38)로 출력한다. 또한, 비교부(38)는 상관기(34)의 출력 및 메모리부(36)에 저장된 (b-1)개의 과거 상관기 출력값과 자신의 임계값을 비교하여 상관기의 출력값이 임계값 보다 크거나 같은 경우에는 싱크패턴 신호를 출력한다. 그리고, 초기 임계값이 M인 경우에 입력 데이터에 T개의 에러가 발생한 경우를 싱크패턴 신호로 추정할 경우에 임계값을 M-T로 정할수도 있다.
또한, 상기 상관기(34)와 비교부(38) 사이에 접속되어 (b-1)개의 상관기 출력을 보유하는 메모리부(36)를 구비한다. 메모리부(36)는 b개의 비트 슬립핑에 대응하기 위해 현재의 상관기 출력과 (b-1)개의 과거 상관기 출력을 이용하기 위해 b-1개의 지연 플립플롭으로 구성할수 있으며, 클럭신호에 의해 순차적으로 지연된 데이터를 보유한다.
그리고, 도 5는 도 4의 상관기의 상세 블록도로써, 도 5의 구성에서 상관기는, 비트 스트림 비교기(48)에서 출려되는 1의 신호중 연속된 1의 갯수를 카운터 하기 위한 카운터부(40)를 구비한다. 카운터부(40)는 연속된 1의 개수를 카운터 하여 비교기(42)로 출력시킨다.
또한, 상기 카운터부(40)와 지연 플립플롭(36a) 사이에 접속되어 자신의 출력값을 임계값으로 이용하는 비교기(42)와, 상기 비교기(42)에 접속되어 출력값중 최대값을 출력하기 위한 지연 플립플롭(36a)을 구비한다. 비교기(42)에서는 전 단계의 카운터값중 최대값을 지연 플립플롭(36a)에 저장한후 클럭신호가 인가되면 지연 플립플롭(36a)저장된 최대값이 비교기(42)의 임계값으로 이용된다. 이때, 비교기(42)의 출력값이 임계값보다 큰값이 입력될 경우 그 값이 지연 플립플롭(36a)에 저장되며 상기의 최대값이 도 4의 비교부(38)로 출력된다.
또한, 도 6은 도 4의 비교기의 구조를 나타낸 논리도로써, 도 6의 구성에서 비교기는, 상기 상관기(34)의 출력값과 제1 임계값을 비교하기 위한 제1 비교기(42a)와, 상기 상관기(34)의 출력값과 (b-1)개의 과거 상관기 출력값을 가산하는 가산기(44)와, 상기 가산기(44)의 출력값과 제2 임계값을 비교하기 위한 제2 비교기(42b)를 구비한다. 제1 비교기에서는 현재의 상관기의 출력값과 허용 에러비트를 고려한 제1 임계값을 비교하여 출력값이 제1 임계값 보다 큰 경우에는 제1 비교기에서 신호를 출력하고, 상관기의 출력값이 제1 임계값보다 작은 경우에는 상관기의 출력값과 (b-1)개의 과거 상관기 출력값을 가산하여 상기 가산된 값이 제2 임계값 보다 큰 경우에 제2 비교기에서 신호를 출력한다.
또한, 상기 제1 및 제2 비교기(42a,42b)와 접속되어 상기 비교기(42)의 논리상태에 따라 싱크패턴 신호를 출력하기 위한 부정 논리합 소자(46)을 구비한다. 부정 논리합 소자에서는 제1 및 제2 비교기의 논리값이 둘다 0이 아닌 경우에 로우(Low)논리값을 갖는 싱크패턴 신호를 출력한다.
한편, 본 발명에 따른 싱크 패턴 검출기에서 1비트의 비트 슬립핑이 발생한 경우의 싱크패턴의 검출과정을 살펴보기 위해 예를들어 설명 하기로 한다. 싱크패턴은 (10010100)의 8비트로 되어있고 입력신호는 6번쟤 비트가 슬립핑 되어 (1010100x)가 입력된다고 가정하면, ① 내지 ①④의 과정은 비트 스트립 비교기(48)와 상관기(34)에서 입력신호와 싱크패턴의 상관관계를 비교하여 수행하게 된다.
여기에서, x는 0또는 1의 값을 갖는 임의의 수 이고 xn은 n번째 과정에서 연속된 1을 가지는 카운터값을 의미하며, Max(N,xn)는 N과 xn중에서 큰값을 취한다는 의미이다.
① 단계에서 싱크패턴은 (10010100)의 8비트로 되어있고 입력신호는 6번째 비트가 슬립핑 된(1010100x)가 1비트씩 왼쪽으로 자리이동하므로 (xxxxxxx1)이 입력되며, 상기 입력신호와 싱크패턴 데이터를 비트 스트림 비교기(48)에서 비교하게 된다. 예를들면, 입력신호와 싱크패턴이 상호 동일한 디지트의 경우 1을 가지며, 상호 다른 디지트의 경우 0을 가지게 되며 상기 1을 가진 비트수가 비트 스트림 비교기(48)의 출력에 나타나므로 비트 스트림 비교기(48)의 출력은 Max(0,x1)=x1이 된다. ②단계에서 입력신호는 1비트씩 왼쪽으로 자리이동을 하므로 (xxxxxx10)이 입력되며, 비트 스트림 비교기(48)의 출력은 Max(1,x2)=1+x2가 된다. ③단계 내지 ①④단계도 상기와 동일한 방법을 수행하여 비트 스트림 비교기(48)의 출력을 카운터부(40)에서 연속된 1의 개수를 카운터 하여 비교기(42)로 출력시킨다. 또한, 비교부(38)는 상관기(34)의 출력및 메모리부(36)에 저장된 과거 상관기의 출력값을 자신의 임계값과 비교하여 상관기(34)의 출력값이 임계값 보다 크거나 같은 경우에는 싱크패턴 신호를 출력한다. 그리고, 본 발명의 싱크패턴 검출기의 파라미터를 살펴보면, M은 싱크패턴의 비트수를 나타내고, T는 허용 에러 비트수를 의미하며, B는 허용 슬립핑 비트수를 나타낸다. 또한, 본 발명의 싱크패턴 검출기는 상관기(34)의 출력값 및 메모리부(36)에 저장된 (b-1)개의 과거 상관기 출력값을 비교부(38)에 입력시켜 싱크패턴 신호를 검출함으로써 비트 슬립핑이 발생하더라도 정확한 싱크패턴 신호를 검출할 수가 있다.
상술한 바와같이, 본 발명의 싱크패턴 검출기는, 싱크 패턴에 발생한 B개의 비트의 비트 슬립핑에 대응하기 위해 현재의 상관기 출려과 (B-1)개의 과거 상관기 출력을 비교기에 입력시켜 정확한 싱크패턴 신호를 검출할 수 있으며, 이로인해 정보의 재생을 정확하게 할 수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특히 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (4)

  1. M개의 입력신호 비트 스트림과 M개의 싱크패턴 비트 스트림을 클럭신호에 따라 순차적으로 처리하여 싱크패턴 신호를 검출하는 싱크패턴 검출기에 있어서,
    상기 입력신호 비트 스트림과 싱크패턴 비트 스트림의 동일한 비트를 각각 비교하기 위한 비트 스트림 비교기와;
    상기 비트 스트림 비교기에 접속되어 입력신호 데이터와 싱크패턴 데이터의 상관관계를 추출하기 위한 상관기와;
    상기 상관기로 부터 출력되는 이전의 상관값들을 저장하기 위한 메모리부와;
    상기 상관기의 출력값 및 메모리부에 저장된 적어도 하나 이상의 이전의 상관기 출력값을 서로 다른 값으로 설정된 두 개의 입계값과 비교하여 싱크패턴 신호를 발생시키는 비교부를 구비하는 것을 특징으로 하는 싱크패턴 검출기.
  2. 제 1항에 있어서,
    상기 비트 스트림 비교기가,
    입력신호 비트의 데이터와 싱크패턴 비트의 데이터가 상호 동일한 디지트의 경우 1을 출력하며, 상호 다른 디지트의 경우 0을 출력하는 것을 특징으로 하는 싱크패턴 검출기.
  3. 제 1항에 있어서,
    상기 상관기가,
    상기 비트 스트림 비교기에서 출력되는 1의 신호중 연속된 1의 갯수를 카운터 하기 위한 카운터부와;
    상기 카운터부에 접속되어 자신의 출력값을 임계값으로 이용하는 비교기와,
    상기 비교기에 접속되어 출력값중 최대값을 출력하기 위한 지연 플림플롭을 추가로 구비하는 것을 특징으로 하는 싱크패턴 검출기.
  4. 제 1항에 있어서,
    상기 비교부가,
    상기 상관기의 출력값과 자신의 제1 임계값을 비교하기 위한 제1 비교기와;
    상기 상관기의 출력값과 적어도 하나 이상의 이전의 상관기 출력값을 가산하는 가산기와;
    상기 가산기의 출력값과 자신의 제2 임계값을 비교하기 위한 제2 비교기와;
    상기 제1 비교기 및 제2 비교기에 접속되어 상기 제1 및 제2 비교기의 논리상태에 따
    라 싱크패턴 신호를 출력하기 위한 부정 논리합 소자을 추가로 구비하는 것을 특징으로 하는 싱크패턴 검출기.
KR1019970027259A 1997-06-25 1997-06-25 싱크패턴 검출기 Expired - Fee Related KR100253809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027259A KR100253809B1 (ko) 1997-06-25 1997-06-25 싱크패턴 검출기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027259A KR100253809B1 (ko) 1997-06-25 1997-06-25 싱크패턴 검출기

Publications (2)

Publication Number Publication Date
KR19990003394A true KR19990003394A (ko) 1999-01-15
KR100253809B1 KR100253809B1 (ko) 2000-04-15

Family

ID=19511155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027259A Expired - Fee Related KR100253809B1 (ko) 1997-06-25 1997-06-25 싱크패턴 검출기

Country Status (1)

Country Link
KR (1) KR100253809B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101594833B1 (ko) 2014-05-08 2016-02-17 국방과학연구소 데이터의 주기성을 이용한 동기 패턴 검출장치 및 방법
KR102766074B1 (ko) 2023-07-26 2025-02-13 (주) 락토메이슨 단백질 분해능이 우수한 김치유래 락티플란티바실러스 플란타룸 lm1001 균주를 유효성분으로 포함하는 조성물

Also Published As

Publication number Publication date
KR100253809B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
JPS6226103B2 (ko)
US6272194B1 (en) Synchronous signal detecting circuit, method, and information storage medium
US6819224B2 (en) Apparatus and method for detecting a predetermined pattern of bits in a bitstream
US4747116A (en) Sync signal detecting device
US5612979A (en) Synchronous circuit
US5274569A (en) Dual sense non-differencing digital peak detector
US4766602A (en) Synchronizing signal decoding
US6977973B1 (en) System and method for decoding manchester data
JPS5923647A (ja) 直列デ−タ信号の変換方法および変換回路
US5625505A (en) Method of and apparatus for regenerating partial-response record signal
KR19990003394A (ko) 싱크패턴 검출기
US5696867A (en) Apparatus in digital video tape recorder for detecting a sync signal in digital data
US5295163A (en) Synchronization method for a run length-limited (1,7)-code, and circuit arrangement for said method
US7251759B2 (en) Method and apparatus to compare pointers associated with asynchronous clock domains
JPH06162669A (ja) 同期符号抽出回路
JPS5933611A (ja) 同期信号の生成および検出回路
US7010067B2 (en) Methods and apparatus for feature recognition time shift correlation
JP3697809B2 (ja) 信号検出回路
US6288657B1 (en) Encoding apparatus and method, decoding apparatus and method, and distribution media
US5936922A (en) Method and apparatus for sampling a synchronous pattern from data including an error using a random synchronous signal
KR100239914B1 (ko) 동기 패턴 추출 방법 및 이를 수행하기 위한 동기 패턴 추출 장치
KR0162222B1 (ko) 의사동기신호 제거장치
JP2998163B2 (ja) 受信制御回路
JPS63312754A (ja) エラ−発生回路
JP3516652B2 (ja) 多ビット信号の同期化方法とその回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970625

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970625

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990831

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020927

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031229

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041221

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20051201

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20051201

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20071210