KR19980081060A - 급경사의 에지를 갖는 입력 신호용 입력 증폭기 - Google Patents
급경사의 에지를 갖는 입력 신호용 입력 증폭기 Download PDFInfo
- Publication number
- KR19980081060A KR19980081060A KR1019980011758A KR19980011758A KR19980081060A KR 19980081060 A KR19980081060 A KR 19980081060A KR 1019980011758 A KR1019980011758 A KR 1019980011758A KR 19980011758 A KR19980011758 A KR 19980011758A KR 19980081060 A KR19980081060 A KR 19980081060A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- transistor
- amplifier
- terminal
- input signal
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101001038535 Pelodiscus sinensis Lysozyme C Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은, 소스 또는 드레인이 출력단과 접속된 단자(QN)에 인가되는 MOS-트랜지스터(7)를 포함하는, 급경사의 에지를 갖는 입력 신호용 입력 증폭기에 관한 것이다. 출력 신호의 피드백이 상기 입력 신호에 의해 MOS-트랜지스터(7)가 차단되는 것을 저지함으로써, 상기 입력 신호가 인가되자마자 단자(QN)는 작동 전압(VCC) 레벨로 상승된다.
Description
본 발명은, 출력과 접속된 전극을 갖는 적어도 하나의 트랜지스터를 포함하고, 급경사의 에지를 갖는 입력 신호용 입력 증폭기에 관한 것이다.
CMOS-트랜지스터는 비교적 오래 전부터 공지되었고 여러 가지의 스위칭 목적을 위해 사용되어 왔다. 따라서, 서문에 언급된 방식의 입력 증폭기는 예컨대 전문 서적 CMOS-Analog Circuit Design of P.E. Allen and D.R. Holberg, Page 381에 기술되어 있다.
도 2는 N-채널-MOS-트랜지스터(2, 3) 및 P-채널-MOS-트랜지스터(6, 7)를 갖는 차동 증폭기(1), P-채널-MOS-트랜지스터(9) 및 N-채널-MOS-트랜지스터(10)로 이루어진 공지된 입력 증폭기를 보여준다. 트랜지스터(9, 10)의 게이트 및 차동 증폭기(1)의 입력(IN)은 입력 신호(XIN)가 인가되는 입력 단자(5)와 접속되는 한편, 트랜지스터(9)의 소스-드레인 구간은 작동 전압(VCC)용 단자(8)와 접속된다. 차동 증폭기(1)는 또한 기준 전압(XREF)을 공급받고, 출력 신호(OUT)를 송출하기 위한 출력 단자(20)와 접속된다.
공지된 상기 입력 증폭기의 사용예는 예컨대 LVTTL-회로(LVTTL = Low Voltage-Transistor-Transistor-Logik) 및 SSTL-논리-회로(SSTL = Stub-Series-Terminated-Logic)이다. LVTTL-논리-회로에서는 약 0.8V 내지 2.0V의 전압 상승 에지 및 전압 강하 에지가 나타나는 한편, SSTL-논리-회로는 약 400mV의 상응하는 상승 에지 및 강하 에지를 기준값만큼 갖는다.
2가지 논리 회로, 즉 LVTTL-논리-회로 및 SSTL-논리-회로에서는 전압 강하 에지가 매우 급경사이기 때문에, 그에 상응하게 빠른 입력 에지가 존재한다. 칩상에 다수의 입력 증폭기가 제공되면, 입력 증폭기가 전류를 소모하지 않도록 하기 위해서 가급적 많은 증폭기가 저전류를 소모하는 작동 모드로 불활성화되어야 한다. 또한, 활성적으로 남겨진 입력 수신기는 입력 신호에 의해 무전류(current-free) 상태로 되는 것이 바람직하다. 어떠한 경우에도, 제어된 회로만 실제로 활성화되어야 한다.
그러나 입력 증폭기의 입력 신호의 에지가 급경사인 경우에는 너무나 빨리 무전류의 최종 상태가 됨으로써, 출력 신호의 차단이 저지된다는 사실이 나타났다.
상기 문제를 해결하기 위해 지금까지는, 종료 상태에 이르기 전에 입력 증폭기가 폐쇄되어 스위칭 과정을 충분히 신속하게 만들기 위해서 비대칭 입력 증폭기를 사용하는 것이 고려되었다. 그러나 상기 설계는, 바람직하지 못한 상태에서는 직류 소비가 증가되는 결과를 초래한다(Worst-care DC consumption).
본 발명의 목적은, 빠른 입력 에지에서도 신뢰할만하게 스위칭될 수 있는 입력 증폭기를 제공하는 것이다.
도 1은 본 발명에 따른 입력 증폭기의 결선도이다.
도 2는 종래의 입력 증폭기의 결선도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 차동 증폭기 2, 3, 10, 21 : N-채널-MOS-트랜지스터
4 : 노드 5 : 입력 단자
6, 7 : 전류 미러-P-채널-MOS-트랜지스터
8 : 단자 9 : P-채널-MOS-트랜지스터
20 : 출력 단자
OUT : 출력 신호 Q, QN : 노드
VCC : 작동 전압 XIN : 입력 신호
XREF : 기준 전압
상기 목적은 본 발명에 따라, 입력 증폭기가 너무 일찍 완전하게 차단되는 것을 저지하는 장치가 제공됨으로써, 입력 신호가 평가된 후에 비로서 입력 증폭기가 차단되는 것을 특징으로 하는 서문에 언급된 방식의 입력 증폭기에 의해 달성된다.
본 발명에 따른 입력 증폭기는,
- 정적 상태, 즉 충분히 낮은 또는 충분히 높은 입력 레벨에서는 전류가 증폭기를 통해 흐르지 않고,
- 하나의 출력 상태로부터 다른 출력 상태로 스위칭 된 후에는, 증폭기를 관류하는 전류는 입력 신호가 평가된 후에 비로서 출력 신호가 피드백 됨으로써 차단되는 것을 특징으로 한다.
상기 장치는 바람직하게, 그 장치를 통해 출력이 증폭기의 전류 공급부로 피드백되는 지연 부재이다.
본 발명은 도면을 참조하여 하기에 자세히 설명된다.
도 2는 이미 서문에 언급되었다. 도 1에서 서로 일치하는 부품들은 도 2에서와 동일한 도면 부호로 표기하였다.
차동 증폭기(1)는 게이트에 기준 전압(XREF)이 공급되는 N-채널-MOS-트랜지스터(2) 및 노드(4)와 관련하여 상기 트랜지스터(2)와 대칭으로 배치된 N-채널-MOS-트랜지스터(3)로 이루어진다. 트랜지스터(3)의 게이트와 접속된 입력 단자(5)에는 입력 신호(XIN)가 제공된다. 트랜지스터(2, 3)의 드레인은 전류 미러-P-채널-MOS-트랜지스터(6, 7)와 접속된다. 작동 전압(VCC)은 단자(8)에서 게이트에 입력 신호(XIN)가 제공되는 P-채널-MOS-트랜지스터(9)에 인가된다. 소스 또는 드레인이 노드(4)와 접속되고 입력 단자(5)로부터 게이트에 입력 신호(XIN)가 인가되는 N-채널-MOS-트랜지스터(10) 및 트랜지스터(9)는 인버터로서 작용한다. 상기 트랜지스터(6)의 게이트는 트랜지스터(2 및 6) 사이에 있는 노드(Q) 및 트랜지스터(7)의 게이트와 접속된다. 또한, 트랜지스터(3 및 7) 사이에 있는 노드(QN)는 출력 신호(OUT)를 전송하기 위한 출력 단자(20)와 접속된다.
트랜지스터(9, 10)는 전압 차이가 높은 경우에 차동 증폭기(1) 내부를 흐르는 전류의 횡축 성분을 차단하기 위해 이용된다.
트랜지스터(3, 7)는 트랜지스터(2, 6)에 대칭이다. 트랜지스터(6 및 7)로 이루어진 전류 미러는 또한 N-채널-MOS-트랜지스터와 함께 실현될 수도 있다; 입력 트랜지스터(2, 3)는 유사하게 P-채널-MOS-트랜지스터일 수 있다.
입력 단자(5)에는 예컨대 LVTTL-논리 회로에서 약 2.0V 이상으로부터 0.8V 이하로 급강하되는 입력 신호가 인가된다.
상기 종류의 고-저-전압 에지가 지금까지 위에서 기술된 바와 같이 하나의 회로에서 트랜지스터(10)를 차단함으로써, 단자(Q)의 전압이 트랜지스터(6)에 의해 상승된다. 따라서, 전압에 따라 단자(QN)를 상승시켜야 하는 트랜지스터(7)도 재차 차단된다. 달리 말하면, 지금까지 기술된 입력 증폭기는 입력 신호가 급경사의 에지를 갖는 경우에는 만족스럽게 작동되지 않았다.
입력 신호가 급경사의 에지를 갖는 경우에도 만족스러운 작동을 보장하기 위해서, 본 발명에 따른 입력 증폭기는 부가로 또 하나의 장치(X)를 포함하는데, 상기 장치는 차동 증폭기(1) 또는 트랜지스터(7)가 너무 일찍 완전하게 차단되는 것을 저지한다.
상기 장치(X)는 전도시키는 지연 부재로 이루어지며, 입력 증폭기에 의해 평가된 신호가 상기 부재를 통해 증폭기의 전류 공급부로 피드백된다. 도 1에 도시된 바와 같이, 장치(X) 뒤에는 전류원으로 작용하는 N-채널-MOS-트랜지스터(21)가 접속될 수 있는데, 상기 트랜지스터의 게이트에는 지연된 출력 신호가 제공되고 드레인-소스 구간은 노드(4)와 접지 사이에 배치된다.
본 발명에 따른 입력 증폭기에서 트랜지스터(21)는 피드백 루우프를 통해 입력 신호에 의해 이미 활성화되어 있다. 따라서, 전류가 트랜지스터(21)를 통과하게 된다. 이것은 재차, 단자(Q)에서의 전압이 비교적 천천히 상승됨으로써 단자(Q)에서의 전압도 트랜지스터(7)를 통해 상승될 수 있다는 것을 의미한다.
본 발명에 따른 입력 증폭기는 상기 방식에 의해 매우 빠른 에지를 갖는 신호의 스위칭을 가능케 하며, 결과적으로 차단이 신뢰할만하게 이루어질 수 있다. 현재의 입력 증폭기에 부가적으로 요구되는 회로 비용은 매우 적은데, 그 이유는 다만 지연 부재(X) 및 상기의 다른 트랜지스터(21)만이 필요하기 때문이다.
본 발명에 따른 입력 증폭기에 의해, 빠른 입력 에지에서도 스위칭이 신뢰할만하게 이루어질 수 있게 되었다.
Claims (3)
- 출력(20)과 연결된 하나의 전극을 갖는 적어도 하나의 트랜지스터(7)를 포함하는, 급경사의 에지를 갖는 입력 신호용 입력 증폭기에 있어서,입력 증폭기가 너무 일찍 완전하게 차단되는 것을 저지하는 장치(21)가 제공됨으로써, 입력 신호가 평가된 후에 비로소 상기 입력 증폭기에 의해 전류가 차단되는 것을 특징으로 하는 입력 증폭기.
- 제 1항에 있어서,상기 장치는 뒤에 접속된 전류원(21)을 갖는 지연 부재(X)이며, 상기 전류원을 통해 출력(20)이 증폭기의 전류 공급부로 피드백되는 것을 특징으로 하는 입력 증폭기.
- 제 2항에 있어서,상기 전류원은 트랜지스터(21)인 것을 특징으로 하는 입력 증폭기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19713832.2 | 1997-04-03 | ||
| DE19713832A DE19713832C1 (de) | 1997-04-03 | 1997-04-03 | Eingangsverstärker für Eingangssignale mit steilen Flanken |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980081060A true KR19980081060A (ko) | 1998-11-25 |
Family
ID=7825374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980011758A KR19980081060A (ko) | 1997-04-03 | 1998-04-03 | 급경사의 에지를 갖는 입력 신호용 입력 증폭기 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6008695A (ko) |
| EP (1) | EP0869614B1 (ko) |
| JP (1) | JP3927312B2 (ko) |
| KR (1) | KR19980081060A (ko) |
| CN (1) | CN1132305C (ko) |
| DE (2) | DE19713832C1 (ko) |
| TW (1) | TW406472B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202699B1 (en) * | 2003-09-15 | 2007-04-10 | Cypress Semiconductor Corporation | Voltage tolerant input buffer |
| DE102005007579A1 (de) * | 2005-02-18 | 2006-08-24 | Infineon Technologies Ag | Empfängerschaltung |
| JP2009267558A (ja) * | 2008-04-23 | 2009-11-12 | Nec Electronics Corp | 増幅回路 |
| JP5215356B2 (ja) * | 2010-07-14 | 2013-06-19 | 株式会社半導体理工学研究センター | レベルコンバータ回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790496B2 (ja) * | 1989-11-10 | 1998-08-27 | 富士通株式会社 | 増幅回路 |
| JP2628785B2 (ja) * | 1990-10-19 | 1997-07-09 | シャープ株式会社 | 出力回路 |
| JPH04301921A (ja) * | 1991-03-28 | 1992-10-26 | Nec Corp | インバータ回路 |
| JPH0562481A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | 半導体記憶装置 |
| JP2813103B2 (ja) * | 1992-06-15 | 1998-10-22 | 富士通株式会社 | 半導体集積回路 |
| JP2894897B2 (ja) * | 1992-07-06 | 1999-05-24 | 富士通株式会社 | 半導体集積回路 |
| KR100284628B1 (ko) * | 1992-11-17 | 2001-03-15 | 요트.게.아. 롤페즈 | 모스 기술 증폭기 회로 |
| US5378943A (en) * | 1993-04-20 | 1995-01-03 | International Business Machines Corporation | Low power interface circuit |
| US5440248A (en) * | 1994-01-31 | 1995-08-08 | Texas Instruments Incorporated | Power-saver differential input buffer |
| DE4419892C1 (de) * | 1994-06-07 | 1995-06-01 | Siemens Ag | Schaltungsanordnung zur Pegelumsetzung |
| US5488322A (en) * | 1994-08-29 | 1996-01-30 | Kaplinsky; Cecil H. | Digital interface circuit with dual switching points for increased speed |
-
1997
- 1997-04-03 DE DE19713832A patent/DE19713832C1/de not_active Expired - Fee Related
-
1998
- 1998-03-20 EP EP98105129A patent/EP0869614B1/de not_active Expired - Lifetime
- 1998-03-20 DE DE59801145T patent/DE59801145D1/de not_active Expired - Lifetime
- 1998-03-26 TW TW087104533A patent/TW406472B/zh not_active IP Right Cessation
- 1998-03-31 JP JP10333698A patent/JP3927312B2/ja not_active Expired - Fee Related
- 1998-04-03 CN CN98106134A patent/CN1132305C/zh not_active Expired - Fee Related
- 1998-04-03 US US09/054,926 patent/US6008695A/en not_active Expired - Lifetime
- 1998-04-03 KR KR1019980011758A patent/KR19980081060A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1132305C (zh) | 2003-12-24 |
| US6008695A (en) | 1999-12-28 |
| DE59801145D1 (de) | 2001-09-13 |
| CN1199955A (zh) | 1998-11-25 |
| EP0869614B1 (de) | 2001-08-08 |
| EP0869614A1 (de) | 1998-10-07 |
| TW406472B (en) | 2000-09-21 |
| JP3927312B2 (ja) | 2007-06-06 |
| DE19713832C1 (de) | 1998-11-12 |
| JPH1188136A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940003809B1 (ko) | Ttl 대 cmos 입력 버퍼 | |
| US4877978A (en) | Output buffer tri-state noise reduction circuit | |
| US5334883A (en) | Circuit for introducing hysterisis | |
| US6081132A (en) | High voltage drive output buffer for low Voltage integrated circuits | |
| KR19980081060A (ko) | 급경사의 에지를 갖는 입력 신호용 입력 증폭기 | |
| US5408145A (en) | Low power consumption and high speed NOR gate integrated circuit | |
| KR100344865B1 (ko) | 센스증폭기 | |
| KR100302610B1 (ko) | 고전압 구동 회로 | |
| KR100333240B1 (ko) | 급경사의에지를갖는입력신호에대해서한측면으로전류가차단되는입력증폭기 | |
| JP3175683B2 (ja) | 出力バッファ回路 | |
| KR100298444B1 (ko) | 입력 버퍼 회로 | |
| EP1258986A1 (en) | Mute switch | |
| KR950001992A (ko) | 반도체 트랜지스터로 형성된 논리게이트 회로 | |
| US11073856B2 (en) | Input circuit having hysteresis without power supply voltage dependence | |
| KR930008658B1 (ko) | 전압레벨 검출회로 | |
| US6522164B2 (en) | Switching circuit | |
| KR100221612B1 (ko) | 씨엠오에스 출력버퍼의 바이어스 조정 회로 | |
| KR200358149Y1 (ko) | 데이타입출력버퍼 | |
| KR920008258B1 (ko) | 파우어 업 검출(Power up Detection)회로 | |
| US6404238B1 (en) | Ratio logic gate with a current mirror | |
| KR100365425B1 (ko) | 정적 전류를 줄이고 고속 동작이 가능한 레퍼런스 신호 발생 회로 | |
| KR930001208A (ko) | 저잡음 데이타 출력 버퍼 | |
| KR19980013926A (ko) | 반도체 메모리장치의 레벨 쉬프트회로 | |
| KR20000066609A (ko) | 입력 버퍼 회로 | |
| KR970078008A (ko) | 반도체 메모리 장치의 출력 버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980403 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20030403 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19980403 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20041129 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20050331 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20041129 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |