KR19980066599A - Multiple interrupt handling method - Google Patents
Multiple interrupt handling method Download PDFInfo
- Publication number
- KR19980066599A KR19980066599A KR1019970002255A KR19970002255A KR19980066599A KR 19980066599 A KR19980066599 A KR 19980066599A KR 1019970002255 A KR1019970002255 A KR 1019970002255A KR 19970002255 A KR19970002255 A KR 19970002255A KR 19980066599 A KR19980066599 A KR 19980066599A
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- address
- irq
- processing
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
Abstract
의사 디바이스 드라이브 알고리즘을 이용한 다중 인터럽트를 처리하는 방법에 관한 것으로, 유저로 부터 입력된 다중 인터럽트 소오스를 처리하는 방법에 있어서, 인터럽트 소오스에 해당하는 변수영역을 초기화시켜 해당 인터럽트의 변수영역과 처리루틴의 주소를 등록하는 단계, 상기 유저로 부터 입력된 인터럽트 소오스의 주소를 상기 변수영역에 등록시켜 상기 등록된 주소와 비교하는 단계, 상기 비교결과에 따라 해당 인터럽트의 처리루틴 주소로 분기하여 인터럽트 서어비스를 수행하는 단계로 이루어진 알거리즘을 제공하여 저렴한 단가의 비용으로 다중 인터럽트 처리장치를 구현하는 효과가 있다.The present invention relates to a method of processing multiple interrupts using a pseudo device drive algorithm. The method of processing multiple interrupt sources input from a user includes: initializing a variable area corresponding to an interrupt source so that the variable area and processing routine of the interrupt can be initialized. Registering an address of the interrupt source inputted from the user in the variable area and comparing the registered address with the registered address; branching to an interrupt processing routine address of the corresponding interrupt according to the comparison result to perform an interrupt service By providing the algorithm consisting of the steps to implement a multi-interrupt processing unit at a low cost of cost is effective.
Description
본 발명은 의사 디바이스 드라이브 알고리즘을 이용한 다중 인터럽트를 처리하는 방법에 관한 것이다.The present invention relates to a method for processing multiple interrupts using a pseudo device drive algorithm.
일반적으로 많은 정보를 받아들이는 가전 시스템은 유저로 부터 다수의 외부 입력 즉 유저 인터페이스 입력, 키입력, 리모콘 또는 마우스 입력에 대응하기 위해 메인 CPU 이외의 다른 서브 마이콤을 사용하여 상기의 외부 입력을 전담케하는 경우가 있다.In general, a consumer electronics system that accepts a lot of information uses a sub-microcom other than the main CPU to respond to a plurality of external inputs from a user, such as a user interface input, a key input, a remote control, or a mouse input. There is a case.
이하, 첨부된 도면을 참조하여 종래기술에 따른 다중 인터럽트 처리방법을 설명하면 다음과 같다.Hereinafter, a multi-interrupt processing method according to the prior art will be described with reference to the accompanying drawings.
도 1은 종래기술에 따른 다중 인터럽트 처리장치를 나타낸 제1실시 구성도이고, 도 2는 도 1의 제1실시 구성도에 따른 다중 인터럽트 처리장치의 방법적인 설명도이고, 도 3은 종래기술에 따른 다중 인터럽트 처리장치를 나타낸 제2실시 구성도이고, 도 4는 도 3의 제2실시 구성도에 따른 다중 인터럽트 처리장치의 방법적인 설명도이다.1 is a first embodiment showing a multiple interrupt processing apparatus according to the prior art, FIG. 2 is a method explanatory diagram of a multiple interrupt processing apparatus according to the first embodiment of FIG. 1, and FIG. FIG. 4 is a schematic diagram illustrating a multiple interrupt processing apparatus according to a second embodiment of the present invention, and FIG.
종래기술에 따른 제1실시 구성은 도 1과 같이, 다수 입력을 가지는 가전 시스템에서 많은 외부입력을 받아 이에 상응하는 제어 알고리즘을 수행하는 메인 CPU(10)와, 상기 메인 CPU(10)에 제어신호 및 데이터를 송,수신하고, 유저(USER)가 입력한 다수의 인터럽트 소오스에 대한 인터럽트 요구신호(IRQ:이하, IRQ라 칭함)를 할당된 해당라인 별로 상기 메인 CPU(10)에 입력하는 서브 마이콤(20)으로 이루어진다.According to the first embodiment of the related art, as shown in FIG. 1, in a home appliance system having a plurality of inputs, a main CPU 10 receives a plurality of external inputs and performs a control algorithm corresponding thereto, and a control signal to the main CPU 10. And a sub-microcom which transmits and receives data and inputs interrupt request signals (IRQ: hereinafter referred to as IRQs) for a plurality of interrupt sources inputted by the user USER to the main CPU 10 for each corresponding line allocated thereto. It consists of 20.
상기와 같이 구성된 종래기술에 따른 동작 및 방법은 먼저, 서브 마이콤(20)에서 외부의 인터럽트 소오스를 받아 할당된 해당 라인으로 IRQ신호를 출력하면 메인 CPU(10)에서 각각의 인터럽트 요구 라인에 할당된 인터럽트 벡터값을 참조함으로서 유저의 인터럽트 소오스를 판단하게 된다.The operation and method according to the prior art configured as described above, when the sub-microcom 20 receives an external interrupt source and outputs an IRQ signal to the assigned line, the main CPU 10 is assigned to each interrupt request line. The interrupt source of the user is determined by referring to the interrupt vector value.
좀 더 자세하게 설명하면 도 2와 같이, 상기 메인 CPU(10)로 할당된 해당라인을 통해 IRQ신호가 입력되면 상기 인터럽트의 벡터값에 의해 O/S(Oprating System) 또는 시스템 프로그램을 수행한다.In more detail, as shown in FIG. 2, when an IRQ signal is input through the corresponding line allocated to the main CPU 10, an O / S (Oprating System) or system program is executed by the vector value of the interrupt.
즉, 상기 벡터값에 의하여 IRQ신호는 인터럽트 폴링 테이블로 입력되어 연결 리스트를 거친다.That is, the IRQ signal is input to the interrupt polling table through the connection list by the vector value.
상기 연결 리스트에 의해 각각의 인터럽트에 해당하는 디바이스 드라이브의 변수영역으로 할당되도록 제어하여 해당하는 각각의 IRQ 처리루틴으로 유저의 인터럽트가 처리될 수 있다.The interrupt list of the user may be processed by the respective IRQ processing routine by controlling the allocation list to be allocated to the variable area of the device drive corresponding to each interrupt.
그리고, 종래기술에 따른 제2실시 구성은 도 3과 같이, 다수 입력을 가지는 가전 시스템에서 많은 외부입력을 받아 이에 상응하는 제어 알고리즘을 수행하는 메인 CPU(10)와, 상기 메인 CPU(10)에 제어신호 및 데이터를 송,수신하고, 유저(USER)가 입력한 다수의 인터럽트 소오스에 대한 인터럽트 요구신호(IRQ:이하, IRQ라 칭함)를 하나의 라인으로 상기 메인 CPU(10)에 입력하는 서브 마이콤(20)으로 이루어진다.In addition, according to the second embodiment of the related art, as shown in FIG. 3, in the home appliance system having a plurality of inputs, the main CPU 10 and the main CPU 10 which receive a large number of external inputs and perform a control algorithm corresponding thereto. A sub which transmits and receives control signals and data and inputs an interrupt request signal (IRQ: hereinafter referred to as IRQ) for a plurality of interrupt sources input by the user USER to the main CPU 10 as one line. It consists of a microcomputer (20).
상기 서브 마이콤(20)은 상기 유저로 부터 인가된(Pending) 인터럽트의 할당상태를 를 상기 메인 CPU(10)에 출력하는 인터럽트 레지스터(21)가 내부에 설치된다.The sub-microcom 20 has an interrupt register 21 therein which outputs to the main CPU 10 an assignment state of interrupts applied from the user.
상기와 같은 종래기술에 따른 동작 및 방법은 먼저, 하나의 인터럽트 요구 라인만을 사용하기 때문에 메인 CPU(10)는 벡터값만으로는 그 인터럽트가 어떤 인터럽트 소오스로 부터 발생된 것인지를 판단할 수 없다.Since the operation and method according to the related art as described above first use only one interrupt request line, the main CPU 10 cannot determine from which interrupt source the interrupt source is generated only by the vector value.
그러나 상기 서브 마이콤(20)에 설치된 인터럽트 레지스터(21)에서 외부에서 입력된 인터럽트 소오스의 순서에 의해 얻어진 인터럽트 벡터값으로 인터럽트를 처리하게 된다.However, the interrupt is processed by the interrupt vector value obtained by the sequence of the interrupt source input externally from the interrupt register 21 installed in the sub micom 20.
좀더 상세하게는 도 4와 같이, 상기 서브 마이콤(20)의 인터럽트 레지스터(21)에서 인터럽트 소오스의 순서대로 IRQ신호를 발생시키면 메인 CPU(10)에서 받아 이에 해당하는 처리를 하게된다.More specifically, as shown in FIG. 4, when the interrupt register 21 of the sub-microcom 20 generates IRQ signals in the order of interrupt sources, the main CPU 10 receives the corresponding processing.
즉, 상기 메인 CPU(10)의 시스템 프로그램인 인터럽트 폴링 테이블로 부터 출력되는 IRQ신호들은 해당 순서에 연결되어 있는 연결 리스트에 전달되고 이로 부터 각각의 인터럽트에 해당하는 디바이스 드라이브의 변수영역으로 할당되도록 순차적으로 제어하여 해당하는 각각의 IRQ 처리루틴에서 유저의 인터럽트을 처리할 수 있다.That is, the IRQ signals output from the interrupt polling table, which is the system program of the main CPU 10, are transferred to the connection list connected in the corresponding order and sequentially allocated to the variable region of the device drive corresponding to each interrupt therefrom. Can control the user's interrupt in each IRQ processing routine.
이때, 상기 각 IRQ 처리루틴에서는 상기 서브 마이콤(20)의 인터럽트 레지스터(21)를 읽어들여 그 디바이스 드라이브에 연관된 인터럽트 소오스로 부터 발생된 인터럽트인가로 판단하여 처리루틴을 수행한다.At this time, each IRQ processing routine reads the interrupt register 21 of the sub-microcom 20 and determines whether it is an interrupt generated from an interrupt source associated with the device drive to perform a processing routine.
상기 수행 후 상기 디바이스 드라이브는 인터럽트 서어비스의 수행여부와 결과를 시스템 프로그램에 리턴하는 방법으로 이루어진다.After the execution, the device drive is configured to return whether the interrupt service is performed and a result to the system program.
종래기술에 따른 IRQ신호 라인에 의해 인터럽트가 전달되는 경우 상기 라인의 수가 통상적으로 한정되어 있기 때문에 많은 수의 인터럽트 소오스를 갖는 시스템에는 적용이 불가능한 문제점이 있고,또는 서브 마이콤에 인터럽트 레지스터가 설치된 경우는 이 레지스터를 갖추고 있어야 하는데, 통상의 마이콤으로는 실현하기가 어려우며, 각 디바이스 드라이브에 대한 여러번의 분기와 서브 마이콤에 대한 중복적인 연결이 되기 때문에 전력의 손실을 야기시키는 문제점이 있다.When interrupts are transmitted by IRQ signal lines according to the prior art, the number of the lines is typically limited, and therefore, there is a problem that is not applicable to a system having a large number of interrupt sources. This register must be equipped, which is difficult to realize with a conventional microcomputer, and causes a loss of power because there are multiple branches to each device drive and redundant connections to the submicrocom.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 서브 마이콤으로 부터 발생하는 두 개 이상의 인터럽트 신호를 처리하기 위해 의사 디바이스 드라이브(PSEUDO DEVICE DRIVER)를 구비한 다중 인터럽트 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and provides a multi-interrupt method having a pseudo device drive (PSEUDO DEVICE DRIVER) for processing two or more interrupt signals from one sub-microcom, There is a purpose.
도 1은 종래기술에 따른 다중 인터럽트 처리장치를 나타낸 제1실시 구성도1 is a first embodiment showing a multiple interrupt processing apparatus according to the prior art
도 2는 도 1의 제1실시 구성도에 따른 다중 인터럽트 처리장치의 방법적인 설명도2 is a method explanatory diagram of a multiple interrupt processing apparatus according to the first embodiment of FIG.
도 3은 종래기술에 따른 다중 인터럽트 처리장치를 나타낸 제2실시 구성도3 is a configuration diagram of a second embodiment showing a multiple interrupt processing apparatus according to the prior art;
도 4는 도 3의 제2실시 구성도에 따른 다중 인터럽트 처리장치의 방법적인 설명도FIG. 4 is a method explanatory diagram of an apparatus for processing multiple interrupts according to the second embodiment of FIG. 3.
도 5는 본 발명에 따른 다중 인터럽트 처리장치를 나타낸 구성도5 is a block diagram showing a multiple interrupt processing apparatus according to the present invention
도 6은 도 5의 본 발명 구성도에 따른 다중 인터럽트 처리장치의 방법적인 설명도6 is a method explanatory diagram of a multi-interruption processing apparatus according to the present invention configuration of FIG.
도 7a내지 도 7c는 본 발명에 따른 다중 인터럽트 처리방법을 나타낸 플로우 차트7A to 7C are flowcharts illustrating a multiple interrupt processing method according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
10 ; 메인 CPU40 ; 서브 마이콤10; Main CPU40; Sub micom
본 발명은 유저로 부터 입력된 다중 인터럽트 소오스를 처리하는 방법에 있어서, 인터럽트 소오스에 해당하는 변수영역을 초기화시켜 해당 인터럽트의 변수영역과 처리루틴의 주소를 등록하는 단계, 상기 유저로 부터 입력된 인터럽트 소오스의 주소를 상기 변수영역에 등록시켜 상기 등록된 주소와 비교하는 단계, 상기 비교결과에 따라 해당 인터럽트의 처리루틴 주소로 분기하여 인터럽트 서어비스를 수행하는 단계로 이루어진 알거리즘을 제공하여 저렴한 단가의 비용으로 다중 인터럽트 처리장치를 구현하는 특징이 있다.The present invention provides a method for processing a multiple interrupt source input from a user, the method comprising: initializing a variable region corresponding to an interrupt source and registering a variable region of the corresponding interrupt and an address of a processing routine; an interrupt input from the user Inexpensive cost by providing the algorithm which consists of registering the source address in the variable area and comparing it with the registered address, and branching to the processing routine address of the corresponding interrupt according to the comparison result. As a result, a multi-interrupt handler is implemented.
이하, 첨부된 도면을 참조하여 본 발명에 따른 다중 인터럽트 처리방법을 상세하게 설명하면 다음과 같다.Hereinafter, a multi-interrupt processing method according to the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명에 따른 다중 인터럽트 처리장치를 나타낸 구성도이고, 도 6은 도 5의 본 발명 구성도에 따른 다중 인터럽트 처리장치의 방법적인 설명도이고, 도 7a내지 도 7c는 본 발명에 따른 다중 인터럽트 처리방법을 나타낸 플로우 차트이다.5 is a block diagram showing a multi-interruption processing apparatus according to the present invention, Figure 6 is a schematic diagram illustrating a method of the multi-interruption processing apparatus according to the present invention configuration of Figure 5, Figures 7a to 7c according to the present invention This flowchart shows how to handle multiple interrupts.
본 발명의 개념은 인터럽트신호의 분배기능을 가지는 서브 마이콤내부에 설치된 인터럽트 레지스터를 제거하고 이 대신에 의사 분배 드라이브 알고리즘을 채용하여 각각의 인터럽트별 인식을 가능케하는 것이다.The concept of the present invention is to remove the interrupt register installed in the sub-microcom having the function of distributing the interrupt signal, and to employ the pseudo-distribution drive algorithm instead to enable recognition for each interrupt.
본 발명에 따른 다중 인터럽트 처리장치의 구성은 도 5와 같이, 종래기술에 대한 제2실시예의 전송방식과 동일하게 이루어지는데, 메인 CPU(10)에 제어신호 및 데이터를 송,수신하고, 유저(USER)가 입력한 다수의 인터럽트 소오스에 대한 인터럽트 요구신호(IRQ:이하, IRQ라 칭함)를 하나의 라인으로 상기 메인 CPU(10)에 입력하는 서브 마이콤(40)으로만 이루어진 것으로 인터럽트 레지스터가 없어진 단순한 구성이다.The configuration of the multi-interruption processing apparatus according to the present invention is the same as the transmission method of the second embodiment of the prior art, as shown in FIG. 5, which transmits and receives control signals and data to the main CPU 10, and the user ( Interrupt request signal (IRQ: hereinafter referred to as IRQ) for a plurality of interrupt sources inputted by the USER) is composed only of the sub-microcom 40 which inputs the main CPU 10 to the main CPU 10 as a single line. It is a simple configuration.
상기와 같이 구성된 본 발명에 따른 동작은 도 6과 같이, 먼저 개괄적으로 알고리즘의 구성은 인터럽트 폴링 테이블과, 연결 리스트(IRQ 처리루틴의 주소 리스트), 그리고 프로그램 파트(Part)인 의사 분배 드라이브들로 이루어져 있다.The operation according to the present invention configured as described above is performed as shown in FIG. 6. First, the general configuration of the algorithm includes an interrupt polling table, a connection list (address list of IRQ processing routines), and pseudo distribution drives that are program parts. consist of.
유저가 외부 입력수단을 통해 키명령에 대한 인터럽트 소오스를 서브 마이콤(40)에 입력하면 이 서브 마이콤(40)은 하나의 인터럽트 라인으로 IRQ신호를 출력한다.When the user inputs an interrupt source for a key command to the sub-microcom 40 through an external input means, the sub-microcom 40 outputs an IRQ signal to one interrupt line.
그러면, 메인 PC(10)는 상기 IRQ신호에 대한 인터럽트 처리 루틴으로 변수영역을 할당하고, 할당된 변수에 해당하는 IRQ처리루틴을 수행하여 인터럽트를 인식한다.Then, the main PC 10 recognizes an interrupt by allocating a variable region to the interrupt processing routine for the IRQ signal and performing an IRQ processing routine corresponding to the allocated variable.
즉, 상기 서브 마이콤(40)에 입력된 IRQ신호는 IRQ소오스 ID로 준비되어져 상기 메인 PC(10)의 인터럽트 폴링 테이블에 입력되고, 이는 다시 하나의 블록으로 된 연결 리스트에 연결되어 디바이스 드라이브에 접속된다.That is, the IRQ signal input to the sub-microcom 40 is prepared as an IRQ source ID and input to the interrupt polling table of the main PC 10, which is connected to a connection list composed of one block and connected to the device drive. do.
이때, 상기 디바이스 드라이브는 의사 분배 드라이브에 의해 상기 IRQ신호를 처리하는 루틴으로 상기 IRQ소오스 ID에 해당하는 변수영역을 할당한다.In this case, the device drive allocates a variable region corresponding to the IRQ source ID to a routine for processing the IRQ signal by a pseudo distribution drive.
이렇게 의사 분배 드라이브에서 인터럽트에 해당하는 상기 변수가 할당되면 할당된 변수의 디바이스 드라이브가 접속되었는지를 피드백 루프로 상기 서브 마이(40)콤에 확인시킨다.When the variable corresponding to the interrupt is allocated in the pseudo-distribution drive, the sub-microcom system checks with the feedback loop whether the device drive of the allocated variable is connected.
이와 같이 확인되면 상기 변수영역에 할당된 변수에 의해 해당 IRQ 처리루틴을 수행하여 인터럽트를 처리한다.In this way, the IRQ processing routine is executed based on the variable assigned to the variable region to process the interrupt.
한편, 유저의 인터럽트 소오스가 중첩되어 들어오더라도 상기와 같은 방법으로 반복 처리하면 된다.On the other hand, even if the interrupt source of the user overlaps, the above processing may be repeated.
상술한 바와 같은 본 발명에 따른 다중 인터럽트 처리장치에 대한 방법은 도 7a과 같이, 서브 마이콤(40)에 입력된 IRQ신호가 IRQ소오스 ID로 준비되어지면 이에 해당하는 변수영역으로 할당받고, 해당하는 H/W를 먼저 초기화한다(S10).In the method for the multi-interruption processing apparatus according to the present invention as described above, as shown in FIG. 7A, when the IRQ signal input to the sub-microcom 40 is prepared as an IRQ source ID, the method is allocated to a variable region corresponding thereto. Initialize the H / W first (S10).
그러면 의사 분배 드라이브를 초기화 시키기 위해(S11) 상기 의 분배 드라이브가 초기화되도록 기능(FUNCTION)를 불러들인다(S12).Then, in order to initialize the pseudo dispensing drive (S11), a function FUNCTION is called to initialize the dispensing drive (S12).
그러면 도 7b와 같이, 상기 변수영역으로 상기 인터럽트가 사용할 변수영역을 할당받은 후(S14) IRQ신호에 루틴을 인터럽트 폴링 테이블에 등록시키고(S15), 다른 루틴이 먼저 등록되어 있으면 도 7a와 같은 초기화 플로우로 되돌아가 초기화과정을 수행하고 상기 분배 드라이브의 변수영역을 할당 받은 후, 이 영역에 상기 IRQ소오스ID의 주소와 인터럽트 처리루틴의 주소를 등록하여 초기화 루틴을 종료한다(S13).Then, as shown in FIG. 7B, after the variable area to be used for the interrupt is allocated to the variable area (S14), the routine is registered in the interrupt polling table in the IRQ signal (S15). After returning to the flow and performing the initialization process and receiving the variable area of the distribution drive, the initialization routine is terminated by registering the address of the IRQ source ID and the address of the interrupt processing routine in this area (S13).
이와 같이, 초기화가 이루어지면 서브 마이콤(40)에 외부 입력 이벤트(event) 즉 유저의 인터럽트 소오스가 입력되어져 그 입력을 분석하고 메인 CPU(10)로 보낼 변수와 IRQ소오스ID 등을 인터럽트 라인을 통해 메인 CPU(10)에 인터럽트를 요구한다(S16).As such, when the initialization is performed, an external input event, that is, an interrupt source of the user, is input to the sub-microcom 40, and the variable and IRQ source ID and the like to be analyzed and inputted to the main CPU 10 are interrupted. The interrupt is requested to the main CPU 10 (S16).
그러면 메인 CPU(10)에서는 외부 인터럽트 처리 루틴을 수행하여 이 인터럽트의 백터값을 시스템 프로그램으로 분석하고, 이 백터값을 참조하여 인터럽트 폴링 테이블에 등록된 의사 분배 드라이브의 IRQ 처리루틴에서 제어한다.Then, the main CPU 10 executes an external interrupt processing routine to analyze the vector value of this interrupt with a system program, and controls the IRQ processing routine of the pseudo-distribution drive registered in the interrupt polling table with reference to this vector value.
상기의 IRQ 처리루틴은 상기 서브 마이콤(40)으로 부터 읽어들인 IRQ소오스 ID를 변수영역에 등록하고, 동록되어 있는 ID와 비교하여(S17) 메인 CPU(10)의 해당 디바이스 드라이브의 IRQ 처리루틴으로 분기 시킴으로써 유저의 인터럽트요구에 대한 서어비스를 수행할 수 있다(S18).The IRQ processing routine registers the IRQ source ID read from the sub-microcom 40 in the variable area and compares it with the registered ID (S17) to the IRQ processing routine of the corresponding device driver of the main CPU 10. By branching, service for interrupt request of the user can be performed (S18).
본 발명은 서브 마이콤에서 발생하는 인터럽트신호를 하나의 라인으로 전달하고, 통상의 서브 마이콤만으로 인터럽트 신호가 전달가능하도록 한 의사 분배 드라이브 알고리즘을 제공하기 때문에 저렴한 단가의 비용으로 다중 인터럽트 처리장치를 구현하는 효과가 있다.The present invention provides a pseudo-distribution drive algorithm that delivers the interrupt signal generated in the sub-microcom to one line and enables the interrupt signal to be transmitted using only the sub-microcom, thereby implementing a multi-interruption processing apparatus at a low cost. It works.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002255A KR19980066599A (en) | 1997-01-27 | 1997-01-27 | Multiple interrupt handling method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002255A KR19980066599A (en) | 1997-01-27 | 1997-01-27 | Multiple interrupt handling method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980066599A true KR19980066599A (en) | 1998-10-15 |
Family
ID=65953093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970002255A Ceased KR19980066599A (en) | 1997-01-27 | 1997-01-27 | Multiple interrupt handling method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980066599A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918599A (en) * | 1985-09-30 | 1990-04-17 | Fujitsu Limited | Interrupt control system |
| JPH064302A (en) * | 1992-06-17 | 1994-01-14 | Ricoh Co Ltd | Multiplex interruption controller |
| KR960042322A (en) * | 1995-05-23 | 1996-12-21 | 김주용 | Image Memory Monitor using RAM |
| KR970059915A (en) * | 1996-01-26 | 1997-08-12 | 구자홍 | Microprocessor interrupt handler |
| KR200227319Y1 (en) * | 1996-05-17 | 2001-09-17 | 박종섭 | Interrupt source device |
-
1997
- 1997-01-27 KR KR1019970002255A patent/KR19980066599A/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918599A (en) * | 1985-09-30 | 1990-04-17 | Fujitsu Limited | Interrupt control system |
| JPH064302A (en) * | 1992-06-17 | 1994-01-14 | Ricoh Co Ltd | Multiplex interruption controller |
| KR960042322A (en) * | 1995-05-23 | 1996-12-21 | 김주용 | Image Memory Monitor using RAM |
| KR970059915A (en) * | 1996-01-26 | 1997-08-12 | 구자홍 | Microprocessor interrupt handler |
| KR200227319Y1 (en) * | 1996-05-17 | 2001-09-17 | 박종섭 | Interrupt source device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659756A (en) | Method and system for providing access to logical partition information on a per resource basis | |
| KR920010916B1 (en) | Multiprocessor level change synchronization apparatus | |
| US6370606B1 (en) | System and method for simulating hardware interrupts in a multiprocessor computer system | |
| US5481725A (en) | Method for providing programmable interrupts for embedded hardware used with programmable interrupt controllers | |
| JP3814535B2 (en) | Input device | |
| US5428799A (en) | Redirection of interrupts to microprocessors | |
| US5361375A (en) | Virtual computer system having input/output interrupt control of virtual machines | |
| US5579509A (en) | Apparatus and method for verifying compatibility of system components | |
| EP0375144B1 (en) | Interlocking computer systems | |
| EP0459714B1 (en) | Interrupt processing allocation in a multiprocessor system | |
| US5511200A (en) | Method and apparatus for providing an enhanced programmable priority interrupt controller | |
| US5774744A (en) | System using DMA and descriptor for implementing peripheral device bus mastering via a universal serial bus controller or an infrared data association controller | |
| US6272618B1 (en) | System and method for handling interrupts in a multi-processor computer | |
| US5937200A (en) | Using firmware to enhance the functionality of a controller | |
| HU219533B (en) | Multimedia computer system as well as method of controlling operation of the multimedia computer system | |
| AU603876B2 (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
| GB2202658A (en) | Computer system with mode conversion of computer commands | |
| US4237533A (en) | Preventing initial program load failures | |
| US5301277A (en) | Method and apparatus for communicating peripheral data to/from minor operating systems running as subprocesses on a main operating system | |
| US4393459A (en) | Status reporting with ancillary data | |
| US6128679A (en) | Computer for executing I/O instructions, by emulation, in a foreign application program wherein the emulator result thread is blocked from running between processes | |
| US6125418A (en) | Method and apparatus for enabling a computer user to convert a computer system to an intelligent I/O system | |
| KR19980066599A (en) | Multiple interrupt handling method | |
| JPH0420496B2 (en) | ||
| US4740910A (en) | Multiprocessor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970127 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20020125 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19970127 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20040113 Patent event code: PE09021S01D |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20040312 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20040728 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20040113 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |