KR19980060532A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 제 1금속 배선층으로 구리를 사용시 규소나 규소 산화막으로 발생되는 구리의 확산을 억제하는 방벽으로 PECVD WNx층을 사용하여 장벽(barrier)의 두께를 낮추어 주므로써 저항상승을 억제하고 배선의 유효단면적을 증가시키기 위한 반도체 소자의 금속 배선 형성 방법에 관한 것으로 본 발명을 반도체 소자에 구현하게 되면 소자의 동작속도가 향상되고 구리의 유효단면적이 증가하는 효과가 있다.

Description

반도체 소자의 금속 배선 형성 방법

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 제 1금속 배선층으로 구리를 사용시 규소나 규소 산화막으로 발생되는 구리의 확산을 억제하는 방벽으로 PECVD(Plasma Enhanced Chamical Vapor Deposition) WNx층을 사용하여 방벽의 두께를 낮추어 주므로써 저항상승을 억제하고 배선의 유효단면적을 증가시키기 위한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.

일반적으로 반도체 소자가 고집적화 되면 미세화에 따른 배선저항의 증가를 억제하기 위하여 새로운 배선재료의 사용이 불가피하게 되는데 0.18㎛ 이하에서는 종래의 배선재료인 구리알루미늄(AlCu)계에 비하여 비저항이 2/3인 구리를 사용한다.

그런데 상기 구리를 제 1금속층으로 사용할 경우 규소나 규소 산화막으로 구리가 확산되어 소자에 심각한 문제가 발생된다. 따라서 구리의 확산을 억제하기 위해서는 이를 방지하기 위한 장벽층이 필요하게 되는데 본 발명은 이와 같이 구리 금속화(Cu metallization)의 장벽층으로 비정질의 PECVD WNx층을 형성하여 구리의 확산을 억제하고 또한 기존의 장벽층에 비하여 상대적으로 얇은 장벽층을 형성하여 장벽층과 구리의 적층구조를 형성하여 저항증가를 최소화한 것이다.

한편, 반도체 소자의 고집적화에 따라 발생되는 배선의 저항증가를 억제시키기 위해서는 배선의 두께를 증가시키는 방법과 배선 재료를 변경시키는 방법이 있는데 배선의 두께를 증가시키는 방법은 배선간의 용량이 증가하기 때문에 물리적인 한계가 있다. 따라서 0.18㎛ 이하 세대의 미세 소자에서는 구리를 이용한 금속 배선 방법이 사용되는데 구리의 비저항은 1.7μΩ㎝로서 기존의 구리알루미늄계(2.8μΩ㎝)에 비하여 약 2/3의 비저항 값을 갖는다. 그런데 구리는 상기한 바와 같이 규소나 규소 산화막으로 확산되어 소자의 특성에 심각한 영향을 주게 된다. 따라서 구리의 확산을 방지하기 위한 장벽층이 필요하게 되는데 종래에 있어서는 이와 같이 구리의 확산을 방지하기 위하여 내화성 금속 기반의 장벽층을 개발하여 사용하였다. 그런데 상기 내화성 금속 기반의 장벽층은 두께가 약 1000Å 정도로 ULSI장치에 적용하기에는너무 두꺼워지고 장벽층/구리 구조에서 저항이 높아지며 특히 다마시센 프로세스를 사용할 경우 장벽층이 두꺼우면 배선재료인 구리의 단면적이 감소하게 되어 저항이 증가하는 문제점이 있었다.

따라서 본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로 구리의 확산을 방지하는 장벽층으로 PECVD WNx층을 사용하여 장벽의 두께를 낮추어 주므로써 저항상승을 억제하고 배선의 유효단면적을 증가시키기 위한 반도체 소자의 금속 배선 형성 방법을 제공함에 그 목적이 있다.

도 1은 본 발명의 실시예에 따른 제 1금속 배선층 형성 방법을 나타낸 단면도.

*도면의 주요부분에 대한 부호의 설명*

1:실리콘 기판2:절연막

3:PECVD WNx4:구리

5:콘택홀

상기 목적 달성을 위한 본 발명의 금속 배선 형성 방법은 실리콘 기판 또는 도전층 상에 절연막을 형성하는 단계와, 절연막이 일부분을 식각하여 콘택홀을 형성하는 단계와, PECVD WNx를 증착하는 단계와, 구리를 증착하는 단계를 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.

아하, 첨부도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 제 1금속 배선을 형성 방법을 나타낸 단면도로서, 실리콘 기판(1) 또는 도전층 상에 절연막(2)을 형성하고, 상기 절연막(2)의 일정부분을 식각하여 콘택홀(5)을 형성하고 PECVD WNx(3)을 증착한 다음 그 상부에 구리(4)를 증착한다.

상기 PECVD WNx(3)를 증착할 때 반응물로는 WF₆-N₂-H₂계를 사용하며, 증착온도는 250~450℃이고, R.F.power는 200~300 Watt 이며, N₂-H₂플라즈마에 WF₆기체를 넣어 70~300Å 두께로 WNx를 형성한다. 또한, 질소대 수소의 유량비를 변화시킴으로서 박막내의 조성비 및 구조를 변화시킬 수 있는 데 질소대 수소의 유량비를 변화시킴으로서 박막내의 조성비 및 구조를 변화시킬 수 있는데 질소대 수소의 유량비가 0.25~1 사이에 이르면 비정질 텅스턴 나이트라이드(WNx) 박막을 얻을 수 있다.

상기 구조로 이루어져 있는 본 발명을 더 상세하게 설명하면 구리의 확산을 억제하는 장벽층을 실제로 ULSI 디바이스에 적용하기 위해서는 약 100Å 정도로 얇은 장벽층을 형성해야 하며 또한 장벽층은 구리와 반응성이 없어야 하고, 규소나 규소 산화막에 접착성이 우수해야 하며, 얇은 두께에서도 구리의 확산을 효과적으로 차단해야 한다. 구리의 확산은 입계를 통하여 일어난다고 알려져 있으므로 본 발명에서는 장벽층으로 비정질 또는 비정질에 가까운 PECVD WNx층을 사용하였다. 비정질의 입계구조를 가지는 WNx층의 형성(0.5≤×≤0.9)은 증착공정에서 질소대 수소의 유량비를 조절하므로써 가능하며 이러한 비정질의 WNx층은 약 100Å의 두께에서도 구리의 확산을 효과적으로 차단할 수 있다. 또한 PECVD 방법을 사용하여 증착하게 되면 규소나 규소 산화막과의 접착성이 좋고 단차피복성이 우수하여 콘택 부위까지 균일한 두께로 증착할 수 있는 장점이 있다.

구리의 비저항은 1.7μΩ㎝로서 기존의 AlCu계(2.8μΩ㎝)에서 비하여 약 2/3의 비저항 값을 갖는다.

이상에서 설명한 바와 같이 구리의 확산을 억제하기 위한 장벽층으로 PECVD WNx층을 형성하는 본 발명을 반도체 소자의 금속 배선에 구현하게 되면 기존의 장벽층에 비하여 두께가 얇아져 배선저항이 감소하므로써 소자의 동작속도를 향상시킬 수 있으며 다마센스 프로세스를 사용할 경우에도 장벽층의 두께를 최소화하므로써 배선재료의 유효 단면적이 커지게 되는 효과가 있다.

또한 PECVD 방법으로 WNx층을 증착하면 단차 피복성이 우수하다.

Claims (5)

1. 반도체 소자의 금속 배선 형성 방법에 있어서,

   실리콘 기판 또는 도전층 상에 절연막을 형성하는 단계와,

   절연막의 일정부분을 식각하여 콘택홀을 형성하는 단계와,

   PECVD WNx를 증착하는 단계와,

   구리를 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
2. 제 1항에 있어서,

   상기 PECVD WNx 증착공정은

   반응물로 WF₆-N₂-H₂계를 사용하고,

   증착온도는 250~450℃이고,

   R.F.power는 200~300 Watt 이며,

   N₂-H₂플라즈마에 WF₆기체를 넣어 70~300Å 두께로 WNx를 형성하여,

   질소대 수소의 유량비가 0.25~1 사이에 이르면 WNx 박막을 얻는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
3. 제 1항에 있어서,

   상기 PECVD WNx 박막의 두께는 70~300Å의 범위를 가지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
4. 제 1항에 있어서,

   상기 PECVD WNx의 증착 공정에서 질소대 수소의 유량비는 0.1~1의 범위를 가지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
5. 제 1항에 있어서,

   상기 PECVD WNx 박막은 비정질 구조 또는 비정질의 입계구조를 가지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.