KR19980021720A - Power transistor package with insulated metal substrate - Google Patents
Power transistor package with insulated metal substrate Download PDFInfo
- Publication number
- KR19980021720A KR19980021720A KR1019960040667A KR19960040667A KR19980021720A KR 19980021720 A KR19980021720 A KR 19980021720A KR 1019960040667 A KR1019960040667 A KR 1019960040667A KR 19960040667 A KR19960040667 A KR 19960040667A KR 19980021720 A KR19980021720 A KR 19980021720A
- Authority
- KR
- South Korea
- Prior art keywords
- metal plate
- control chip
- output element
- insulating film
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 절연 금속 기판을 이용하여 출력 소자와 제어 칩을 동시에 탑재한 파워 트랜지스터 패키지에 관한 것으로서, 종래의 파워 트랜지스터 패키지의 구조가 출력 소자는 솔더와 같은 전도성 접착제로, 제어 칩은 비전도성 접착제로 직접 리드 프레임에 탑재시키는 구조이기 때문에, 절연 내압의 확보가 곤란한 문제점 및 두 소자 간에 금속선으로 직접 본딩을 실시함에 따른 소자의 손상 발생이라는 문제점을 해결하기 위한 것이다.The present invention relates to a power transistor package in which an output element and a control chip are mounted at the same time by using an insulated metal substrate. The structure of a conventional power transistor package includes an output element as a conductive adhesive such as solder, and a control chip as a nonconductive adhesive. Since the structure is mounted directly on the lead frame, it is to solve the problem that it is difficult to secure the dielectric breakdown voltage and the damage of the device caused by the direct bonding between the two devices with a metal wire.
즉, 본 발명은 금속판과 절연막으로 이루어진 절연 금속 기판을 이용하여 출력 소자는 금속판 위에, 제어 칩은 절연막 위에 탑재시킨 후, 절연막 위에 형성된 구리 패턴층에 각각의 소자로부터 금속선을 연결하는 구조를 가진다. 이와 같은 구조는 소자 상호간에 본딩을 할 필요가 없고, 제어 칩과 금속판 사이에 절연막이 개재되기 때문에 우수한 절연 내압을 확보할 수 있으며, 금속판을 통하여 보다 양호한 열 방출 특성을 가질 수 있는 이점이 있다.That is, the present invention has a structure in which an output element is mounted on a metal plate and a control chip is mounted on an insulating film by using an insulated metal substrate composed of a metal plate and an insulating film, and then metal wires are connected to the copper pattern layer formed on the insulating film. Such a structure does not require bonding between devices, and since an insulating film is interposed between the control chip and the metal plate, it is possible to secure excellent insulation breakdown voltage and have better heat dissipation characteristics through the metal plate.
금속판은 알루미늄 또는 구리/텅스텐을 사용하며, 그 두께는 0.4 내지 0.8㎜이다. 그리고 절연막은 통상적인 인쇄 회로 기판에 사용되는 재료를 사용할 수 있고, 그 두께는 100 내지 150㎛이다.The metal plate uses aluminum or copper / tungsten, the thickness of which is 0.4 to 0.8 mm. And the insulating film can use the material used for a conventional printed circuit board, and the thickness is 100-150 micrometers.
Description
본 발명은 파워 트랜지스터 패키지에 관한 것으로서, 보다 구체적으로는 절연 금속 기판을 이용하여 출력 소자와 제어 칩을 동시에 탑재한 파워 트랜지스터 패키지에 관한 것이다.The present invention relates to a power transistor package, and more particularly, to a power transistor package in which an output element and a control chip are mounted at the same time using an insulated metal substrate.
파워 트랜지스터의 일종으로서 출력 제어에 쓰이는 SMPS(Switching Mode Power Supply)용 패키지의 최근 동향은 출력 소자와 제어 칩을 한 패키지에 탑재하는 것이다. 이와 같이 서로 다른 소자를 한 패키지에 탑재하는데 있어서 주된 문제점은 출력 소자와 제어 칩의 내압이 상이하다는데 있다. 따라서 입력 전압에 대하여 어느 한쪽은 전기적으로 부도체가 되어야 하며, 일반적으로 출력 소자는 열 및 전기 전도도가 중요하므로 솔더(Solder)와 같은 전도성 접착제로 리드 프레임에 탑재시키고, 제어 칩은 세라믹 기판에 탑재한 후 이 세라믹 기판을 재차 리드 프레임에 탑재시키는 방법을 주로 사용하고 있다.A recent trend in packages for switching mode power supplies (SMPS) used for output control as a type of power transistor is to put the output elements and control chips in one package. The main problem in mounting such different devices in one package is that the breakdown voltages of the output device and the control chip are different. Therefore, one side should be electrically insulated with respect to the input voltage. In general, the output element is important for thermal and electrical conductivity, so it is mounted on the lead frame with a conductive adhesive such as solder, and the control chip is mounted on the ceramic substrate. Then, the method of mounting this ceramic substrate on a lead frame again is mainly used.
그러나 이와 같이 세라믹 기판을 이용한 방법은 제조 단가면에서 불리한 측면이 있기 때문에, 다음과 같은 방법이 채택되어 왔다.However, since the method using the ceramic substrate has a disadvantage in terms of manufacturing cost, the following method has been adopted.
도 1은 종래 기술의 실시예에 따른 파워 트랜지스터 패키지의 평면도이다.1 is a plan view of a power transistor package according to an embodiment of the prior art.
도 2는 도 1의 2-2 선 단면도이다.2 is a cross-sectional view taken along the line 2-2 of FIG.
도 1 및 도 2를 참조하면, 본 실시예는 동일한 리드 프레임(13)에 출력 소자(12)는 솔더와 같은 전도성 접착제(16)로, 제어 칩(11)은 비전도성 접착제(15)로 직접 탑재시키는 것이다. 이 방식은 전술한 세라믹 기판을 쓰지 않아도 되는 장점이 있으나, 제어 칩(11) 쪽의 고온 분위기에서의 절연 내압(Dielectric Strength) 확보가 관건이 된다. 또한 두 소자(11, 12) 간의 신호 전달을 위하여 미세 금속선(14)으로 본딩(Bonding)을 실시함에 있어서, 두 소자(11, 12)에 직접 본딩을 실시하기 때문에 출력 소자(12) 또는 제어 칩(11)에 손상을 줄 수 있는 문제점이 있다.1 and 2, in this embodiment, the output element 12 is in the same lead frame 13 with a conductive adhesive 16 such as solder, and the control chip 11 is directly with a non-conductive adhesive 15. It is mounted. This method has the advantage of not using the above-described ceramic substrate, but securing the dielectric strength in a high-temperature atmosphere at the control chip 11 becomes a key. In addition, in bonding the fine metal wires 14 to transfer the signals between the two elements 11 and 12, since the bonding is performed directly to the two elements 11 and 12, the output element 12 or the control chip may be used. There is a problem that can damage (11).
따라서 본 발명의 목적은, 상기 문제점을 해결하기 위하여 절연 금속 기판(Insulated Metal Substrate)을 이용하여 두 소자를 동시에 탑재시킴으로써 입력 전압에 대한 절연 내압을 확보함과 아울러, 소자 간에 직접 본딩이 불필요해지기 때문에 소자에 가해지는 손상을 방지할 수 있는 파워 트랜지스터 패키지를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems by mounting two devices at the same time by using an Insulated Metal Substrate to secure the insulation breakdown voltage against the input voltage and to eliminate direct bonding between the devices. Therefore, to provide a power transistor package that can prevent damage to the device.
도 1은 종래 기술의 실시예에 따른 파워 트랜지스터 패키지의 평면도.1 is a plan view of a power transistor package according to an embodiment of the prior art.
도 2는 도 1의 2-2 선 단면도.2 is a cross-sectional view taken along the line 2-2 of FIG.
도 3은 본 발명의 제1 실시예에 따른 절연 금속 기판을 갖는 파워 트랜지스터 패키지의 평면도.3 is a plan view of a power transistor package having an insulated metal substrate according to a first embodiment of the present invention;
도 4는 도 3의 4-4 선 단면도.4 is a cross-sectional view taken along line 4-4 of FIG.
도 5는 본 발명의 제2 실시예에 따른 절연 금속 기판을 갖는 파워 트랜지스터 패키지의 단면도.5 is a cross-sectional view of a power transistor package having an insulated metal substrate according to a second embodiment of the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
10, 20, 30 : 파워 트랜지스터 패키지10, 20, 30: power transistor package
11 : 제어 칩12 : 출력 소자11: control chip 12: output element
13 : 리드 프레임14 : 금속선13: lead frame 14: metal wire
15 : 비전도성 접착제16 : 전도성 접착제15 non-conductive adhesive 16 conductive adhesive
23 : 구리 패턴층27, 37 : 금속판23 copper pattern layer 27, 37 metal plate
28 : 절연막39 : 요홈28: insulating film 39: groove
상기 목적을 달성하기 위하여, 본 발명은 복수개의 본딩 패드를 갖는 출력 소자; 복수개의 본딩 패드를 가지며 상기 출력 소자를 제어하기 위한 제어 칩; 상기 출력 소자가 탑재되기 위한 금속판과, 상기 제어 칩이 탑재되기 위하여 상기 출력 소자가 탑재되는 부분을 제외한 상기 금속판의 전 상부면에 형성되는 절연막과, 상기 절연막 상부면에 형성되는 소정의 구리 패턴층을 포함하는 절연 금속 기판; 상기 출력 소자와 상기 절연 금속 기판의 금속판 사이에 개재되어 서로 고정시키기 위한 전도성 접착제; 상기 제어 칩과 상기 절연 금속 기판의 절연막 사이에 개재되어 서로 고정시키기 위한 비전도성 접착제; 상기 출력 소자의 본딩 패드 및 상기 제어 칩의 본딩 패드와 상기 절연 금속 기판의 구리 패턴층 간에 전기적 접속을 이루기 위한 금속선; 상기 출력 소자, 제어 칩, 금속선을 보호하기 위한 봉지 영역;In order to achieve the above object, the present invention provides an output device having a plurality of bonding pads; A control chip having a plurality of bonding pads for controlling the output element; A metal plate on which the output element is to be mounted, an insulating film formed on the entire upper surface of the metal plate except a portion on which the output element is mounted to mount the control chip, and a predetermined copper pattern layer formed on the upper surface of the insulating film An insulated metal substrate comprising a; A conductive adhesive interposed between the output element and the metal plate of the insulated metal substrate to fix each other; A non-conductive adhesive interposed between the control chip and the insulating film of the insulating metal substrate to fix each other; A metal wire for making an electrical connection between the bonding pad of the output element and the bonding pad of the control chip and the copper pattern layer of the insulating metal substrate; An encapsulation area for protecting the output element, the control chip, and the metal wire;
을 포함하는 파워 트랜지스터 패키지를 제공한다.It provides a power transistor package comprising a.
이하, 첨부 도면을 참조하여 본 발명의 두가지 실시예에 대하여 상세하게 설명하고자 한다.Hereinafter, two embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 제1 실시예에 따른 절연 금속 기판을 갖는 파워 트랜지스터 패키지의 평면도이다.3 is a plan view of a power transistor package having an insulated metal substrate according to a first embodiment of the present invention.
도 4는 도 3의 4-4 선 단면도이다.4 is a cross-sectional view taken along the line 4-4 of FIG.
도 3 및 도 4를 참조하면, 출력 소자(12)와 그를 제어하기 위한 제어 칩(11)은 복수개의 본딩 패드(Bonding Pad)를 가지며, 출력 소자(12)와 제어 칩(11)은 종래의 리드 프레임과 동일한 형상의 금속판(27) 상부면에 탑재된다. 그러나 출력 소자(12)는 금속판(27) 상부면의 일부에 직접 전도성의 접착제(16)를 개재하여 탑재되는데 반하여, 제어 칩(11)은 금속판(27) 상부에 절연막(28)과 소정의 구리 패턴층(23)이 형성된 상태에서 비전도성의 접착제(15)를 개재하여 탑재된다. 즉, 금속판(27) 상부에 절연막(28)이 형성되고 절연막(28) 상부에 다시 구리 패턴층(23)이 형성되나, 출력 소자(12)가 탑재되는 부분은 절연막(28)과 구리 패턴층(23)이 형성되지 않는다. 이와 같이 금속판(27)에 절연막(28)이 개재되어 구리 패턴층(23)이 형성된 기판 형태를 절연 금속 기판(Insulated Metal Substrate)이라고 부르기로 한다.3 and 4, the output element 12 and the control chip 11 for controlling the same have a plurality of bonding pads, and the output element 12 and the control chip 11 are conventional. It is mounted on the upper surface of the metal plate 27 having the same shape as the lead frame. However, the output element 12 is mounted on a part of the upper surface of the metal plate 27 via a conductive adhesive 16 directly, whereas the control chip 11 has an insulating film 28 and a predetermined copper on the metal plate 27. It is mounted through the nonconductive adhesive 15 in the state in which the pattern layer 23 was formed. That is, the insulating film 28 is formed on the metal plate 27 and the copper pattern layer 23 is formed on the insulating film 28 again, but the portion where the output element 12 is mounted is the insulating film 28 and the copper pattern layer. 23 is not formed. As described above, a substrate in which the insulating layer 28 is interposed on the metal plate 27 and the copper pattern layer 23 is formed is called an insulated metal substrate.
이와 같이 금속판(27)과 절연막(28)으로 이루어진 절연 금속 기판을 이용하여 출력 소자(12)는 금속판(27) 위에, 제어 칩(11)은 절연막(28) 위에 탑재시킨 후, 절연막(28) 위에 형성된 구리 패턴층(23)에 각각의 소자(11, 12)로부터 미세 금속선(14)을 연결함으로써 소자 상호간에 본딩을 할 필요가 없게 된다. 즉, 출력 소자(12)의 본딩 패드 및 제어 칩(11)의 본딩 패드와 절연 금속 기판의 구리 패턴층(23) 간에 금속선(14)으로 본딩함으로써, 두 소자 간에 서로 신호를 주고 받는 공통 배선을 형성해 준다. 그리고 나서 출력 소자(12), 제어 칩(11), 금속선(14)을 보호하기 위한 액상의 수지(도시되지 않음)로서 봉지하면 파워 트랜지스터 패키지(20)가 완성된다.As described above, the output element 12 is mounted on the metal plate 27 and the control chip 11 is mounted on the insulating film 28 by using an insulating metal substrate composed of the metal plate 27 and the insulating film 28. By connecting the fine metal wires 14 from the respective elements 11 and 12 to the copper pattern layer 23 formed above, there is no need for bonding between the elements. That is, by bonding the metal pad 14 between the bonding pad of the output element 12 and the bonding pad of the control chip 11 and the copper pattern layer 23 of the insulated metal substrate, a common wiring for transmitting and receiving signals between the two elements is formed. Form The power transistor package 20 is then completed by encapsulating it with a liquid resin (not shown) for protecting the output element 12, the control chip 11, and the metal wire 14.
금속판(27)은 알루미늄(Al) 또는 구리/텅스텐(Cu/W)을 사용하며, 절연막(28)은 통상적인 인쇄 회로 기판(PCB)에 사용되는 재료를 사용할 수 있다. 금속판(27)의 두께는 0.4 내지 0.8㎜이며, 절연막(28)의 두께는 100 내지 150㎛이다.The metal plate 27 uses aluminum (Al) or copper / tungsten (Cu / W), and the insulating film 28 may use a material used for a conventional printed circuit board (PCB). The thickness of the metal plate 27 is 0.4-0.8 mm, and the thickness of the insulating film 28 is 100-150 micrometers.
절연 금속 기판의 제조 공정을 보면, 우선 금속판(27)에 절연막(28)을 입힌 후, 그 위에 구리 박판(Copper Foil)을 부착한다. 그리고 나서 사진 식각(Photo Etching) 기술을 이용하여 각각의 소자가 탑재될 부위를 식각함으로써 절연 금속 기판을 제조할 수 있다.In the manufacturing process of the insulated metal substrate, first, the insulating film 28 is coated on the metal plate 27, and then a copper foil is attached thereto. Then, an insulating metal substrate may be manufactured by etching a portion where each device is to be mounted by using photo etching technology.
도 5는 본 발명의 제2 실시예에 따른 절연 금속 기판을 갖는 파워 트랜지스터 패키지의 단면도이다.5 is a cross-sectional view of a power transistor package having an insulated metal substrate according to a second embodiment of the present invention.
도 5를 참조하면, 절연 금속 기판의 금속판(37)의 하부면에 복수개의 요홈(39)이 형성된 것을 제외하고는 전술한 실시예의 경우와 그 구조가 동일하다. 이와 같이 금속판(37)의 하부면에 요홈(39)을 형성해 준 이유는, 금속판(37)을 통하여 열 방출이 이루어질 때 금속판(37)의 표면적을 증가시켜 줌으로써 대류 현상을 통한 열 방출이 보다 양호해지도록 하기 위함이다.Referring to FIG. 5, the structure is the same as in the above-described embodiment except that a plurality of grooves 39 are formed on the lower surface of the metal plate 37 of the insulated metal substrate. The reason why the groove 39 is formed on the lower surface of the metal plate 37 is that the heat release through the convection phenomenon is better by increasing the surface area of the metal plate 37 when heat is released through the metal plate 37. To do so.
따라서, 본 발명의 구조에 따르면, 절연 금속 기판을 이용하여 두 소자를 동시에 탑재시키므로써 입력 전압에 대한 절연 내압을 확보할 수 있기 때문에 전기적 절연성이 우수해지며, 두 소자 간에 직접 본딩이 불필요해지기 때문에 소자에 가해지는 손상을 방지할 수 있을 뿐만 아니라, 금속판을 통하여 보다 양호한 열 방출 특성을 가질 수 있는 이점이 있다.Therefore, according to the structure of the present invention, by mounting the two devices at the same time by using an insulating metal substrate it is possible to ensure the insulation breakdown voltage against the input voltage, it is excellent in electrical insulation, no need for direct bonding between the two devices Therefore, not only the damage to the device can be prevented, but also the advantage of having better heat dissipation characteristics through the metal plate.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960040667A KR19980021720A (en) | 1996-09-18 | 1996-09-18 | Power transistor package with insulated metal substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960040667A KR19980021720A (en) | 1996-09-18 | 1996-09-18 | Power transistor package with insulated metal substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980021720A true KR19980021720A (en) | 1998-06-25 |
Family
ID=66521217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960040667A Withdrawn KR19980021720A (en) | 1996-09-18 | 1996-09-18 | Power transistor package with insulated metal substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980021720A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101080629B1 (en) * | 2003-07-01 | 2011-11-08 | 프리스케일 세미컨덕터, 인크. | Electroless and immersion plating of integrated circuits using an activation plate |
-
1996
- 1996-09-18 KR KR1019960040667A patent/KR19980021720A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101080629B1 (en) * | 2003-07-01 | 2011-11-08 | 프리스케일 세미컨덕터, 인크. | Electroless and immersion plating of integrated circuits using an activation plate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6054759A (en) | Semiconductor chip and package with heat dissipation | |
JP3051011B2 (en) | Power module | |
US5541446A (en) | Integrated circuit package with improved heat dissipation | |
US5796159A (en) | Thermally efficient integrated circuit package | |
KR19990071661A (en) | Microwave hybrid integrated circuit | |
JP2004071670A (en) | Ic package, connecting structure and electronic apparatus | |
CN100562999C (en) | Circuit module | |
KR0158783B1 (en) | Multi-chip module with built-in electronic part | |
US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
US3936866A (en) | Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate | |
JPH08148839A (en) | Hybrid integrated circuit device | |
EP0878025B1 (en) | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate | |
US6101098A (en) | Structure and method for mounting an electric part | |
JP4020795B2 (en) | Semiconductor device | |
US5422515A (en) | Semiconductor module including wiring structures each having different current capacity | |
JPH08274228A (en) | Semiconductor mounting board, power semiconductor device and electronic circuit device | |
US6437430B2 (en) | Semiconductor apparatus and frame used for fabricating the same | |
KR20000071430A (en) | Electrical power component mounted by brazing on a support and corresponding mounting process | |
JPH04273150A (en) | Semiconductor device | |
KR19980021720A (en) | Power transistor package with insulated metal substrate | |
JP2002118215A (en) | Semiconductor device | |
CN114556554B (en) | Packaging structure and electronic equipment | |
KR102787140B1 (en) | Semiconductor and method of fabricating the same | |
JPH0613487A (en) | Multichip module | |
JP2867737B2 (en) | Hybrid integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19960918 |
|
PG1501 | Laying open of application | ||
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |