KR19980011544U

KR19980011544U - ATM multiplexer

Info

Publication number: KR19980011544U
Application number: KR2019960025051U
Authority: KR
Inventors: 권택근
Original assignee: 정장호; 엘지정보통신 주식회사
Priority date: 1996-08-20
Filing date: 1996-08-20
Publication date: 1998-05-25
Also published as: KR200157061Y1

Abstract

본 고안은 다중화 장치의 구성에 관한 것으로, 특히 ATM(Asynchronous Transfer Mode : 비동기 전송 방식)에 적당하도록 두 개의 입력 포트와 두 개의 출력 포트 만으로 구성된 단위 스위치 소자를 직렬로 연결한 ATM 다중화 장치에 관한 것이다.The present invention relates to the configuration of a multiplexer, and more particularly, to an ATM multiplexer in which a unit switch element composed of only two input ports and two output ports is connected in series so as to be suitable for ATM (Asynchronous Transfer Mode). .

본 고안의 목적은 단위 스위치를 직렬로 연결하고 각 단위 스위치에 입력 포트와 출력 포트를 각각 두 개씩 연결 구성한 다중화 장치를 제공하여 다중화 장치의 구성을 간단히 하고 확장이 용이하도록 하는 것이다.An object of the present invention is to provide a multiplexing device in which unit switches are connected in series and two input ports and two output ports are connected to each unit switch, thereby simplifying the configuration of the multiplexing device and making it easy to expand.

이에 따라, 본 고안에 의하면 단위 스위치가 직렬로 연결되므로 수천 포트의 다중화 장치를 구성할 경우 그 연결이 단순하고, 또한 원하는 속도의 인터페이스를 갖는 다중화 장치를 구성할 경우에도 직렬 연결되는 단위 스위치 수를 조절함으로써 가능하여 간단한 구성으로 확장이 용이해진다.Accordingly, according to the present invention, since the unit switches are connected in series, the connection is simple when configuring a multiplexing device of several thousand ports, and the number of unit switches connected in series is also required when configuring a multiplexing device having an interface of a desired speed. This can be done by adjustment, making it easy to expand in a simple configuration.

Description

ATM multiplexer

일반적으로 다중화 장치는 도 1에서 나타낸 바와 같이, 다수의 저속 데이타를 입력으로 받아 하나의 고속 데이타 출력으로 생성하거나 그 역의 과정을 수행하는 장치이다.In general, as shown in FIG. 1, the multiplexing device is a device that receives a plurality of low-speed data as inputs and generates one high-speed data output or vice versa.

예를 들어 155 Mbit/s의 4개 입력으로 하나의 622 Mbit/s 출력으로 변환하는 경우, 도 1에서 보인 바와 같이 P1, P2, P3, P4 에서 입력되는 155 Mbit/s 속도의 데이타를 P0 포트로 622 Mbit/s의 속도로 출력한다.For example, when four inputs of 155 Mbit / s are converted into one 622 Mbit / s output, as shown in FIG. 1, 155 Mbit / s speed data inputted from P1, P2, P3, and P4 is input to the P0 port. Output at 622 Mbit / s.

상기 다중화 장치의 내부 구성은 도 2에서 보인 바와 같이 버스 구조로 구성되는 것이 일반적이다.The internal structure of the multiplexing device is generally configured as a bus structure as shown in FIG.

여기서, 포트 P1, P2, P3, ..., Pn 에서 입력되는 저속 데이타는 버스를 통해 P0 포트로 출력된다. 따라서 버스와 입출력 포트 사이에 버스 인터페이스(BI)가 존재한다.Here, the low speed data input from the ports P1, P2, P3, ..., Pn is output to the P0 port through the bus. Therefore, a bus interface BI exists between the bus and the input / output port.

이와 같은 버스 구조의 다중화 장치에서 입력 포트 P1, P2, P3, ..., Pn을 통해 입력되는 데이타는 공통적으로 접속되는 버스를 공유해야 하므로 시분할(time-sharing) 방식으로 데이타가 이동하게 된다.In the multiplexing apparatus of such a bus structure, data input through the input ports P1, P2, P3, ..., Pn must share a bus to which they are commonly connected, so that data is moved in a time-sharing manner.

예를 들어, 버스에서는 0.1초 동안 P1에 입력된 데이타를 P0로 전달하고, 다음 0.1초 동안 P2에 입력된 데이타를 P0로 전달하는 방식을 취한다.For example, in the bus, the data input to P0 is transferred to P0 for 0.1 second, and then the data input to P2 is transferred to P0 for 0.1 second.

한편, 고성능 다중화 장치를 위한 그 내부 구성은 도 3에서 보인 바와 같이 소규모의 단위 스위치로 구성할 수 있다.On the other hand, the internal configuration for the high performance multiplexing device can be configured as a small unit switch as shown in FIG.

입력 포트 P1, P2, P3, ..., P8은 소규모의 단위 스위치 X1, X2, X3, X4에서 1차적으로 다중화되고, 다시 X5, X6을 통해 다시 다중화된다. 그리고 마지막으로 X7을 통해 다시 다중화된 데이타는 출력 포트 P0를 통해 출력된다. 이와 같은 구성은 마치 나무와 같은 구조를 가지므로 트리 구조라고 한다.Input ports P1, P2, P3, ..., P8 are primarily multiplexed at small unit switches X1, X2, X3, X4 and again multiplexed via X5, X6. Finally, the data multiplexed again through X7 is output through output port P0. Such a structure is called a tree structure because it has a structure like a tree.

이와 같은 구조의 공간 분할형 다중화 장치는 단위 스위치 X1, X2, X3, X4가 병렬로 데이타를 처리하므로, P1과 P2에 입력된 데이타를 X1에서 다중화하는 동안 P3과 P4에 입력된 데이타를 X2에서 다중화한다. 즉, 8개의 저속 입력 데이타는 P1, P2, ..., P8에서 입력되어 단위 스위치 X1, X2, X3, X4를 통해 4개의 데이타 흐름으로 합쳐지고 다시 X5, X6을 거치고 X7을 거쳐 최종적으로 하나의 데이타 흐름으로 변환되어 P0를 통해 출력된다.In this structure, since the unit switches X1, X2, X3, and X4 process data in parallel, the data input to P3 and P4 is converted from X2 while the data input to P1 and P2 are multiplexed at X1. Multiplex. That is, the eight low-speed input data are inputted at P1, P2, ..., P8 and merged into four data flows through the unit switches X1, X2, X3, X4, and again through X5, X6 and finally through X7. It is converted into the data flow of and output through P0.

그런데, 전술된 바와 같은 버스 구조의 다중화 장치에서 공유되는 버스의 처리율은 모든 입력 포트 P1, P2, P3, ..., Pn 처리율의 합보다 같거나 높아야 한다. 그러므로 버스 구조의 다중화 장치는 버스의 성능 보다 낮은 성능의 다중화 장치 구성에만 사용될 수 있다. 그리고, 버스에서 데이타를 정확하게 전달하기 위해 하나의 버스에 접속될 수 있는 버스 인터페이스(BI) 수에 한계가 있어 많은 포트를 갖는 다중화 장치의 구성에 적합하지 않다. 예를 들어, 초고속 데이타 처리를 위한 ATM 다중화 장치의 구성에서 155 Mbit/s 나 622 Mbit/s 의 표준 ATM 인터페이스를 1.5 Mbit/s 나 64Kbit/s 의 기존 전화망을 위한 인터페이스에 적합하도록 변환하고자 할 경우에 입출력 포트 수는 100∼1000개에 해당한다.However, the throughput of the bus shared in the multiplexing apparatus of the bus structure as described above should be equal to or higher than the sum of the throughputs of all the input ports P1, P2, P3, ..., Pn. Therefore, the multiplexing device of the bus structure can be used only in the multiplexing device configuration having a lower performance than that of the bus. In addition, there is a limit on the number of bus interfaces (BIs) that can be connected to one bus in order to accurately transmit data on the bus, which is not suitable for the configuration of a multiplexing device having many ports. For example, in the configuration of an ATM multiplexer for ultra-fast data processing, a standard ATM interface of 155 Mbit / s or 622 Mbit / s is converted to be suitable for an interface for an existing telephone network of 1.5 Mbit / s or 64 Kbit / s. The number of I / O ports corresponds to 100 to 1000.

또한, 도 3에서 보인 바와 같은 공간 분할 스위치 구조의 다중화 장치는 입출력 포트의 수가 커짐에 따라 단위 스위치의 연결이 복잡해진다. 예를 들어 1000개의 입력 포트를 하나의 출력 포트로 다중화하는 다중화 장치를 구성할 때, 2:1 다중화를 반복하게 되면 10단계의 복잡한 연결이 필요하다. 그런데, 이러한 구성에서 각각의 단위 스위치에서 병렬 처리하여 하나의 단위 스위치로 다시 입력하는 과정을 반복하므로 상호 동기를 맞추어야 하는데 연결의 길이가 서로 다름으로 인하여 실제 구성이 복잡해진다. 또한 고속 인터페이스에서 저속 인터페이스로 변환하는 역다중화 장치의 구성에 있어 단위 스위치는 3쌍의 입출력 포트를 가져야 한다.In addition, in the multiplexing apparatus of the space division switch structure as shown in FIG. 3, as the number of input / output ports increases, connection of a unit switch becomes complicated. For example, when constructing a multiplexing device that multiplexes 1000 input ports to one output port, repeating 2: 1 multiplexing requires 10 complex connections. However, in this configuration, the process of parallel processing is performed on each unit switch and input again into one unit switch. Therefore, synchronization is required. However, the actual configuration is complicated because the lengths of the connections are different. In addition, the unit switch must have three pairs of input / output ports in the configuration of the demultiplexer for converting from the high speed interface to the low speed interface.

이에 본 고안은 상기와 같은 문제점을 해결하기 위해 단위 스위치를 직렬로 연결하고 각 단위 스위치에 입력 포트와 출력 포트를 각각 두 개씩 연결 구성한 다중화 장치를 제공하여 다중화 장치의 구성을 간단히 하고 확장이 용이하도록 함을 목적으로 한다.In order to solve the above problems, the present invention provides a multiplexing device in which unit switches are connected in series and two input ports and two output ports are connected to each unit switch, so that the configuration of the multiplexing devices can be simplified and easily expanded. For the purpose of

상기 목적을 달성하기 위한 본 고안 ATM 다중화 장치는, 전체 데이타의 일부만을 다중화시키는 단위 스위치로써 다중화를 수행하는 ATM 다중화 장치에 있어서, 상기 단위 스위치를 다중화될 데이타의 수보다 하나 적은 수로 직렬 연결하고, 이에 다중화될 각 데이타를 입력하는 입력 포트와 바로 전 단위 스위치에서 다중화된 데이타를 입력하는 입력 포트의 두 개 입력 포트와, 다중화된 데이타를 다음 단위 스위치로 출력하는 출력 포트를 연결 구성하는 것을 특징으로 한다.The ATM multiplexing device of the present invention for achieving the above object, in the ATM multiplexing device to perform the multiplexing as a unit switch for multiplexing only a part of the entire data, the unit switch is connected in series by one less than the number of data to be multiplexed, In this connection, two input ports for inputting each data to be multiplexed, an input port for inputting multiplexed data from the previous unit switch, and an output port for outputting multiplexed data to the next unit switch are configured. do.

그리고, 본 고안에 의해 상기 각 단위 스위치에 역다중화된 데이타를 출력하는 출력 포트를 연결 구성하고, 역다중화될 데이타를 최초 입력하여 역다중화를 수행하는 단위 스위치를 부가 연결함으로써 역다중화 장치를 이루는 것이 가능하다.In addition, according to the present invention, a demultiplexing apparatus may be formed by connecting an output port for outputting demultiplexed data to each unit switch, and additionally connecting a unit switch for demultiplexing by first inputting data to be demultiplexed. It is possible.

도 1은 일반적인 다중화 장치의 구조도,1 is a structural diagram of a general multiplexing device;

도 2는 일반적인 버스 구조 다중화 장치의 구성도,2 is a block diagram of a general bus structure multiplexing apparatus;

도 3은 일반적인 공간 분할 스위치 구조 다중화 장치의 구성도,3 is a configuration diagram of a general space division switch structure multiplexing apparatus;

도 4는 본 고안 ATM 다중화 장치의 구성도,4 is a block diagram of an ATM multiplexing device of the present invention;

도 5는 본 고안에 의한 ATM 다중화/역다중화 장치의 구성도.5 is a block diagram of an ATM multiplexing / demultiplexing apparatus according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

P0∼Pn : 입출력 포트 BI-1∼BI-n : 버스 인터페이스P0 to Pn: I / O ports BI-1 to BI-n: Bus interface

X0∼X7 : 단위 스위치X0 to X7: unit switch

이하, 본 고안의 일실시예를 첨부 도면을 참조로 하여 좀 더 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

도 4 는 본 고안에 의한 ATM 다중화 장치의 구성도이고, 도 5는 본 고안에 의한 ATM 다중화/역다중화 장치의 구성도이다.4 is a configuration diagram of an ATM multiplexing apparatus according to the present invention, and FIG. 5 is a configuration diagram of an ATM multiplexing / demultiplexing apparatus according to the present invention.

도 4에 따른 ATM 다중화 장치의 구성을 먼저 살펴보면 다음과 같다.First, the configuration of the ATM multiplexing apparatus according to FIG. 4 will be described.

입력 포트 P1, P2, ..., P8은 종래 공간 분할 구조의 다중화 장치에서 사용된 것과 동일한 각 단위 스위치 소자의 입력 포트로 연결되고, 각 단위 스위치 X1, X2, ..., X7은 직렬로 연결된다. 최종 단위 스위치 X7에서의 출력은 P1, P2, ..., P8에서 입력된 데이타가 다중화되어 출력 포트 P0를 구성한다.Input ports P1, P2, ..., P8 are connected to the same input port of each unit switch element as used in the multiplexing apparatus of the conventional space division structure, and each unit switch X1, X2, ..., X7 is connected in series Connected. The output from the final unit switch X7 is multiplexed with the data input from P1, P2, ..., P8 to form output port P0.

즉, 본 발명에 의한 다중화 장치에서는 8개의 입력을 1개의 출력으로 다중화할 경우에 7개의 단위 스위치가 사용된다. 그리고, 단위 스위치 사이의 상호 연결은 6개이다. 이와 같은 구성 요소는 도 3에서 보인 다중화 장치와 동일하다.That is, in the multiplexing apparatus according to the present invention, seven unit switches are used when multiplexing eight inputs to one output. And there are six interconnections between unit switches. Such components are the same as the multiplexing device shown in FIG.

이에 대한 동작은 다음과 같이 이루어진다.This operation is performed as follows.

8개의 저속 데이타가 P1, P2, ..., P8로 각각 입력된다고 할 때, P1과 P2에서 입력되는 데이타는 X1에서 다중화되어 X2의 상위 입력 포트에 입력된다. 그리고 단위 스위치 X2에서는 P1과 P2에서 다중화된 데이타와 또다른 입력 포트 P3에서 입력된 데이타를 다중화하여 X3의 상위 입력 포트에 입력한다.When eight low-speed data are input to P1, P2, ..., P8, respectively, the data input at P1 and P2 are multiplexed at X1 and input to the upper input port of X2. In the unit switch X2, the data multiplexed at P1 and P2 and the data input at another input port P3 are multiplexed and input to the upper input port of X3.

이러한 과정을 반복함으로써 P0은 P1, P2, ..., P8의 입력 데이타가 모두 다중화된 고속의 데이타를 얻을 수 있게 된다.By repeating this process, P0 can obtain high-speed data obtained by multiplexing all input data of P1, P2, ..., P8.

이와 같은 본 고안 다중화 장치를 활용하여 구성한 역다중화 장치는 도 5에서 보는 바와 같이 간단하게 구성할 수 있다.The demultiplexing device constructed using the present invention multiplexing device can be simply configured as shown in FIG. 5.

여기에서는 8개의 저속 인터페이스 마다 2*2 단위 스위치가 사용된다.Here, a 2 * 2 unit switch is used for every eight low speed interfaces.

트리 구조의 종래 구성을 이용하여 다중화/역다중화 장치를 구성할 경우 3개의 입출력 포트가 필요한 점에 비하여 본 고안에서의 단위 스위치는 2개의 입출력 포트 만으로 구성되므로 구조가 단순하다.When the multiplexing / demultiplexing device is configured using the conventional structure of the tree structure, three input / output ports are required, whereas the unit switch of the present invention is simple because the unit switch is composed of only two input / output ports.

그 동작을 설명하면 다음과 같다.The operation is described as follows.

역다중화를 위해 P0의 입력 데이타는 X0의 입력 포트에 입력되어 목적지에 해당하는 단위 스위치에서 출력 포트로 전달되고, 그 외의 경우에는 오른쪽 단위 스위치 소자로 전달을 반복한다.For demultiplexing, the input data of P0 is input to the input port of X0 and transferred from the unit switch corresponding to the destination to the output port. Otherwise, the transfer is repeated to the right unit switch element.

그런데, 이때 저속 인터페이스(P1, P2, ..., P8) 중에서 데이타를 P0으로 전달할 경우에는 해당 단위 스위치에서 다중화 동작을 수행한다. 즉, 이때에는 다중화 장치가 되는 것이다.However, in this case, when data is transmitted to P0 among the low speed interfaces P1, P2, ..., P8, the corresponding unit switch performs a multiplexing operation. That is, at this time, it becomes a multiplexing device.

예를 들어 P0에서 P2로 데이타를 역다중화하여 보낼 경우, P0의 입력 포트로 데이타를 보낸다. 이는 X0에서 P1으로 전달되지 않을 데이타이므로 X1로 그냥 보내지고, X1에서는 P2에 전달될 데이타이므로 P2로 출력되고, 오른쪽 X2에는 데이타를 전달하지 않는다.For example, when demultiplexing data from P0 to P2, data is sent to the input port of P0. This is the data that will not be transferred from X0 to P1, so it is just sent to X1, and in X1, it is output to P2 because it is to be transferred to P2.

그리고, 반대로 P3에서 P0으로 데이타를 다중화하여 보낼 경우, X2는 X1로부터 데이타가 입력되지 않으면 P3의 데이타를 X3으로 전달하고, 이어 X3에서는 P4의 데이타와 P3의 데이타를 다중화하여 X4로 전달한다. 이와 같은 동작으로 P0의 다중화된 데이타가 생성된다.On the contrary, when multiplexing the data from P3 to P0, X2 transfers the data of P3 to X3 if no data is input from X1, and then X3 multiplexes the data of P4 and P3 to X4. This operation produces multiplexed data of P0.

이상에서 살펴본 바와 같이 본 고안에 따르면, 단위 스위치가 직렬로 연결되므로 수천 포트의 다중화 장치를 구성할 경우에 그 연결이 단순하고, 또한 원하는 속도의 인터페이스를 갖는 다중화 장치를 구성할 경우에 직렬 연결되는 단위 스위치 수를 조절함으로써 가능하다. 예를 들어 155 Mbit/s로 다중화되는 1.5 Mbit/s 인터페이스 100개를 갖는 다중화 장치는 100개의 단위 스위치 소자의 직렬 연결로 구성하고, 25 Mbit/s 인터페이스를 갖기 위해서는 6개의 단위 소자를 직렬로 연결하여 구성하면 된다.As described above, according to the present invention, since the unit switches are connected in series, the connection is simple when configuring a multiplexing device of several thousand ports, and when the multiplexing device having an interface having a desired speed is connected in series. By adjusting the number of unit switches. For example, a multiplexing device with 100 1.5 Mbit / s interfaces multiplexed at 155 Mbit / s consists of a series connection of 100 unit switch elements, and 6 unit elements in series to have a 25 Mbit / s interface. This can be configured.

Claims

An ATM multiplexing device for performing multiplexing as a unit switch for multiplexing only a part of entire data,

Two input ports for serially connecting the unit switches X1 to X7 to one less than the number of data to be multiplexed, input ports for inputting each data to be multiplexed, and input ports for multiplexing data from the previous unit switch. And a port and an output port for outputting multiplexed data to a next unit switch.

The demultiplexer is connected to each of the unit switches X1 to X7 by connecting an output port for outputting demultiplexed data, and additionally connecting a unit switch X0 for demultiplexing by first inputting data to be demultiplexed. ATM multiplexing device, characterized in that forming.