[go: up one dir, main page]

KR102890995B1 - Wafer etching method - Google Patents

Wafer etching method

Info

Publication number
KR102890995B1
KR102890995B1 KR1020230063283A KR20230063283A KR102890995B1 KR 102890995 B1 KR102890995 B1 KR 102890995B1 KR 1020230063283 A KR1020230063283 A KR 1020230063283A KR 20230063283 A KR20230063283 A KR 20230063283A KR 102890995 B1 KR102890995 B1 KR 102890995B1
Authority
KR
South Korea
Prior art keywords
oxide etching
etching step
oxide
deposition step
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230063283A
Other languages
Korean (ko)
Other versions
KR20240165752A (en
Inventor
김남헌
Original Assignee
나이스 스타 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나이스 스타 코퍼레이션 filed Critical 나이스 스타 코퍼레이션
Priority to KR1020230063283A priority Critical patent/KR102890995B1/en
Priority to PCT/KR2024/006331 priority patent/WO2024237581A1/en
Publication of KR20240165752A publication Critical patent/KR20240165752A/en
Application granted granted Critical
Publication of KR102890995B1 publication Critical patent/KR102890995B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H10P50/242—
    • H10P50/28—
    • H10P50/283—
    • H10P50/691—
    • H10P50/692—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)

Abstract

본 발명은 웨이퍼 식각방법에 관한 것으로, 비정질 탄소 막(Amorphous Carbon Layer, ACL)층이 형성된 웨이퍼에 카본층을 형성하는 카본 증착 단계; 상기 카본층이 형성된 상기 웨이퍼를 옥사이드 에칭하는 옥사이드 에칭 단계;를 포함하는 것을 특징으로 하는 것이다. The present invention relates to a wafer etching method, characterized by including a carbon deposition step of forming a carbon layer on a wafer on which an amorphous carbon layer (ACL) layer is formed; and an oxide etching step of oxide-etching the wafer on which the carbon layer is formed.

Description

웨이퍼 식각방법 {Wafer etching method}Wafer etching method

본 발명은 웨이퍼 식각방법에 관한 것으로, 더욱 상세하게는 비정질 탄소 막(ACL)층이 형성된 웨이퍼에 카본층을 증착한 이후에 옥사이드 에칭을 진행함에 따라 선택비를 향상시키면서 웨이퍼 식각을 수행할 수 있는 웨이퍼 식각방법에 관한 것이다. The present invention relates to a wafer etching method, and more particularly, to a wafer etching method capable of performing wafer etching while improving selectivity by depositing a carbon layer on a wafer having an amorphous carbon film (ACL) layer formed thereon and then performing oxide etching.

일반적으로 반도체를 제조하는 공정에서는 균일성을 확보하는 것이 매우 중요하며, 반도체의 제조 공정 중 식각(etching) 공정에서 반도체의 균일성이 확보되거나 조절될 수 있다. In general, it is very important to ensure uniformity in the semiconductor manufacturing process, and the uniformity of the semiconductor can be secured or controlled in the etching process during the semiconductor manufacturing process.

반도체의 식각 공정에서는 웨이퍼를 식각할 수 있으며, 웨이퍼의 식각 공정은 플라즈마 챔버 내부에서 진행될 수 있다. 플라즈마 챔버는 내부의 반응 공간 내에 플라즈마를 형성시키고, 상기 플라즈마를 이용하여 반도체의 식각 공정을 수행하게 된다. 웨이퍼의 식각 공정에서는 SiO2의 식각과 포토레지스트(PR), ACL(amorphous carbon layer) 등과 같은 마스크의 식각이 진행될 수 있다.In the semiconductor etching process, wafers can be etched, and the wafer etching process can be performed inside a plasma chamber. The plasma chamber forms plasma within a reaction space inside the chamber and performs the semiconductor etching process using the plasma. The wafer etching process can include etching of SiO 2 and etching of masks such as photoresist (PR) and amorphous carbon layer (ACL).

한편, 임계크기(CD, critical dimension)가 작으면서 깊은 홀을 형성하는 Small CD deep contact hole의 식각을 진행할 때, 낮은 식각속도로 식각을 진행하면, 수직 에치 프로파일(vertical etch profile)을 얻기 용이할 수 있다. 그러나 식각속도를 낮추면, 식각 공정의 시간이 오래 걸리게 되는 문제점이 있다. Meanwhile, when etching small CD deep contact holes, which form deep holes with small critical dimensions (CDs), a low etch rate can facilitate obtaining a vertical etch profile. However, a lower etch rate has the disadvantage of making the etching process take longer.

반대로, 식각속도가 빨라지면 테이퍼 형태의 에치 프로파일(tapered etch profile)이 형성될 수 있다. 따라서 식각속도를 크게 낮추지 않으면서, 수직 에치 프로파일(vertical etch profile)을 얻을 수 있는 웨이퍼 식각방법이 필요한 실정이다. Conversely, an increased etching rate can result in the formation of a tapered etch profile. Therefore, a wafer etching method capable of achieving a vertical etch profile without significantly reducing the etching rate is needed.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 더욱 상세하게는 비정질 탄소 막(ACL)층이 형성된 웨이퍼에 카본층을 증착한 이후에 옥사이드 에칭을 진행함에 따라 선택비를 향상시키면서 웨이퍼 식각을 수행할 수 있는 웨이퍼 식각방법에 관한 것이다. The present invention is intended to solve the above-described problem, and more specifically, relates to a wafer etching method capable of performing wafer etching while improving selectivity by depositing a carbon layer on a wafer having an amorphous carbon film (ACL) layer formed thereon and then performing oxide etching.

상술한 문제점을 해결하기 위한 본 발명의 웨이퍼 식각방법은, 옥사이드(SiO2)가 형성되고, 상기 옥사이드(SiO2) 상부에 비정질 탄소 막(Amorphous Carbon Layer, ACL)층이 형성된 웨이퍼에 카본층을 형성하는 카본 증착 단계; 상기 카본층이 형성된 상기 웨이퍼의 옥사이드(SiO2)를 에칭하는 옥사이드 에칭 단계;를 포함하며, 상기 카본 증착 단계 이후, CS2층을 형성하는 CS2 증착 단계를 더 포함하며, 상기 옥사이드 에칭 단계는 상기 CS2 증착 단계 이후 진행되며, 상기 옥사이드 에칭 단계에서 상기 CS2층은 마스크 역할을 하는 것을 특징으로 하는 것이다. The wafer etching method of the present invention for solving the above-described problem includes a carbon deposition step of forming a carbon layer on a wafer on which an oxide (SiO2) is formed and an amorphous carbon layer (ACL) layer is formed on top of the oxide (SiO2); an oxide etching step of etching the oxide (SiO2) of the wafer on which the carbon layer is formed; and further includes a CS2 deposition step of forming a CS2 layer after the carbon deposition step, wherein the oxide etching step is performed after the CS2 deposition step, and the CS2 layer serves as a mask in the oxide etching step.

상술한 문제점을 해결하기 위한 본 발명의 웨이퍼 식각방법의 상기 카본 증착 단계에서 사용되는 가스는 C4F8일 수 있다. The gas used in the carbon deposition step of the wafer etching method of the present invention to solve the above-described problem may be C 4 F 8 .

상술한 문제점을 해결하기 위한 본 발명의 웨이퍼 식각방법의 상기 카본 증착 단계에서 사용되는 가스는, fluorocarbon 계열(CxFy)의 가스, fluorohydrocarbon 계열(CxHyFz)의 가스, 탄화수소 계열(CxHy)의 가스, NH3 중 어느 하나 이상을 포함할 수 있다. The gas used in the carbon deposition step of the wafer etching method of the present invention to solve the above-described problem may include at least one of a fluorocarbon series (C x F y ) gas, a fluorohydrocarbon series (C x H y F z ) gas, a hydrocarbon series (C x H y ) gas, and NH3.

상술한 문제점을 해결하기 위한 본 발명의 웨이퍼 식각방법의 플라즈마 챔버 내부에 압력(p), 부피(V), 유량(Q)이 형성될 때, 유효 펌프 속도(S)는 유량(Q)/압력(p)이고, 잔류 시간(t)은 압력(p)*부피(V)/유량(Q)이며, 상기 카본 증착 단계에서의 잔류 시간(t1)은 상기 옥사이드 에칭 단계에서의 잔류 시간(t3) 보다 크고, 상기 카본 증착 단계에서의 유효 펌프 속도(S1)는 상기 옥사이드 에칭 단계에서의 유효 펌프 속도(S3) 보다 작을 수 있다. When pressure (p), volume (V), and flow rate (Q) are formed inside the plasma chamber of the wafer etching method of the present invention to solve the above-described problem, the effective pump speed (S) is flow rate (Q)/pressure (p), and the residence time (t) is pressure (p)*volume (V)/flow rate (Q), and the residence time (t1) in the carbon deposition step may be greater than the residence time (t3) in the oxide etching step, and the effective pump speed (S1) in the carbon deposition step may be less than the effective pump speed (S3) in the oxide etching step.

상술한 문제점을 해결하기 위한 본 발명의 웨이퍼 식각방법의 상기 옥사이드 에칭 단계는, 제1옥사이드 에칭 단계와, 잔류 시간(t)과 유효 펌프 속도(S)가 상기 제1옥사이드 에칭 단계와 다르게 형성되는 제2옥사이드 에칭 단계를 포함하며, 상기 카본 증착 단계에서의 잔류 시간(t1)은 상기 제1옥사이드 에칭 단계에서의 잔류 시간(t31) 보다 크고, 상기 제1옥사이드 에칭 단계에서의 잔류 시간(t31)은 상기 제2옥사이드 에칭 단계에서의 잔류 시간(t32) 보다 크고, 상기 카본 증착 단계에서의 유효 펌프 속도(S1)는 상기 제1옥사이드 에칭 단계에서의 유효 펌프 속도(S31)보다 작고, 상기 제1옥사이드 에칭 단계에서의 유효 펌프 속도(S31)는 상기 제2옥사이드 에칭 단계에서의 유효 펌프 속도(S32) 보다 작을 수 있다. The oxide etching step of the wafer etching method of the present invention for solving the above-described problem includes a first oxide etching step and a second oxide etching step in which a retention time (t) and an effective pumping speed (S) are formed differently from those of the first oxide etching step, and the retention time (t1) in the carbon deposition step is greater than the retention time (t31) in the first oxide etching step, the retention time (t31) in the first oxide etching step is greater than the retention time (t32) in the second oxide etching step, the effective pumping speed (S1) in the carbon deposition step is less than the effective pumping speed (S31) in the first oxide etching step, and the effective pumping speed (S31) in the first oxide etching step may be less than the effective pumping speed (S32) in the second oxide etching step.

삭제delete

상술한 문제점을 해결하기 위한 본 발명의 웨이퍼 식각방법의 상기 CS2 증착 단계에서 사용되는 가스는, COS(황화카르보닐) 가스일 수 있다. The gas used in the CS 2 deposition step of the wafer etching method of the present invention to solve the above-described problem may be COS (carbonyl sulfide) gas.

상술한 문제점을 해결하기 위한 본 발명의 웨이퍼 식각방법의 플라즈마 챔버 내부에 압력(p), 부피(V), 유량(Q)이 형성될 때, 유효 펌프 속도(S)는 유량(Q)/압력(p)이고, 잔류 시간(t)은 압력(p)*부피(V)/유량(Q)이며, 상기 카본 증착 단계에서의 잔류 시간(t1)은 상기 CS2 증착 단계에서의 잔류 시간(t2) 보다 크고, 상기 CS2 증착 단계에서의 잔류 시간(t2)은 상기 옥사이드 에칭 단계에서의 잔류 시간(t3) 보다 크며, 상기 카본 증착 단계에서의 유효 펌프 속도(S1)는 상기 CS2 증착 단계에서의 유효 펌프 속도(S2) 보다 작고, 상기 CS2 증착 단계에서의 유효 펌프 속도(S2)는 상기 옥사이드 에칭 단계에서의 유효 펌프 속도(S3) 보다 작을 수 있다. When pressure (p), volume (V), and flow rate (Q) are formed inside the plasma chamber of the wafer etching method of the present invention to solve the above-described problem, the effective pump speed (S) is flow rate (Q)/pressure (p), and the residence time (t) is pressure (p)*volume (V)/flow rate (Q), and the residence time (t1) in the carbon deposition step is greater than the residence time (t2) in the CS 2 deposition step, the residence time (t2) in the CS 2 deposition step is greater than the residence time (t3) in the oxide etching step, and the effective pump speed (S1) in the carbon deposition step is less than the effective pump speed (S2) in the CS 2 deposition step, and the effective pump speed (S2) in the CS 2 deposition step may be less than the effective pump speed (S3) in the oxide etching step.

상술한 문제점을 해결하기 위한 본 발명의 웨이퍼 식각방법의 상기 옥사이드 에칭 단계는, 제1옥사이드 에칭 단계와, 잔류 시간(t)과 유효 펌프 속도(S)가 상기 제1옥사이드 에칭 단계와 다르게 형성되는 제2옥사이드 에칭 단계를 포함하며, 상기 카본 증착 단계에서의 잔류 시간(t1)은 상기 CS2 증착 단계에서의 잔류 시간(t2) 보다 크고, 상기 CS2 증착 단계에서의 잔류 시간(t2)은 상기 제1옥사이드 에칭 단계에서의 잔류 시간(t31) 보다 크며, 상기 제1옥사이드 에칭 단계에서의 잔류 시간(t31)은 상기 제2옥사이드 에칭 단계에서의 잔류 시간(t32) 보다 크고, 상기 카본 증착 단계에서의 유효 펌프 속도(S1)는 상기 CS2 증착 단계에서의 유효 펌프 속도(S2) 보다 작고, 상기 CS2 증착 단계에서의 유효 펌프 속도(S2)는 상기 제1옥사이드 에칭 단계에서의 유효 펌프 속도(S31)보다 작으며, 상기 제1옥사이드 에칭 단계에서의 유효 펌프 속도(S31)는 상기 제2옥사이드 에칭 단계에서의 유효 펌프 속도(S32) 보다 작을 수 있다. The oxide etching step of the wafer etching method of the present invention for solving the above-described problem includes a first oxide etching step and a second oxide etching step in which a retention time (t) and an effective pumping speed (S) are formed differently from those of the first oxide etching step, and the retention time (t1) in the carbon deposition step is greater than the retention time (t2) in the CS 2 deposition step, the retention time (t2) in the CS 2 deposition step is greater than the retention time (t31) in the first oxide etching step, the retention time (t31) in the first oxide etching step is greater than the retention time (t32) in the second oxide etching step, the effective pumping speed (S1) in the carbon deposition step is less than the effective pumping speed (S2) in the CS 2 deposition step, the effective pumping speed (S2) in the CS 2 deposition step is less than the effective pumping speed (S31) in the first oxide etching step, and the first oxide The effective pumping speed (S31) in the etching step may be smaller than the effective pumping speed (S32) in the second oxide etching step.

본 발명은 웨이퍼 식각방법에 관한 것으로, 비정질 탄소 막(ACL)층이 형성된 웨이퍼에 카본층을 증착한 이후에 옥사이드 에칭을 진행함에 따라 선택비를 향상시키면서 웨이퍼 식각을 수행할 수 있는 장점이 있다. The present invention relates to a wafer etching method, which has the advantage of being able to perform wafer etching while improving selectivity by depositing a carbon layer on a wafer having an amorphous carbon film (ACL) layer formed thereon and then performing oxide etching.

또한, 본 발명은 비정질 탄소 막(ACL)층이 형성된 웨이퍼에 카본층을 증착하고, CS2층을 증착한 이후에 옥사이드 에칭을 진행함에 따라 선택비를 향상시키면서 웨이퍼 식각을 수행할 수 있는 장점이 있다. In addition, the present invention has an advantage in that wafer etching can be performed while improving selectivity by depositing a carbon layer on a wafer having an amorphous carbon film (ACL) layer formed thereon, and then performing oxide etching after depositing a CS 2 layer.

이와 함께, 본 발명은 높은 종횡비(HARC, high aspect ratio contact)가 요구되는 Small CD HARC etching 에서 식각깊이가 증가할수록 잔류 시간(t)을 감소시키고, 유효 펌프 속도(S)를 증가시킴에 따라 효과적인 수직 옥사이드 에치 프로파일(vertical oxide etch profile)을 얻을 수 있는 장점이 있다. In addition, the present invention has the advantage of being able to obtain an effective vertical oxide etch profile by reducing the residence time (t) and increasing the effective pump speed (S) as the etch depth increases in small CD HARC etching requiring a high aspect ratio contact (HARC).

도 1은 본 발명의 실시 예에 따라 웨이퍼에 비정질 탄소 막(Amorphous Carbon Layer, ACL)층, 하드디스크(SiON), 포토레지스트(PR)가 형성된 것을 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따라 포토레지스트(PR)와 하드디스크(SiON)가 제거된 이후에 비정질 탄소 막(Amorphous Carbon Layer, ACL)층에 카본층과 CS2층이 형성된 것을 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 웨이퍼 식각방법을 나타내는 공정도이다.
도 4는 식각 깊이(etch depth)와 유효 펌프 속도(S) / 잔류 시간(t)의 값의 관계를 나타내는 도면이다.
도 5는 잔류 시간(t)에 따른 임계 크기(CD)의 변화량을 나타내는 도면이다.
도 6(a), 도 6(b), 도 6(c), 도 6(d)는 공정이 진행될 때, 유효 펌프 속도(S)와 잔류 시간(t)이 변하는 방향을 나타내는 도면이다.
도 7은 본 발명의 실시 예에 따른 카본 증착 단계, CS2 증착 단계, 옥사이드 에칭 단계에서의 잔류 시간(t)과 유효 펌프 속도를 나타내는 도면이다.
도 8은 본 발명의 실시 예에 따른 카본 증착 단계, CS2 증착 단계, 제1옥사이드 에칭 단계, 제2옥사이드 에칭 단계에서의 잔류 시간(t)과 유효 펌프 속도를 나타내는 도면이다.
도 9는 본 발명의 실시 예에 따라 카본 증착 단계에서 카본층을 형성시키고, CS2 증착 단계에서 CS2층을 형성시킨 이후 옥사이드 에칭을 진행하는 것을 나타내는 도면이다. FIG. 1 is a drawing showing that an amorphous carbon layer (ACL), a hard disk (SiON), and a photoresist (PR) are formed on a wafer according to an embodiment of the present invention.
FIG. 2 is a drawing showing that a carbon layer and a CS 2 layer are formed on an amorphous carbon layer (ACL) layer after photoresist (PR) and hard disk (SiON) are removed according to an embodiment of the present invention.
Figure 3 is a process diagram showing a wafer etching method according to an embodiment of the present invention.
Figure 4 is a diagram showing the relationship between the etch depth and the value of effective pump speed (S) / residence time (t).
Figure 5 is a diagram showing the change in critical size (CD) according to the residual time (t).
Figures 6(a), 6(b), 6(c), and 6(d) are drawings showing the direction in which the effective pump speed (S) and the residence time (t) change as the process progresses.
FIG. 7 is a diagram showing the residence time (t) and effective pump speed in the carbon deposition step, CS 2 deposition step, and oxide etching step according to an embodiment of the present invention.
FIG. 8 is a diagram showing the residence time (t) and effective pump speed in the carbon deposition step, CS 2 deposition step, first oxide etching step, and second oxide etching step according to an embodiment of the present invention.
FIG. 9 is a drawing showing that, according to an embodiment of the present invention, a carbon layer is formed in a carbon deposition step, a CS 2 layer is formed in a CS 2 deposition step, and then oxide etching is performed.

본 명세서는 본 발명의 권리범위를 명확히 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 실시할 수 있도록, 본 발명의 원리를 설명하고, 실시 예들을 개시한다. 개시된 실시 예들은 다양한 형태로 구현될 수 있다.This specification clarifies the scope of the present invention and explains the principles of the invention and discloses embodiments thereof to enable those skilled in the art to practice the invention. The disclosed embodiments may be implemented in various forms.

본 발명의 다양한 실시 예에서 사용될 수 있는 "포함한다" 또는 "포함할 수 있다" 등의 표현은 발명(disclosure)된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 발명의 다양한 실시예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Expressions such as “includes” or “may include” that may be used in various embodiments of the present invention indicate the existence of the disclosed function, operation, or component, etc., and do not limit one or more additional functions, operations, or components, etc. In addition, in various embodiments of the present invention, it should be understood that terms such as “includes” or “has” are intended to specify the existence of a feature, number, step, operation, component, part, or combination thereof described in the specification, and do not exclude in advance the possibility of the existence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.

어떤 구성요소가 다른 구성요소에 "연결되어, 결합되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결 또는 결합되어 있을 수도 있지만, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 결합되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.When a component is referred to as being "connected, coupled" to another component, it should be understood that while the component may be directly connected or coupled to the other component, there may also be a new component between the component and the other component. Conversely, when a component is referred to as being "directly connected" or "directly coupled" to another component, it should be understood that no new component exists between the component and the other component.

본 명세서에서 사용되는 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms "first," "second," etc., used herein may be used to describe various components, but the components should not be limited by the terms. The terms are used solely to distinguish one component from another.

본 발명은 웨이퍼 식각방법에 관한 것으로, 비정질 탄소 막(ACL)층이 형성된 웨이퍼에 카본층을 증착한 이후에 옥사이드 에칭을 진행함에 따라 선택비를 향상시키면서 웨이퍼 식각을 수행할 수 있는 웨이퍼 식각방법에 관한 것이다. The present invention relates to a wafer etching method, and more particularly, to a wafer etching method capable of performing wafer etching while improving selectivity by depositing a carbon layer on a wafer having an amorphous carbon film (ACL) layer formed thereon and then performing oxide etching.

본 발명의 실시 예에 따른 웨이퍼 식각방법은 임계크기(CD, critical dimension)가 작으면서 깊은 홀을 형성하는 Small CD deep contact hole의 식각에 사용될 수 있는 것이다. A wafer etching method according to an embodiment of the present invention can be used to etch a small CD deep contact hole that forms a deep hole with a small critical dimension (CD).

구체적으로, 본 발명의 실시 예에 따른 웨이퍼 식각방법은 높은 종횡비(HARC, high aspect ratio contact)가 요구되는 Small CD HARC etching 에 사용될 수 있다. 다만, 이에 한정되지는 않으며, 본 발명의 실시 예에 따른 웨이퍼 식각방법은 다양한 웨이퍼 식각 공정에 사용될 수 있음은 물론이다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다. Specifically, the wafer etching method according to an embodiment of the present invention can be used for small CD HARC etching that requires a high aspect ratio contact (HARC). However, the present invention is not limited thereto, and the wafer etching method according to an embodiment of the present invention can of course be used in various wafer etching processes. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings.

도 1을 참조하면, 본 발명의 실시 예에 따른 웨이퍼(110)를 식각하기 위해, 상기 웨이퍼(110)에 비정질 탄소 막(Amorphous Carbon Layer, ACL)층(120), 하드디스크(SiON)(130), 포토레지스트(PR)(140)가 형성될 수 있다. Referring to FIG. 1, in order to etch a wafer (110) according to an embodiment of the present invention, an amorphous carbon layer (ACL) layer (120), a hard disk (SiON) (130), and a photoresist (PR) (140) may be formed on the wafer (110).

도 2를 참조하면, 본 발명의 실시 예에 따른 웨이퍼 식각방법은 상기 포토레지스트(PR)(140)가 제거되고, 하드디스크(SiON)(130)가 제거된 이후에, 상기 비정질 탄소 막(Amorphous Carbon Layer, ACL)층(120)에 옥사이드 에칭을 진행할 때 적용되는 웨이퍼 식각 방법일 수 있다. Referring to FIG. 2, a wafer etching method according to an embodiment of the present invention may be a wafer etching method applied when oxide etching is performed on the amorphous carbon layer (ACL) layer (120) after the photoresist (PR) (140) is removed and the hard disk (SiON) (130) is removed.

다만, 이에 한정되지는 않으며, 본 발명의 실시 예에 따른 웨이퍼 식각방법은 상기 비정질 탄소 막(Amorphous Carbon Layer, ACL)층(120)에 하드디스크(SiON)(130)가 일부 남아있는 상태에서도 진행될 수 있다. However, it is not limited thereto, and the wafer etching method according to an embodiment of the present invention can be performed even in a state where a portion of the hard disk (SiON) (130) remains on the amorphous carbon layer (ACL) layer (120).

또한, 본 발명의 실시 예에 따른 상기 웨이퍼(110)는 상기 비정질 탄소 막(Amorphous Carbon Layer, ACL)층(120), 상기 하드디스크(SiON)(130), 상기 포토레지스트(PR)(140)가 형성된 것으로 한정되지는 않으며, 상기 웨이퍼(110)는 다양한 막층이 형성될 수 있다. 가령, 상기 포토레지스트(PR)(140)와 상기 하드디스크(SiON)(130) 사이에는 반사 방지막(Bottom Anti-Reflective Coating, BARC)층이 형성될 수도 있다. In addition, the wafer (110) according to the embodiment of the present invention is not limited to having the amorphous carbon layer (ACL) layer (120), the hard disk (SiON) (130), and the photoresist (PR) (140) formed thereon, and various film layers may be formed on the wafer (110). For example, a bottom anti-reflective coating (BARC) layer may be formed between the photoresist (PR) (140) and the hard disk (SiON) (130).

도 3을 참조하면, 본 발명의 실시 예에 따른 웨이퍼 식각방법은 카본 증착 단계(S110)와 옥사이드 에칭 단계(S130)를 포함한다. Referring to FIG. 3, a wafer etching method according to an embodiment of the present invention includes a carbon deposition step (S110) and an oxide etching step (S130).

도 2를 참조하면, 상기 카본 증착 단계(S110)는 비정질 탄소 막(Amorphous Carbon Layer, ACL)층(120)이 형성된 웨이퍼(110)에 카본층(150)을 형성하는 단계이다. Referring to FIG. 2, the carbon deposition step (S110) is a step of forming a carbon layer (150) on a wafer (110) on which an amorphous carbon layer (ACL) layer (120) is formed.

상기 비정질 탄소 막층(120)은 탄소(Carbon)로 이루어져 있기 때문에, O2를 포함하는 fluorocarbon 계열(CxFy)의 가스, fluorohydrocarbon 계열(CxHyFz)의 가스, 탄화수소 계열(CxHy)의 가스로 식각을 진행하면, 상기 비정질 탄소 막층(120)에 faceting이나 erosion이 발생할 수 있다. Since the above amorphous carbon film layer (120) is made of carbon, when etching is performed with a fluorocarbon series (C x F y ) gas containing O 2 , a fluorohydrocarbon series (C x H y F z ) gas, or a hydrocarbon series (C x H y ) gas, faceting or erosion may occur in the amorphous carbon film layer (120).

조금 더 구체적으로, SiO2로 이루어진 상기 웨이퍼(110) 식각시 발생하는 O2가 탄소(carbon)와 반응함에 따라 상기 비정질 탄소 막층(120)에 faceting이나 erosion이 발생할 수 있으며, 이에 따라 수직 옥사이드 에치 프로파일(vertical oxide etch profile)을 형성하기 어렵게 될 수 있다. More specifically, when the O 2 generated during the etching of the wafer (110) made of SiO 2 reacts with carbon, faceting or erosion may occur in the amorphous carbon film layer (120), and thus it may become difficult to form a vertical oxide etch profile.

이를 위해 상기 카본 증착 단계(S110)에서는 상기 비정질 탄소 막층(120)에 상기 카본층(150)을 형성할 수 있다. 상기 카본 증착 단계(S110)에서 상기 카본층(150)을 형성하기 위해 사용되는 가스는 C4F8일 수 있으며, C4F8를 통해 상기 비정질 탄소 막층(120)에 상기 카본층(150)을 형성할 수 있다. To this end, in the carbon deposition step (S110), the carbon layer (150) can be formed on the amorphous carbon film layer (120). The gas used to form the carbon layer (150) in the carbon deposition step (S110) may be C 4 F 8 , and the carbon layer (150) can be formed on the amorphous carbon film layer (120) through C 4 F 8 .

다만, 이에 한정되지는 않으며, 상기 카본 증착 단계(S110)에서 사용되는 가스는, fluorocarbon 계열(CxFy)의 가스, fluorohydrocarbon 계열(CxHyFz)의 가스, 탄화수소 계열(CxHy)의 가스, NH3 중 어느 하나 이상을 포함할 수 있다. However, it is not limited thereto, and the gas used in the carbon deposition step (S110) may include at least one of a fluorocarbon series (C x F y ) gas, a fluorohydrocarbon series (C x H y F z ) gas, a hydrocarbon series (C x H y ) gas, and NH3.

또한, 상기 웨이퍼(110)의 종류, 상기 비정질 탄소 막층(120)의 특성 및 두께, oxide 종류에 따라 상기 카본 증착 단계(S110)에서 사용되는 가스의 종류 및 양이 변경될 수 있다. In addition, the type and amount of gas used in the carbon deposition step (S110) may be changed depending on the type of the wafer (110), the characteristics and thickness of the amorphous carbon film layer (120), and the type of oxide.

상기 옥사이드 에칭 단계(S130)는 상기 카본층(150)이 형성된 상기 웨이퍼(110)를 옥사이드 에칭하는 단계이다. 상기 옥사이드 에칭 단계(S130)에서는 O2를 포함하는 fluorocarbon 계열(CxFy)의 가스, fluorohydrocarbon 계열(CxHyFz)의 가스, 탄화수소 계열(CxHy)의 가스를 통해 상기 카본층(150)이 형성된 상기 웨이퍼(110)를 식각하게 된다. The above oxide etching step (S130) is a step of oxide etching the wafer (110) on which the carbon layer (150) is formed. In the oxide etching step (S130), the wafer (110) on which the carbon layer (150) is formed is etched using a fluorocarbon series (C x F y ) gas containing O 2 , a fluorohydrocarbon series (C x H y F z ) gas, and a hydrocarbon series (C x H y ) gas.

본 발명의 실시 예에 따르면, 상기 카본 증착 단계(S110)와 상기 옥사이드 에칭(S130)은 플라즈마 챔버에서 진행될 수 있다. 본 발명의 실시 예에 따라 상기 플라즈마 챔버 내부의 압력(p), 플라즈마 챔버 내부의 부피(V), 플라즈마 챔버 내부로 유입되는 가스의 유량(Q)이 형성될 때, 유효 펌프 속도(effective pump speed)(S)는 유량(Q)/압력(p)일 수 있으며, 잔류 시간(residence time)(t)는 압력(p)*부피(V)/유량(Q)으로 정의될 수 있다. According to an embodiment of the present invention, the carbon deposition step (S110) and the oxide etching (S130) may be performed in a plasma chamber. When the pressure (p) inside the plasma chamber, the volume (V) inside the plasma chamber, and the flow rate (Q) of the gas flowing into the plasma chamber are formed according to an embodiment of the present invention, the effective pump speed (S) may be the flow rate (Q)/pressure (p), and the residence time (t) may be defined as the pressure (p)*volume (V)/flow rate (Q).

도 4를 참조하면, 식각 깊이(etch depth)는 유효 펌프 속도(S) / 잔류 시간(t)의 값과 비례 관계를 가질 수 있다. 구체적으로, 유효 펌프 속도(S)가 빠르면서 잔류 시간(t)이 짧아져야 식각 깊이(etch depth)가 깊어질 수 있게 된다. Referring to Fig. 4, the etch depth may have a proportional relationship with the value of the effective pump speed (S) / the residence time (t). Specifically, the etch depth can become deeper when the effective pump speed (S) is fast and the residence time (t) is short.

도 4는 식각 깊이(etch depth)가 깊어질수록 유효 펌프 속도(S) / 잔류 시간(t)의 값이 증가하는 방향에서 좋은 에치 프로파일(etch profile)을 갖게 되는 것을 나타낸다. 구체적으로, 식각 깊이(etch depth)가 깊어질수록 반응후 입자들이 빨리 빠져 나오게 되며, 유효 펌프 속도(S)도 더 커져야 mass balance적인 측면에서 더 원활한 흐름을 가질 수 있게 된다. Figure 4 shows that as the etch depth increases, a good etch profile is obtained in the direction in which the effective pumping speed (S) / residence time (t) value increases. Specifically, as the etch depth increases, the particles are removed more quickly after the reaction, and the effective pumping speed (S) must also increase to ensure a smoother flow in terms of mass balance.

도 5는 잔류 시간(t)에 따른 임계 크기의 변화량(CD bias)을 나타내는 도면이다. 도 5를 참조하면, Contact hole의 임계 크기 변화량은, 최종 임계 크기(final CDf) - 초기 임계 크기(initial CDi)로 정의 될 수 있다. Fig. 5 is a diagram showing the change in critical size (CD bias) according to the residual time (t). Referring to Fig. 5, the change in critical size of a contact hole can be defined as the final critical size (final CD f ) - initial critical size (initial CD i ).

도 5를 참조하면, Contact hole의 임계 크기 변화량(CD bias)은 잔류 시간(t)에 영향을 받을 수 있다. 증착 단계나 에칭 단계에서 잔류 시간(t)이 클수록 Contact hole의 임계 크기 변화량(CD bias)은 커질 수 있다. Referring to Fig. 5, the critical size change (CD bias) of a contact hole can be affected by the residence time (t). The longer the residence time (t) in the deposition step or etching step, the greater the critical size change (CD bias) of the contact hole can be.

구체적으로, 잔류 시간(t)이 길어질수록 hole 내부에 부산물(byproduct)이 hole 내에 지체되는 시간이 길어짐에 따라 프로파일(profile)에 영향을 주게 되면서 테이퍼 형태의 에치 프로파일(tapered etch profile)이 형성될 수 있으며, 원하지 않는 잔여물(residue)을 만들어 낼 수도 있다. 따라서 Contact hole의 임계 크기 변화량(CD bias)을 작게 하기 위해서는 잔류 시간(t)이 짧을수록 좋다. Specifically, as the residence time (t) increases, the byproducts remain inside the hole for a longer period of time, which can affect the profile, resulting in the formation of a tapered etch profile and the creation of unwanted residues. Therefore, in order to reduce the critical size variation (CD bias) of the contact hole, a shorter residence time (t) is better.

도 6(a), 도 6(b), 도 6(c), 도 6(d)는 공정이 진행될 때, 유효 펌프 속도(S)와 잔류 시간(t)이 변하는 방향을 나타내는 도면이다. Figures 6(a), 6(b), 6(c), and 6(d) are drawings showing the direction in which the effective pump speed (S) and the residence time (t) change as the process progresses.

도 6(a)는 잔류 시간(t)이 길어지면서 유효 펌프 속도(S)가 감소하는 방향으로 공정이 진행되는 것을 나타낸다. 도 4 및 도 5을 참조하면, 도 6(a)와 같이 잔류 시간(t)이 길어지고 유효 펌프 속도(S)가 감소하면, 식각 속도(etch rate)가 낮아지면서 테이퍼 형태의 에치 프로파일(tapered etch profile)이 기대될 수 있다. Fig. 6(a) shows that the process progresses in the direction in which the effective pumping speed (S) decreases as the residence time (t) increases. Referring to Figs. 4 and 5, as shown in Fig. 6(a), when the residence time (t) increases and the effective pumping speed (S) decreases, the etch rate decreases and a tapered etch profile can be expected.

도 6(b)는 잔류 시간(t)이 길어지면서 유효 펌프 속도(S)가 증가하는 방향으로 공정이 진행되는 것을 나타낸다. 도 4 및 도 5을 참조하면, 도 6(b)와 같이 잔류 시간(t)이 길어지고 유효 펌프 속도(S)가 증가하면, 식각 속도(etch rate)가 증가할 수는 있으나, 테이퍼 형태의 에치 프로파일(tapered etch profile)이 기대될 수 있다. Fig. 6(b) shows that the process progresses in the direction in which the effective pump speed (S) increases as the residence time (t) increases. Referring to Figs. 4 and 5, as shown in Fig. 6(b), when the residence time (t) increases and the effective pump speed (S) increases, the etch rate may increase, but a tapered etch profile may be expected.

도 6(c)는 잔류 시간(t)이 짧아지면서 유효 펌프 속도(S)가 증가하는 방향으로 공정이 진행되는 것을 나타낸다. 도 4 및 도 5을 참조하면, 도 6(c)와 같이 잔류 시간(t)이 짧아지고 유효 펌프 속도(S)가 증가하면, 식각 속도(etch rate)가 증가하면서 수직 에치 프로파일(vertical etch profile)이 기대될 수 있다. Fig. 6(c) shows that the process progresses in the direction in which the effective pumping speed (S) increases as the residence time (t) shortens. Referring to Figs. 4 and 5, as shown in Fig. 6(c), when the residence time (t) shortens and the effective pumping speed (S) increases, the etch rate increases and a vertical etch profile can be expected.

도 6(d)는 잔류 시간(t)이 짧아지면서 유효 펌프 속도(S)가 감소하는 방향으로 공정이 진행되는 것을 나타낸다. 도 4 및 도 5을 참조하면, 도 6(d)와 같이 잔류 시간(t)이 짧아지고 유효 펌프 속도(S)가 감소하면, 수직 에치 프로파일(vertical etch profile)을 기대할 수 있으나 식각 속도(etch rate)가 낮아질 수 있다. Fig. 6(d) shows that the process progresses in the direction in which the effective pumping speed (S) decreases as the residence time (t) shortens. Referring to Figs. 4 and 5, when the residence time (t) shortens and the effective pumping speed (S) decreases as shown in Fig. 6(d), a vertical etch profile can be expected, but the etch rate may decrease.

본 발명의 실시 예에 따른 웨이퍼 식각 방법은, 식각 속도(etch rate)를 증가시키면서 수직 에치 프로파일(vertical etch profile)을 얻기 위해 도 6(c)와 같이 공정을 진행할 수 있다. A wafer etching method according to an embodiment of the present invention can proceed with a process as shown in FIG. 6(c) to obtain a vertical etch profile while increasing the etch rate.

구체적으로, 본 발명의 실시 예에 따른 웨이퍼 식각 방법은 상기 카본 증착 단계(S110)에서 상기 옥사이드 에칭 단계(S130)로 공정이 진행될 수록, 도 6(c)와 같이 유효 펌프 속도(S)는 증가시킬 수 있으며, 잔류 시간(t)은 감소시킬 수 있다. Specifically, in the wafer etching method according to an embodiment of the present invention, as the process progresses from the carbon deposition step (S110) to the oxide etching step (S130), the effective pump speed (S) can be increased and the residence time (t) can be decreased, as shown in FIG. 6(c).

도 7을 참조하면, 상기 카본 증착 단계(S110)에서의 잔류 시간(t1)은 상기 옥사이드 에칭 단계(S130)에서의 잔류 시간(t3) 보다 크고, 상기 카본 증착 단계(S110)에서의 유효 펌프 속도(S1)는 상기 옥사이드 에칭 단계(S130)에서의 유효 펌프 속도(S3) 보다 작을 수 있다. Referring to FIG. 7, the residence time (t1) in the carbon deposition step (S110) may be greater than the residence time (t3) in the oxide etching step (S130), and the effective pump speed (S1) in the carbon deposition step (S110) may be less than the effective pump speed (S3) in the oxide etching step (S130).

본 발명의 실시 예에 따른 웨이퍼 식각 방법은 이를 통해 식각 속도(etch rate)를 증가시키면서 수직 에치 프로파일(vertical etch profile)을 얻을 수 있게 된다. A wafer etching method according to an embodiment of the present invention can obtain a vertical etch profile while increasing the etch rate.

도 3을 참조하면, 본 발명의 실시 예에 따른 상기 옥사이드 에칭 단계(S130)는 제1옥사이드 에칭 단계(S131)와, 잔류 시간(t)과 유효 펌프 속도(S)가 상기 제1옥사이드 에칭 단계(S131)와 다르게 형성되는 제2옥사이드 에칭 단계(S132)를 포함할 수 있다. Referring to FIG. 3, the oxide etching step (S130) according to an embodiment of the present invention may include a first oxide etching step (S131) and a second oxide etching step (S132) in which the retention time (t) and the effective pump speed (S) are formed differently from those of the first oxide etching step (S131).

본 발명의 실시 예에 따르면, 상기 옥사이드 에칭 단계(S130)는 한 단계로 이루어질 수 있으며, 두 단계(제1옥사이드 에칭 단계, 제2옥사이드 에칭 단계)로 이루어질 수도 있다. 다만, 이에 한정되지는 않으며 필요에 따라 세 단계 이상으로 이루어질 수 있다. According to an embodiment of the present invention, the oxide etching step (S130) may be performed in one step or in two steps (a first oxide etching step and a second oxide etching step). However, the present invention is not limited thereto, and may be performed in three or more steps as needed.

도 8을 참조하면, 상기 제1옥사이드 에칭 단계(S131)에서의 잔류 시간(t31)은 상기 제2옥사이드 에칭 단계(S132)에서의 잔류 시간(t32) 보다 크고, 상기 제1옥사이드 에칭 단계(S131)에서의 유효 펌프 속도(S31)는 상기 제2옥사이드 에칭 단계(S132)에서의 유효 펌프 속도(S32) 보다 작을 수 있다. Referring to FIG. 8, the retention time (t31) in the first oxide etching step (S131) may be greater than the retention time (t32) in the second oxide etching step (S132), and the effective pump speed (S31) in the first oxide etching step (S131) may be less than the effective pump speed (S32) in the second oxide etching step (S132).

또한, 본 발명의 실시 예에 따르면, 상기 카본 증착 단계(S110)에서의 잔류 시간(t1)은 상기 제1옥사이드 에칭 단계(S131)에서의 잔류 시간(t31) 보다 크고, 상기 제1옥사이드 에칭 단계(S131)에서의 잔류 시간(t31)은 상기 제2옥사이드 에칭 단계(S132)에서의 잔류 시간(t32) 보다 클 수 있다. (t1 > t31 > t32)In addition, according to an embodiment of the present invention, the retention time (t1) in the carbon deposition step (S110) may be greater than the retention time (t31) in the first oxide etching step (S131), and the retention time (t31) in the first oxide etching step (S131) may be greater than the retention time (t32) in the second oxide etching step (S132). (t1 > t31 > t32)

또한, 본 발명의 실시 예에 따르면, 상기 카본 증착 단계(S110)에서의 유효 펌프 속도(S1)는 상기 제1옥사이드 에칭 단계(S131)에서의 유효 펌프 속도(S31) 보다 작고, 상기 제1옥사이드 에칭 단계(S131)에서의 유효 펌프 속도(S31)는 상기 제2옥사이드 에칭 단계(S132)에서의 유효 펌프 속도(S32) 보다 작을 수 있다. (S1 < S31 < S32)In addition, according to an embodiment of the present invention, the effective pump speed (S1) in the carbon deposition step (S110) may be smaller than the effective pump speed (S31) in the first oxide etching step (S131), and the effective pump speed (S31) in the first oxide etching step (S131) may be smaller than the effective pump speed (S32) in the second oxide etching step (S132). (S1 < S31 < S32)

도 9를 참조하면, 상기 제2옥사이드 에칭 단계(S131)는 상기 제1옥사이드 에칭 단계(S132) 보다 잔류 시간(t)이 짧고 유효 펌프 속도(S)가 큰 것이다. 옥사이드 에칭이 어느 정도 진행되면, fluorocarbon이나 fluorohydrocarbon에서 나온 탄소(carbon)와 기타 잔여물(residue)들이 측벽 패시베이션(sidewall passivation)(170)을 형성함에 따라 좀 더 빠른 식각 속도를 사용해도 에치 프로파일(etch profile)이 크게 변하지 않을 수 있다. Referring to FIG. 9, the second oxide etching step (S131) has a shorter retention time (t) and a higher effective pumping speed (S) than the first oxide etching step (S132). When the oxide etching progresses to a certain extent, carbon and other residues from fluorocarbon or fluorohydrocarbon form sidewall passivation (170), so that even if a faster etching speed is used, the etch profile may not change significantly.

따라서 상기 제2옥사이드 에칭 단계(S131)는 상기 제1옥사이드 에칭 단계(S132) 보다 잔류 시간(t)이 짧고 유효 펌프 속도(S)가 클 수 있다. Therefore, the second oxide etching step (S131) may have a shorter residence time (t) and a higher effective pump speed (S) than the first oxide etching step (S132).

이와 같이 상기 카본 증착 단계(S110)에서 상기 옥사이드 에칭 단계(S130)가 진행될 수록 잔류 시간(t)을 감소시키고 유효 펌프 속도(S)를 증가시켜야 원하는 수직 에치 프로파일(vertical etch profile)을 얻을 수 있게 된다. In this way, as the oxide etching step (S130) progresses in the carbon deposition step (S110), the residence time (t) must be reduced and the effective pump speed (S) must be increased to obtain a desired vertical etch profile.

조금 더 구체적으로, 식각 깊이(etching depth)가 깊어질수록 잔류 시간(t)을 감소시키고 유효 펌프 속도(S)를 증가시킴에 따라(t1 > t31 > t32, S1 < S31 < S32) 원하는 수직 에치 프로파일(vertical etch profile)을 얻을 수 있게 된다. More specifically, as the etching depth increases, the residence time (t) decreases and the effective pumping speed (S) increases (t1 > t31 > t32, S1 < S31 < S32), thereby obtaining a desired vertical etch profile.

본 발명의 실시 예에 따른 웨이퍼 식각방법은 CS2 증착 단계(S120)를 더 포함할 수 있다. 도 2 및 도 3을 참조하면, 상기 CS2 증착 단계(S120)는 상기 카본 증착 단계(S110) 이후 CS2층(160)을 형성하는 단계일 수 있다. 도 3을 참조하면, 상기 옥사이드 에칭 단계(S130)는 상기 CS2 증착 단계(S120) 이후에 진행될 수 있다. The wafer etching method according to an embodiment of the present invention may further include a CS 2 deposition step (S120). Referring to FIGS. 2 and 3, the CS 2 deposition step (S120) may be a step of forming a CS 2 layer (160) after the carbon deposition step (S110). Referring to FIG. 3, the oxide etching step (S130) may be performed after the CS 2 deposition step (S120).

상기 옥사이드 에칭 단계(S130)에서 SiO2로 이루어진 상기 웨이퍼(110)를 식각할 때 O2가 포함되어 있다. 상기 CS2 증착 단계(S120)는 상기 옥사이드 에칭 단계(S130)에서 O2가 상기 비정질 탄소 막층(120)에 증착된 상기 카본층(150)을 제거하지 못하게 상기 비정질 탄소 막층(120) 위에 상기 CS2층(160)을 형성하는 단계이다. In the oxide etching step (S130), when etching the wafer (110) made of SiO 2 , O 2 is included. The CS 2 deposition step (S120) is a step for forming the CS 2 layer (160) on the amorphous carbon film layer (120) to prevent O 2 from removing the carbon layer (150) deposited on the amorphous carbon film layer (120) in the oxide etching step (S130).

본 발명의 실시 예에 따르면, 상기 CS2 증착 단계(S120)에서 사용되는 가스는 COS(황화카르보닐) 가스일 수 있으며, COS 가스를 통해 상기 비정질 탄소 막층(120) 위에 상기 CS2층(160)을 형성할 수 있다. According to an embodiment of the present invention, the gas used in the CS 2 deposition step (S120) may be COS (carbonyl sulfide) gas, and the CS 2 layer (160) may be formed on the amorphous carbon film layer (120) through the COS gas.

상기 옥사이드 에칭 단계(S130)에서 상기 CS2층(160)은 마스크(mask) 역할을 할 수 있다. 또한, 공정온도가 46.3도 이상에서 상기 CS2층(160)은 기화될 수 있으며, 상기 CS2층(160)은 상기 옥사이드 에칭 단계(S130)의 초기에는 마스크(mask) 역할을 하다가 공정온도가 올라가면 기화될 수 있다. (여기서, 진공의 조건에서는 상기 CS2층(160)이 기화되는 온도가 46.3도 보다 낮을 수 있다.)In the above oxide etching step (S130), the CS 2 layer (160) can act as a mask. In addition, when the process temperature is 46.3 degrees or higher, the CS 2 layer (160) can be vaporized, and the CS 2 layer (160) can act as a mask in the initial stage of the oxide etching step (S130) and then be vaporized when the process temperature rises. (Here, under vacuum conditions, the temperature at which the CS 2 layer (160) is vaporized can be lower than 46.3 degrees.)

본 발명의 실시 예에 따르면, 상기 카본 증착 단계(S110), 상기 CS2 증착 단계(S120), 상기 옥사이드 에칭(S130)은 플라즈마 챔버에서 진행될 수 있다. 본 발명의 실시 예에 따라 상기 플라즈마 챔버 내부의 압력(p), 플라즈마 챔버 내부의 부피(V), 플라즈마 챔버 내부로 유입되는 가스의 유량(Q)이 형성될 때, 유효 펌프 속도(effective pump speed)(S)는 유량(Q)/압력(p)일 수 있으며, 잔류 시간(residence time)(t)는 압력(p)*부피(V)/유량(Q)으로 정의될 수 있다. According to an embodiment of the present invention, the carbon deposition step (S110), the CS 2 deposition step (S120), and the oxide etching (S130) may be performed in a plasma chamber. When the pressure (p) inside the plasma chamber, the volume (V) inside the plasma chamber, and the flow rate (Q) of the gas flowing into the plasma chamber are formed according to an embodiment of the present invention, the effective pump speed (S) may be the flow rate (Q)/pressure (p), and the residence time (t) may be defined as the pressure (p)*volume (V)/flow rate (Q).

본 발명의 실시 예에 따른 웨이퍼 식각 방법은 상기 카본 증착 단계(S110), 상기 CS2 증착 단계(S120), 상기 옥사이드 에칭 단계(S130)로 공정이 진행될 수록, 도 6(c)와 같이 유효 펌프 속도(S)는 증가시킬 수 있으며, 잔류 시간(t)은 감소시킬 수 있다. In a wafer etching method according to an embodiment of the present invention, as the process progresses through the carbon deposition step (S110), the CS 2 deposition step (S120), and the oxide etching step (S130), the effective pump speed (S) can be increased and the residence time (t) can be decreased, as shown in FIG. 6(c).

도 7을 참조하면, 상기 카본 증착 단계(S110)에서의 잔류 시간(t1)은 상기 CS2 증착 단계(S120)에서의 잔류 시간(t2) 보다 크고, 상기 CS2 증착 단계(S120)에서의 잔류 시간(t2)은 상기 옥사이드 에칭 단계(S130)에서의 잔류 시간(t3) 보다 클 수 있다.(t1 > t2 > t3)Referring to FIG. 7, the retention time (t1) in the carbon deposition step (S110) may be greater than the retention time (t2) in the CS 2 deposition step (S120), and the retention time (t2) in the CS 2 deposition step (S120) may be greater than the retention time (t3) in the oxide etching step (S130). (t1 > t2 > t3)

또한, 상기 카본 증착 단계(S110)에서의 유효 펌프 속도(S1)는 상기 CS2 증착 단계(S120)에서의 유효 펌프 속도(S2) 보다 작고, 상기 CS2 증착 단계(S120)에서의 유효 펌프 속도(S2)는 상기 옥사이드 에칭 단계(S130)에서의 유효 펌프 속도(S3) 보다 작을 수 있다. (S1 < S2 < S3)In addition, the effective pump speed (S1) in the carbon deposition step (S110) may be smaller than the effective pump speed (S2) in the CS 2 deposition step (S120), and the effective pump speed (S2) in the CS 2 deposition step (S120) may be smaller than the effective pump speed (S3) in the oxide etching step (S130). (S1 < S2 < S3)

본 발명의 실시 예에 따른 웨이퍼 식각 방법은 이를 통해 식각 속도(etch rate)를 증가시키면서 수직 에치 프로파일(vertical etch profile)을 얻을 수 있게 된다. A wafer etching method according to an embodiment of the present invention can obtain a vertical etch profile while increasing the etch rate.

도 3을 참조하면, 본 발명의 실시 예에 따른 상기 옥사이드 에칭 단계(S130)는 제1옥사이드 에칭 단계(S131)와, 잔류 시간(t)과 유효 펌프 속도(S)가 상기 제1옥사이드 에칭 단계(S131)와 다르게 형성되는 제2옥사이드 에칭 단계(S132)를 포함할 수 있다. Referring to FIG. 3, the oxide etching step (S130) according to an embodiment of the present invention may include a first oxide etching step (S131) and a second oxide etching step (S132) in which the retention time (t) and the effective pump speed (S) are formed differently from those of the first oxide etching step (S131).

본 발명의 실시 예에 따르면, 상기 옥사이드 에칭 단계(S130)는 한 단계로 이루어질 수 있으며, 두 단계(제1옥사이드 에칭 단계, 제2옥사이드 에칭 단계)로 이루어질 수도 있다. 다만, 이에 한정되지는 않으며 필요에 따라 세 단계 이상으로 이루어질 수 있으며, 복수 개의 옥사이드 에칭 단계는 에칭 깊이(etching depth)가 깊어질수록 식각 속도가 빠를 수 있다. According to an embodiment of the present invention, the oxide etching step (S130) may be performed in one step or in two steps (a first oxide etching step and a second oxide etching step). However, the present invention is not limited thereto, and may be performed in three or more steps as needed, and the etching speed of the multiple oxide etching steps may increase as the etching depth increases.

도 8을 참조하면, 상기 제1옥사이드 에칭 단계(S131)에서의 잔류 시간(t31)은 상기 제2옥사이드 에칭 단계(S132)에서의 잔류 시간(t32) 보다 크고, 상기 제1옥사이드 에칭 단계(S131)에서의 유효 펌프 속도(S31)는 상기 제2옥사이드 에칭 단계(S132)에서의 유효 펌프 속도(S32) 보다 작을 수 있다. Referring to FIG. 8, the retention time (t31) in the first oxide etching step (S131) may be greater than the retention time (t32) in the second oxide etching step (S132), and the effective pump speed (S31) in the first oxide etching step (S131) may be less than the effective pump speed (S32) in the second oxide etching step (S132).

또한, 본 발명의 실시 예에 따르면, 상기 카본 증착 단계(S110)에서의 잔류 시간(t1)은 상기 CS2 증착 단계(S120)에서의 잔류 시간(t2) 보다 크고, 상기 CS2 증착 단계(S120)에서의 잔류 시간(t2)은 상기 제1옥사이드 에칭 단계(S131)에서의 잔류 시간(t31) 보다 크며, 상기 제1옥사이드 에칭 단계(S131)에서의 잔류 시간(t31)은 상기 제2옥사이드 에칭 단계(S132)에서의 잔류 시간(t32) 보다 클 수 있다.(t1 > t2 > t31 > t32)In addition, according to an embodiment of the present invention, the retention time (t1) in the carbon deposition step (S110) may be greater than the retention time (t2) in the CS 2 deposition step (S120), the retention time (t2) in the CS 2 deposition step (S120) may be greater than the retention time (t31) in the first oxide etching step (S131), and the retention time (t31) in the first oxide etching step (S131) may be greater than the retention time (t32) in the second oxide etching step (S132). (t1 > t2 > t31 > t32)

또한, 본 발명의 실시 예에 따르면, 상기 카본 증착 단계(S110)에서의 유효 펌프 속도(S1)는 상기 CS2 증착 단계(S120)에서의 유효 펌프 속도(S2) 보다 작고, 상기 CS2 증착 단계에서의 유효 펌프 속도(S2)는 상기 제1옥사이드 에칭 단계(S131)에서의 유효 펌프 속도(S31) 보다 작으며, 상기 제1옥사이드 에칭 단계(S131)에서의 유효 펌프 속도(S31)는 상기 제2옥사이드 에칭 단계(S132)에서의 유효 펌프 속도(S32) 보다 작을 수 있다. (S1 < S2 < S31 < S32)In addition, according to an embodiment of the present invention, the effective pump speed (S1) in the carbon deposition step (S110) may be smaller than the effective pump speed (S2) in the CS 2 deposition step (S120), the effective pump speed (S2) in the CS 2 deposition step may be smaller than the effective pump speed (S31) in the first oxide etching step (S131), and the effective pump speed (S31) in the first oxide etching step (S131) may be smaller than the effective pump speed (S32) in the second oxide etching step (S132). (S1 < S2 < S31 < S32)

도 9를 참조하면, 상기 제2옥사이드 에칭 단계(S131)는 상기 제1옥사이드 에칭 단계(S132) 보다 잔류 시간(t)이 짧고 유효 펌프 속도(S)가 큰 것이다. 옥사이드 에칭이 어느 정도 진행되면, fluorocarbon이나 fluorohydrocarbon에서 나온 탄소(carbon)와 기타 잔여물(residue)들이 측벽 패시베이션(sidewall passivation)(170)을 형성함에 따라 좀 더 빠른 식각 속도를 사용해도 에치 프로파일(etch profile)이 크게 변하지 않을 수 있다. Referring to FIG. 9, the second oxide etching step (S131) has a shorter retention time (t) and a higher effective pumping speed (S) than the first oxide etching step (S132). When the oxide etching progresses to a certain extent, carbon and other residues from fluorocarbon or fluorohydrocarbon form sidewall passivation (170), so that even if a faster etching speed is used, the etch profile may not change significantly.

따라서 상기 제2옥사이드 에칭 단계(S131)는 상기 제1옥사이드 에칭 단계(S132) 보다 잔류 시간(t)이 짧고 유효 펌프 속도(S)가 클 수 있다. Therefore, the second oxide etching step (S131) may have a shorter residence time (t) and a higher effective pump speed (S) than the first oxide etching step (S132).

이와 같이 상기 카본 증착 단계(S110), 상기 CS2 증착 단계(S120), 상기 옥사이드 에칭 단계(S130)가 진행될 수록 잔류 시간(t)을 감소시키고 유효 펌프 속도(S)를 증가시켜야 원하는 수직 에치 프로파일(vertical etch profile)을 얻을 수 있게 된다. In this way, as the carbon deposition step (S110), the CS 2 deposition step (S120), and the oxide etching step (S130) progress, the residence time (t) must be reduced and the effective pump speed (S) must be increased to obtain a desired vertical etch profile.

조금 더 구체적으로, 식각 깊이(etching depth)가 깊어질수록 잔류 시간(t)을 감소시키고 유효 펌프 속도(S)를 증가시킴에 따라(t1 > t2> t31 > t32, S1 < S2 < S31 < S32) 원하는 수직 에치 프로파일(vertical etch profile)을 얻을 수 있게 된다. More specifically, as the etching depth increases, the residence time (t) decreases and the effective pumping speed (S) increases (t1 > t2 > t31 > t32, S1 < S2 < S31 < S32), thereby obtaining a desired vertical etch profile.

상술한 본 발명의 실시 예에 따른 웨이퍼 식각방법은 다음과 같은 효과가 있다. The wafer etching method according to the embodiment of the present invention described above has the following effects.

본 발명의 실시 예에 따른 웨이퍼 식각방법은 비정질 탄소 막(ACL)층이 형성된 웨이퍼에 카본층을 증착한 이후에 옥사이드 에칭을 진행함에 따라 선택비를 향상시키면서 웨이퍼 식각을 수행할 수 있는 장점이 있다. A wafer etching method according to an embodiment of the present invention has an advantage in that wafer etching can be performed while improving selectivity by depositing a carbon layer on a wafer having an amorphous carbon film (ACL) layer formed thereon and then performing oxide etching.

또한, 본 발명의 실시 예에 따른 웨이퍼 식각방법은 비정질 탄소 막(ACL)층이 형성된 웨이퍼에 카본층을 증착하고, CS2층을 증착한 이후에 옥사이드 에칭을 진행함에 따라 선택비를 향상시키면서 웨이퍼 식각을 수행할 수 있는 장점이 있다. In addition, the wafer etching method according to an embodiment of the present invention has an advantage in that wafer etching can be performed while improving selectivity by depositing a carbon layer on a wafer having an amorphous carbon film (ACL) layer formed thereon, depositing a CS 2 layer, and then performing oxide etching.

이와 함께, 본 발명의 실시 예에 따른 웨이퍼 식각방법은 높은 종횡비(HARC, high aspect ratio contact)가 요구되는 Small CD HARC etching 에서 식각 깊이가 증가할수록 잔류 시간(t)을 감소시키고, 유효 펌프 속도(S)를 증가시킴에 따라 효과적인 수직 옥사이드 에치 프로파일(vertical oxide etch profile)을 얻을 수 있는 장점이 있다.In addition, the wafer etching method according to an embodiment of the present invention has the advantage of being able to obtain an effective vertical oxide etch profile by reducing the residence time (t) and increasing the effective pump speed (S) as the etching depth increases in small CD HARC etching requiring a high aspect ratio contact (HARC).

이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나, 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시 예의 변형이 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to the embodiments illustrated in the drawings, these are merely exemplary, and those skilled in the art will appreciate that various modifications and variations of the embodiments are possible. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

110...웨이퍼 120...비정질 탄소 막층
130...하드디스크 140...포토레지스트
150...카본층 160...CS2층
170...측벽 패시베이션
S110...카본 증착 단계 S120...CS2 증착 단계
S130...옥사이드 에칭 단계 S131...제1옥사이드 에칭 단계
S131...제1옥사이드 에칭 단계 110...wafer 120...amorphous carbon film layer
130...hard disk 140...photoresist
150...Carbon layer 160...CS 2 layer
170...sidewall passivation
S110...Carbon deposition step S120...CS 2 deposition step
S130...Oxide etching step S131...First oxide etching step
S131...First oxide etching step

Claims (9)

웨이퍼를 식각하는 방법에 있어서,
옥사이드(SiO2)가 형성되고, 상기 옥사이드(SiO2) 상부에 비정질 탄소 막(Amorphous Carbon Layer, ACL)층이 형성된 웨이퍼에 카본층을 형성하는 카본 증착 단계;
상기 카본층이 형성된 상기 웨이퍼의 옥사이드(SiO2)를 에칭하는 옥사이드 에칭 단계;를 포함하며,
상기 카본 증착 단계 이후, CS2층을 형성하는 CS2 증착 단계를 더 포함하며,
상기 옥사이드 에칭 단계는 상기 CS2 증착 단계 이후 진행되며,
상기 옥사이드 에칭 단계에서 상기 CS2층은 마스크 역할을 하는 것을 특징으로 하는 웨이퍼 식각방법.In a method of etching a wafer,
A carbon deposition step of forming a carbon layer on a wafer in which an oxide (SiO2) is formed and an amorphous carbon layer (ACL) layer is formed on top of the oxide (SiO2);
It includes an oxide etching step of etching the oxide (SiO2) of the wafer on which the carbon layer is formed;
After the above carbon deposition step, a CS2 deposition step for forming a CS2 layer is further included.
The above oxide etching step is performed after the above CS2 deposition step,
A wafer etching method characterized in that the CS2 layer acts as a mask in the above oxide etching step. 제1항에 있어서,
상기 카본 증착 단계에서 사용되는 가스는 C4F8인 것을 특징으로 하는 웨이퍼 식각방법.In the first paragraph,
A wafer etching method characterized in that the gas used in the above carbon deposition step is C 4 F 8 . 제1항에 있어서,
상기 카본 증착 단계에서 사용되는 가스는,
fluorocarbon 계열의 가스, fluorohydrocarbon 계열의 가스, 탄화수소 계열의 가스, NH3 중 어느 하나 이상을 포함하는 것을 특징으로 하는 웨이퍼 식각방법.In the first paragraph,
The gas used in the above carbon deposition step is:
A wafer etching method characterized by including at least one of a fluorocarbon series gas, a fluorohydrocarbon series gas, a hydrocarbon series gas, and NH3. 제1항에 있어서,
플라즈마 챔버 내부로 유입되는 가스의 유량(Q)과, 플라즈마 챔버 내부의 압력(p), 부피(V)가 형성될 때, 유효 펌프 속도(S)는 유량(Q)/압력(p)이고, 잔류 시간(t)은 압력(p)*부피(V)/유량(Q)이며,
상기 카본 증착 단계에서의 잔류 시간(t1)은 상기 옥사이드 에칭 단계에서의 잔류 시간(t3) 보다 크고, 상기 카본 증착 단계에서의 유효 펌프 속도(S1)는 상기 옥사이드 에칭 단계에서의 유효 펌프 속도(S3) 보다 작은 것을 특징으로 하는 웨이퍼 식각방법.In the first paragraph,
When the flow rate (Q) of gas flowing into the plasma chamber and the pressure (p) and volume (V) inside the plasma chamber are formed, the effective pump speed (S) is the flow rate (Q)/pressure (p), and the residence time (t) is the pressure (p)*volume (V)/flow rate (Q).
A wafer etching method, characterized in that the residence time (t1) in the carbon deposition step is greater than the residence time (t3) in the oxide etching step, and the effective pumping speed (S1) in the carbon deposition step is smaller than the effective pumping speed (S3) in the oxide etching step. 제4항에 있어서,
상기 옥사이드 에칭 단계는,
제1옥사이드 에칭 단계와, 잔류 시간(t)과 유효 펌프 속도(S)가 상기 제1옥사이드 에칭 단계와 다르게 형성되는 제2옥사이드 에칭 단계를 포함하며,
상기 카본 증착 단계에서의 잔류 시간(t1)은 상기 제1옥사이드 에칭 단계에서의 잔류 시간(t31) 보다 크고, 상기 제1옥사이드 에칭 단계에서의 잔류 시간(t31)은 상기 제2옥사이드 에칭 단계에서의 잔류 시간(t32) 보다 크고,
상기 카본 증착 단계에서의 유효 펌프 속도(S1)는 상기 제1옥사이드 에칭 단계에서의 유효 펌프 속도(S31)보다 작고, 상기 제1옥사이드 에칭 단계에서의 유효 펌프 속도(S31)는 상기 제2옥사이드 에칭 단계에서의 유효 펌프 속도(S32) 보다 작은 것을 특징으로 하는 웨이퍼 식각방법.In paragraph 4,
The above oxide etching step is,
It includes a first oxide etching step and a second oxide etching step in which the residence time (t) and the effective pump speed (S) are formed differently from those of the first oxide etching step.
The retention time (t1) in the carbon deposition step is greater than the retention time (t31) in the first oxide etching step, and the retention time (t31) in the first oxide etching step is greater than the retention time (t32) in the second oxide etching step.
A wafer etching method, characterized in that the effective pumping speed (S1) in the carbon deposition step is smaller than the effective pumping speed (S31) in the first oxide etching step, and the effective pumping speed (S31) in the first oxide etching step is smaller than the effective pumping speed (S32) in the second oxide etching step. 삭제delete 제1항에 있어서,
상기 CS2 증착 단계에서 사용되는 가스는, COS(황화카르보닐) 가스인 것을 특징으로 하는 웨이퍼 식각방법.In the first paragraph,
A wafer etching method characterized in that the gas used in the above CS 2 deposition step is COS (carbonyl sulfide) gas. 제1항에 있어서,
플라즈마 챔버 내부로 유입되는 가스의 유량(Q)과, 플라즈마 챔버 내부의 압력(p), 부피(V)가 형성될 때, 유효 펌프 속도(S)는 유량(Q)/압력(p)이고, 잔류 시간(t)은 압력(p)*부피(V)/유량(Q)이며,
상기 카본 증착 단계에서의 잔류 시간(t1)은 상기 CS2 증착 단계에서의 잔류 시간(t2) 보다 크고, 상기 CS2 증착 단계에서의 잔류 시간(t2)은 상기 옥사이드 에칭 단계에서의 잔류 시간(t3) 보다 크며,
상기 카본 증착 단계에서의 유효 펌프 속도(S1)는 상기 CS2 증착 단계에서의 유효 펌프 속도(S2) 보다 작고, 상기 CS2 증착 단계에서의 유효 펌프 속도(S2)는 상기 옥사이드 에칭 단계에서의 유효 펌프 속도(S3) 보다 작은 것을 특징으로 하는 웨이퍼 식각방법.In the first paragraph,
When the flow rate (Q) of gas flowing into the plasma chamber and the pressure (p) and volume (V) inside the plasma chamber are formed, the effective pump speed (S) is the flow rate (Q)/pressure (p), and the residence time (t) is the pressure (p)*volume (V)/flow rate (Q).
The retention time (t1) in the carbon deposition step is greater than the retention time (t2) in the CS 2 deposition step, and the retention time (t2) in the CS 2 deposition step is greater than the retention time (t3) in the oxide etching step.
A wafer etching method, characterized in that the effective pumping speed (S1) in the carbon deposition step is smaller than the effective pumping speed (S2) in the CS 2 deposition step, and the effective pumping speed (S2) in the CS 2 deposition step is smaller than the effective pumping speed (S3) in the oxide etching step. 제8항에 있어서,
상기 옥사이드 에칭 단계는,
제1옥사이드 에칭 단계와, 잔류 시간(t)과 유효 펌프 속도(S)가 상기 제1옥사이드 에칭 단계와 다르게 형성되는 제2옥사이드 에칭 단계를 포함하며,
상기 카본 증착 단계에서의 잔류 시간(t1)은 상기 CS2 증착 단계에서의 잔류 시간(t2) 보다 크고, 상기 CS2 증착 단계에서의 잔류 시간(t2)은 상기 제1옥사이드 에칭 단계에서의 잔류 시간(t31) 보다 크며, 상기 제1옥사이드 에칭 단계에서의 잔류 시간(t31)은 상기 제2옥사이드 에칭 단계에서의 잔류 시간(t32) 보다 크고,
상기 카본 증착 단계에서의 유효 펌프 속도(S1)는 상기 CS2 증착 단계에서의 유효 펌프 속도(S2) 보다 작고, 상기 CS2 증착 단계에서의 유효 펌프 속도(S2)는 상기 제1옥사이드 에칭 단계에서의 유효 펌프 속도(S31)보다 작으며, 상기 제1옥사이드 에칭 단계에서의 유효 펌프 속도(S31)는 상기 제2옥사이드 에칭 단계에서의 유효 펌프 속도(S32) 보다 작은 것을 특징으로 하는 웨이퍼 식각방법.

In paragraph 8,
The above oxide etching step is,
It includes a first oxide etching step and a second oxide etching step in which the residence time (t) and the effective pump speed (S) are formed differently from those of the first oxide etching step.
The retention time (t1) in the carbon deposition step is greater than the retention time (t2) in the CS 2 deposition step, the retention time (t2) in the CS 2 deposition step is greater than the retention time (t31) in the first oxide etching step, and the retention time (t31) in the first oxide etching step is greater than the retention time (t32) in the second oxide etching step.
A wafer etching method, characterized in that the effective pumping speed (S1) in the carbon deposition step is smaller than the effective pumping speed (S2) in the CS 2 deposition step, the effective pumping speed (S2) in the CS 2 deposition step is smaller than the effective pumping speed (S31) in the first oxide etching step, and the effective pumping speed (S31) in the first oxide etching step is smaller than the effective pumping speed (S32) in the second oxide etching step.
KR1020230063283A 2023-05-16 2023-05-16 Wafer etching method Active KR102890995B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020230063283A KR102890995B1 (en) 2023-05-16 2023-05-16 Wafer etching method
PCT/KR2024/006331 WO2024237581A1 (en) 2023-05-16 2024-05-10 Method for etching wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230063283A KR102890995B1 (en) 2023-05-16 2023-05-16 Wafer etching method

Publications (2)

Publication Number Publication Date
KR20240165752A KR20240165752A (en) 2024-11-25
KR102890995B1 true KR102890995B1 (en) 2025-11-24

Family

ID=93519856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230063283A Active KR102890995B1 (en) 2023-05-16 2023-05-16 Wafer etching method

Country Status (2)

Country Link
KR (1) KR102890995B1 (en)
WO (1) WO2024237581A1 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312162B2 (en) * 2005-05-17 2007-12-25 Applied Materials, Inc. Low temperature plasma deposition process for carbon layer deposition
KR100881397B1 (en) * 2007-06-29 2009-02-05 주식회사 하이닉스반도체 Method for forming amorphous carbon film and pattern formation method of semiconductor device using same
KR101055962B1 (en) * 2008-05-15 2011-08-11 주성엔지니어링(주) Thin film pattern formation method
US8252699B2 (en) * 2010-11-22 2012-08-28 Applied Materials, Inc. Composite removable hardmask
KR101175247B1 (en) * 2010-11-30 2012-08-21 에스케이하이닉스 주식회사 Method for manufacturing semiconductor device using spacer patterning
US9320387B2 (en) * 2013-09-30 2016-04-26 Lam Research Corporation Sulfur doped carbon hard masks
US9673058B1 (en) * 2016-03-14 2017-06-06 Lam Research Corporation Method for etching features in dielectric layers

Also Published As

Publication number Publication date
KR20240165752A (en) 2024-11-25
WO2024237581A1 (en) 2024-11-21

Similar Documents

Publication Publication Date Title
US6426300B2 (en) Method for fabricating semiconductor device by using etching polymer
US6372655B2 (en) Two etchant etch method
US9583345B2 (en) Method for overcoming broken line and photoresist scum issues in tri-layer photoresist patterning
US5644153A (en) Method for etching nitride features in integrated circuit construction
KR100880131B1 (en) Etching method of organic low dielectric constant material
US6316169B1 (en) Methods for reducing profile variation in photoresist trimming
US8901004B2 (en) Plasma etch method to reduce micro-loading
JP2004152784A (en) Method for manufacturing fine pattern and method for manufacturing semiconductor device
JP7516200B2 (en) Etching method, semiconductor chip manufacturing method, and article manufacturing method
US6500727B1 (en) Silicon shallow trench etching with round top corner by photoresist-free process
KR102890995B1 (en) Wafer etching method
CN111312587B (en) Etching method, semiconductor device and manufacturing method thereof
KR20240002897A (en) Post-processing of indium-containing compound semiconductors
US4425183A (en) Metal bevel process for multi-level metal semiconductor applications
US20250122611A1 (en) Method for processing substrate
CN101459060B (en) Method for manufacturing semiconductor device
JPH04346427A (en) Dry-etching method
KR20250110791A (en) High Aspect Ratio Contact (HARC) Etching
US6835670B2 (en) Method of manufacturing semiconductor device
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
JPH0661190A (en) Dry etching method
KR102779338B1 (en) Method of processing substrate
US20250293041A1 (en) Cyclic etch/deposition plasma processes using tungsten based precursor gas
TW201312650A (en) Manufacturing method for adjusting groove depth of semiconductor substrate
CN115116843A (en) Deep silicon etching method

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

D22 Grant of ip right intended

Free format text: ST27 STATUS EVENT CODE: A-1-2-D10-D22-EXM-PE0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

F11 Ip right granted following substantive examination

Free format text: ST27 STATUS EVENT CODE: A-2-4-F10-F11-EXM-PR0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-2-2-U10-U11-OTH-PR1002 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

Q13 Ip right document published

Free format text: ST27 STATUS EVENT CODE: A-4-4-Q10-Q13-NAP-PG1601 (AS PROVIDED BY THE NATIONAL OFFICE)

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000